3.3 自主选题赛道（分初级组与高级组）

3.3.1 赛道简介

本赛道面向完整的 FPGA 作品，对器件、实现方式与应用领域均不作限定。参赛队伍自由选择题目，综合运用逻辑设计、状态机、时序约束、接口协议与软硬件协同等能力，完成一件可复现、可演示的作品。

3.3.1.1 组别划分

本赛道按队员学历分为初级组与高级组，两组独立排名、独立评奖。

组别	参赛资格	器件范围	考察侧重
初级组	大学一年级至三年级在读本科生	可使用 AMD 7 Series FPGA、Zynq-7000 SoC、UltraScale 或 UltraScale+系列器件。	逻辑设计、状态机、时序约束、接口协议等基本 FPGA 设计能力
高级组	大学四年级本科生及在读硕士生	可使用任意 AMD FPGA、Zynq Adaptive SoC 或 Versal Adaptive SoC 器件，不设逻辑资源限制。	在上述基础上进一步考察软硬件协同与器件整体性能的发挥

队伍中如同时含不同年级或学历的队员，按其中最高者归入高级组。报名后台有学生证与学历审核流程，违规报名将取消参赛资格。

两组的设计任务、提交内容与评测指标一致，仅在参赛资格、器件范围与考察侧重上有所区别。下文如无特别说明，各项要求对两组同时适用。

3.3.2 设计任务

参赛队伍自主选择应用方向与实现方式，完成一件完整的 FPGA 作品。

选题要求

- 应用方向不限。鼓励从 FPGA 之外的学科中寻找题目，也接受面向传统信号处理、通信、控制、图像与嵌入式系统的选题
- 鼓励综合考虑软硬件协同，充分发挥器件整体性能

实现方式

不作限定。RTL、Vitis HLS、AI Engine、PS 侧软件及其任意组合均可。作品的核心价值可以体现在硬件加速、系统集成、接口设计或应用创新中的任意一项或多项。

初级组推荐方向：PYNQ

初级组不限定实现方式，但推荐使用 PYNQ 框架完成作品：PS 侧用 Python 与 Jupyter Notebook 组织算法与数据流，PL 侧以 HLS 或 RTL 实现计算核心并封装为 Overlay，可以把精力集中在软硬件划分与硬件设计本身，而不必先跨过嵌入式软件栈的门槛。

在此基础上，**若能提炼出通用性较高的 PYNQ Skill，将在评分中加分**。这里的通用性指该 Skill 不与本队题目绑定，换一个题目、换一块板卡仍然可用，例如：

- 通用的 Overlay 加载与校验流程、寄存器映射与 `register_map` 使用范式
- 可复用的 DMA 搬运与缓存一致性处理封装，含常见出错情形的定位方法

- 从接口契约自动生成主机侧调用代码或测试骨架的脚本
- 黄金参考比对、性能与资源数据自动采集并生成报告的工具

Skill 的提交方式与评价标准见 3.3.5.2。从本队作品的开发过程中沉淀即可，但须写清它在本队题目之外还能用在哪类场景。高级组同样可以提交 PYNQ Skill，评价标准一致。

考察重点

作品的完整性与工程水平：功能是否正确、设计是否经过实测验证、性能与资源数据是否真实完整、他人能否复现。在此基础上，选题的创新性与应用价值占最高权重。

3.3.3 设计与优化要求

3.3.3.1 工具限制

- 工具版本：Vivado / Vitis 2026.1（推荐）或 2025.2。如使用其他版本需在报告中说明并保证脚本可复现
- 允许使用任意公开大模型、微调后的本地模型，以及基于大模型构建的智能体应用。**须提交体现大模型协作过程的交互记录**，含提示词、模型回答与自我纠错轨迹
- **须将协作过程中沉淀的可复用经验提炼为技能包（Skill）**，随作品一并提交，见 3.3.5.2

3.3.3.2 板卡与器件限制

- **初级组**：可使用 AMD 7 Series FPGA、Zynq-7000 SoC、UltraScale 或 UltraScale+系列器件。
- **高级组**：可使用任意 AMD FPGA、Zynq Adaptive SoC 或 Versal Adaptive SoC 器件，不设逻辑资源限制。

两组均须在提交物中声明具体型号，并应选择自身可实际获取并完成板级验证的器件。

作品须在板上跑通并提供实测输出。

3.3.3.3 开源要求

所有提交作品强烈要求在 GitHub 或 Gitee 上开源，采用允许再分发的开源协议，推荐 MIT 或 Apache-2.0。

3.3.4 优化目标

- 在目标器件上取得可测量的性能表现，并给出与基线的对比
- 合理使用片上资源，避免以显著的资源代价换取有限的性能收益
- 保证工程可由他人从零复现
- 将设计过程中的判断依据写进报告，而不只是呈现结果
- 将与大模型协作中获得的经验提炼为他人可复用的技能包

3.3.5 提交内容

3.3.5.1 工程包

- 完整的工程文件与源码（RTL、HLS、PS 侧软件等，按实际采用的实现方式提交）
- 仿真或验证结果，说明功能正确性是如何确认的
- 综合与实现报告，含资源占用、时钟频率与关键性能指标
- 上板工程、运行脚本、实测输出与参考结果的比对数据
- 可复现的构建脚本

3.3.5.2 技能包

置于 `skill/` 目录，含 `README.md` 说明每一项的适用范围、使用方法与失效条件。技能包是把与大模型协作过程中沉淀下来的经验显式提炼出来，供他人直接复用，可以是以下任意一种或多种：

- **提示词工作流**：一组经过验证、能稳定完成某类任务的提示词模板及使用说明，例如从算法描述推导软硬件划分、根据综合报告定位瓶颈
- **案例模板**：可被下一个题目直接套用的工程骨架、脚本模板、报告模板
- **校验脚本**：自动比对黄金参考、检查资源与时序、验证工程可复现性的脚本
- **踩坑清单**：结构化整理的常见错误与定位方法，含触发条件与排查步骤

评价标准是可复用性：一支陌生队伍拿到该目录，能否直接用在自己的题目上。每一项须写明适用场景、使用方法与已验证的效果，并说明是从哪些失败或观察中总结得出。

通用 PYNQ Skill 单独加分。 若提交的 Skill 面向 PYNQ 框架且不与本队题目绑定（换题目、换板卡仍可用），在本赛道评分中另行加分，见 3.3.2。

3.3.5.3 设计报告

- 选题背景与创新点：为什么选这个题目，它解决了什么实际问题，前人做过什么
- 设计原理与功能框图
- 软硬件划分依据与接口设计
- 优化过程，含优化前后的性能与资源对比表
- **大模型协作记录**：提示词、模型回答、自我纠错轨迹、智能体工作流设计（如有）
- **技能包的提炼过程**：从哪些失败或观察中总结、如何验证有效、边界如何确定
- 复现说明：一份可供他人从零开始完整执行的操作步骤

3.3.5.4 推荐目录结构

仓库内所有目录名与文件名须使用纯英文（小写字母、数字、下划线或连字符），不得出现中文、空格或特殊字符，以保证跨平台复现与脚本自动化。中文只出现在文件的正文内容中。

```
<project_name>/
├── README.md                  # 项目简介 + 复现步骤
├── src/                       # 设计源码（RTL / HLS / PS 侧软件）
├── sim/                       # 仿真或验证脚本与结果
```

```
├── build/                    # 可复现的构建脚本 + 综合与实现报告
├── board/                    # 上板工程、运行脚本与实测输出
├── data/                     # 测试数据与参考结果
├── skill/                    # 技能包
│   └── README.md
└── report/                   # 设计报告 + 大模型协作记录
```

上表为推荐结构，非强制。采用其他组织方式的队伍须在 README.md 中给出目录对照说明。

3.3.5.5 评测指标与权重

评测项	权重
创新性与应用价值	30
性能与资源优化效果	20
功能正确性与设计完整性	20
大模型协作与技能包	15
文档质量与可复现性	15
合计	100

两组采用同一套评测项与权重，但分组独立排名、独立评奖，评分时结合各自组别的考察侧重把握尺度。各项均含评委评定成分；功能正确性与可复现性两项以提交物核查与实测数据为主要依据。

3.3.6 赛程安排

本赛道不单独设定赛程。报名、作品设计、作品提交与决赛的时间节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。

3.3.7 参考资源

官方文档

- Vivado 综合用户指南 UG901
- Vivado 实现用户指南 UG904
- Vitis HLS 用户指南 UG1399
- UltraFast 设计方法学指南 UG949

学习资源

- AMD 官方高层次综合工具项目学习案例：https://xilinx.github.io/xup_high_level_synthesis_design_flow/
- Vitis Libraries：https://github.com/Xilinx/Vitis_Libraries
- PYNQ 官方文档：https://pynq.readthedocs.io/en/latest/index.html

四、开发板获取途径

4.1 FPGA 板卡

各赛道对板卡与器件不作统一指定，队伍可使用自身可实际获取的 AMD 器件，并在提交物中声明具体型号。在此基础上，赛事方另提供有限数量的借用与远程资源：报名结束后开放 PYNQ-Z2 与 KV260 的远程板卡使用；具身智能赛道的 KR260、PYNQ-Z2 与 SEA 板卡，AMD 将根据参赛方案提供借用支持，申请方式另行公告。

4.2 Ryzen AI PC 支持申请（具身智能赛道）

具身智能赛道的上位机型号不限，队伍可使用自备的任意 AMD AI PC。在此基础上，赛事方提供有限数量的 Ryzen AI Max+ 395 / Ryzen AI 9 HX 370 整机借用支持，经中期申请报告评审后发放。

节点	时间	说明
中期申请报告提交	2026 年 10 月 9 日	队伍提交项目 proposal 与中期进展
评审与结果发布	2026 年 10 月 13 日	评选出 10 个优秀项目
机器发放	2026 年 10 月 13 日起	为入选的 10 个项目提供 Ryzen AI Max+ 395 或 Ryzen AI 9 HX 370 机器支持

未获得机器支持的队伍可使用自备的任意 AMD AI PC 参赛，不影响评分。

4.3 GPU 云资源（RTL/HLS 本地智能体设计赛道）

验证窗口开放 AMD Radeon PRO W7900 单卡云资源，供队伍在 ROCm 上验证方案可运行。云资源经 AMD 中国开发者平台申请，见 https://developer.amd.com.cn/login?source=91kadjjnI，具体实施细则和配额另行公告。已自行具备 ROCm 环境的队伍可不使用赛事方云资源，但仍须提交可在赛事方环境中重建的容器与脚本。

五、技术支持与技术资源

为帮助参赛同学解决竞赛过程中遇到的各类问题，我们提供多种技术支持渠道。推荐优先在 AMD FPGA 中文技术论坛寻求专业解答。各个赛道的的评分细则将在报名期间陆续发布。

常见问题 FAQ

报名指南、赛道选择等常见问题，将在 2026 年 AMD FPGA 竞赛 FAQ 云文档中持续更新维护。地址待公布。

培训与交流

- 交流 QQ 群：**1087309750**
- 赛道交流群与示范材料发布渠道：以大赛官方公告为准，见 http://www.fpgachina.cn/

技术问题咨询:

AMD **赛灵思中文社区论坛**：面向广大 FPGA 开发者的专业技术交流平台，历史讨论中包含大量问题解答：
https://adaptivesupport.amd.com/s/topic/0TO2E000000YOAVWA4/%E8%B5%9B%E7%81%B5%E6%80%9D%E4%B8%AD%E6%96%87%E7%A4%BE%E5%8C%BA%E8%AE%BA%E5%9D%9B?language=en_US

AMD AI 开发者问题 Github 反馈渠道：

https://github.com/AMD-DEVELOPERS/AI-issues/tree/main

AMD AI 开发者问题邮箱反馈渠道：

member-service@mail.developer.amd.com.cn

AMD 赛道竞赛问题咨询

邮箱联系： fpgacamp.cn@outlook.com

六、其它

所有进入决赛的自主选题队伍需要按照 AMD 提供的 PPT 模板提供一页英文 PPT 海报作为作品简介，将不包含队伍信息的海报用 A4 纸彩色打印并带到决赛现场。PPT 模板将作为附件提供。

各赛道的评分公式、判定阈值与提交条件以其各自的《评分细则》为准；报名、作品设计、作品提交与决赛的时间节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。