Universitatea Tehnică “Gheorghe Asachi” din Iaşi

FACULTATEA DE AUTOMATICĂ ŞI CALCULATOARE

ELECTRONICĂ DIGITALĂ

proiect

Tema: COMPARATOR

Studenţi: Maxim Cezar-Andrei, Postolache Matei

Grupa : 1208B

Coordonator:

Asist. Drd. Marius Obreja

2024

1. Specificaţiile proiectului:

COMPARATOR

Să se implementeze în FPGA prin descriere în limbaj VHDL, două comparatoare de câte 2 vectori de 4 biţi care să furnizeze la ieşire rezultatul mai mic, egal sau mai mare; unul dintre vectorii de intrare va fi comun la cele două comparatoare.

Descrierea va fi făcută în mod comportamental.

Fişierul bitstream rezultat în urma procesului de implementare va fi verificat utilizând placa de dezvoltare BASYS3.

2. Funcționalități

Comparatoarele au urmatoarele functionalitati:

Introducerea unor vectori de către 4 biți, în baza 2 fiecare: A, B și C prin intermediul switch-urilor.

Convertor Tip Date:

- Convertește std_logic_vector în unsigned
- Facilitează operații de comparare

Comparatoare:

- Comparator A vs B
- Comparator A vs C
- Generează semnale pentru >, =, <

Control Display:

- Decodifică rezultatele comparațiilor
- Controlează afișajul 7 segmente (“7 segment display”)

Semnale Interne

- A_u, B_u, C_u: valori întregi fară semn (unsigned)
- Semnale comparație A-B: A_less_B, A_equal_B, A_greater_B
- Semnale comparație A-C: A_less_C, A_equal_C, A_greater_C
- disp_select: selectare digit activ anozi

3. Metoda de implementare

Pentru implementarea acestui modul s-au folosit programul de sinteza Vivado si limbajul VHDL. Implementarea proiectului a fost facuta printr-o descriere comportamentala. S-a proiectat entitatea Comparator astfel:

1. Semnalele de intrare s-au transformat în întregi fără semn
2. S-au utilizat variabile logice pentru identificarea fiecărui caz de comparație
3. Inițial anozii și segmentele sunt închise, urmând să fie deschise în funcție de fiecare caz

Fisierul bitstream creeat de programul Vivado a fost testat cu ajutorul placii BASYS 3 Artix-7 xc7a35tcpg236-1.

4. Descrierea (scurtă) a sistemului de dezvoltare BASYS 3

Placa de dezvoltare BASYS 3 este un circuit de dezvoltare complet si ready-to-use bazat pe ultimele Artix-7 Field Programmable Gate Array(FPGA) produse de Xilinx. Cu o mare capacitate de FPGA si cu o colectie de porturi USB, VGA si altele, placa de dezvoltare BASYS 3 permite proiectarea unor design-uri variate, atat circuite introductorii combinationale, cat si circuite secventiale complexe ca procesoarele si controllerele embedded.

5. Editarea fişierului VHDL

Entitatea COMPARATOR:

```
entity Comparator is
    Port (
        A : in std_logic_vector(3 downto 0);
        B : in std_logic_vector(3 downto 0);
        C : in std_logic_vector(3 downto 0);

        an : out std_logic_vector(3 downto 0);

        seg : out std_logic_vector(6 downto 0)
    );
end entity;
```

6. Editarea fişierului de constrângeri

Switch-uri:

```
# A(0) = SW0
set_property PACKAGE_PIN V17 [get_ports {A[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {A[0]}]

# A(1) = SW1
set_property PACKAGE_PIN V16 [get_ports {A[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {A[1]}]

# A(2) = SW2
set_property PACKAGE_PIN W16 [get_ports {A[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {A[2]}]

# A(3) = SW3
set_property PACKAGE_PIN W17 [get_ports {A[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {A[3]}]

# B(0) = SW4
set_property PACKAGE_PIN W15 [get_ports {B[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {B[0]}]

# B(1) = SW5
set_property PACKAGE_PIN V15 [get_ports {B[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {B[1]}]

# B(2) = SW6
set_property PACKAGE_PIN W14 [get_ports {B[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {B[2]}]
```

```
# B(3) = SW7
set_property PACKAGE_PIN W13 [get_ports {B[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {B[3]}]

# C(0) = SW8
set_property PACKAGE_PIN V2 [get_ports {C[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {C[0]}]

# C(1) = SW9
set_property PACKAGE_PIN T3 [get_ports {C[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {C[1]}]

# C(2) = SW10
set_property PACKAGE_PIN T2 [get_ports {C[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {C[2]}]

# C(3) = SW11
set_property PACKAGE_PIN R3 [get_ports {C[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {C[3]}]
```

7-segment display:

```
#AN0
set_property PACKAGE_PIN U2 [get_ports {an[0]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {an[0]}]
#AN1
set_property PACKAGE_PIN U4 [get_ports {an[1]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {an[1]}]
#AN2
set_property PACKAGE_PIN V4 [get_ports {an[2]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {an[2]}]
#AN3
set_property PACKAGE_PIN W4 [get_ports {an[3]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {an[3]}]
```

```
#a
set_property PACKAGE_PIN W7 [get_ports {seg[0]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[0]}]
#b
set_property PACKAGE_PIN W6 [get_ports {seg[1]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[1]}]
#c
set_property PACKAGE_PIN U8 [get_ports {seg[2]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[2]}]
#d
set_property PACKAGE_PIN V8 [get_ports {seg[3]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[3]}]
#e
set_property PACKAGE_PIN U5 [get_ports {seg[4]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[4]}]
#f
set_property PACKAGE_PIN V5 [get_ports {seg[5]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[5]}]
#g
set_property PACKAGE_PIN U7 [get_ports {seg[6]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
```

7. Descrierea paşilor de sinteză şi testarea circuitului rezultat

1. S-a creeat un proiect nou in programul Vivado
2. S-a implementat modulul “COMPARATOR” printr-o descriere comportamentala
3. S-a editat fisierul de constrangeri in vederea realizarii legaturilor între switch-uri și intrari, display-ului cu 7 segmente
4. S-a lansat implementarea proiectului care a avut ca efect final generarea fișierului bitstream
5. S-a programat placa de dezvoltare BASYS 3 cu fișierul bitstream și s-a testat funcționarea corespunzătoare a modulului implementat

8. Fotografii cu funcționarea modulului:


QC.OK
15
DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROG
BASYS 3
LD15 LD14 LD13 LD12 LD11 LD10 LD9 LD8 LD7 LD6 LD5 LD4 LD3 LD2 LD1 LD0
(R2) (T1) (U1) (W2) (R3) (T2) (T3) (V2) (W13) (W14) (W15) (W17) (W16) (V17)
7
7


QC.OK
15
DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROGR
BASYS 3
CLK100MHz
(W5)
LD15 LD14 LD13 LD12 LD11 LD10 LD9 LD8 LD7 LD6 LD5 LD4 LD3 LD2 LD1 LD0
(R2) (T1) (U1) (W2) (R3) (T2) (T3) (V2) (W13) (W14) (V15) (W15) (W17) (W16) (V16) (V17)
5
7


DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROG
BASYS 3
QC.OK
15
4
3


DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROGRAM
LINEAR TECHNOLOGY
BASYS 3
QC.OK
15
POWER
DONE
PROG
BUSY
JA
JXADC
JC
JP2
JP1
J2
J4
IC1
IC2
IC7
CLK100MHz
(W5)
BTNU (T18)
BTNL (W19)
BTNC (U18)
BTNR (T17)
BTND (U17)
LD15 (L1)
LD14 (P1)
LD13 (N3)
LD12 (P3)
LD11 (U3)
LD10 (W3)
LD9 (V3)
LD8 (V13)
LD7 (V14)
LD6 (U14)
LD5 (U15)
LD4 (W18)
LD3 (V19)
LD2 (U19)
LD1 (E19)
LD0 (U16)
SW15 (R2)
SW14 (T1)
SW13 (U1)
SW12 (W2)
SW11 (R3)
SW10 (T2)
SW9 (T3)
SW8 (T5)
SW7 (W13)
SW6 (W14)
SW5 (V15)
SW4 (W15)
SW3 (W16)
SW2 (V16)
SW1 (W17)
SW0 (V17)


DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROGRAM
LINEAR
BASYS 3
QC.OK
15
12
13


DIGILENT
www.digilentinc.com
XILINX
UNIVERSITY PROGRAM
LINEAR TECHNOLOGY
BASYS 3
QC.OK
15
12
3

9. Concluzii

Comparatorul implementat oferă o soluție completă pentru compararea a trei valori binare și afișarea rezultatelor pe un afișaj cu 7 segmente. Respectarea constrângerilor hardware asigură funcționarea corectă pe platforma Basys3.

Pentru îmbunătățiri ulterioare, se poate adăuga un control mai complex pentru afișarea altor simboluri sau mesaje relevante.

Bibliografie:

1. VHDL Reference Manual, http://www.ics.uci.edu/~jmoorkan/vhdlref/Synario%20VHDL%20Manual.pdf

2. BASYS 3 Reference Manual, https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual