# Пример организации памяти мультипрограммной ЭВМ (Pentium)

- 1. Краткая характеристика архитектуры процессора
- 2. Общая схема преобразования адреса
- 3. Сегментная организация памяти
- 4. Страничная организация памяти

#### <u>Знать:</u>

- Состав и роль регистров системного уровня и сегментных регистров в преобразовании логического адреса в физический адрес.
- Форму логического адреса и общую схему его преобразования в физический адрес.
- Схему формирования линейного адреса и смены дескриптора сегмента.
- Формат линейного адреса при страничной организации памяти и схему его преобразования в физический адрес.
- Структуру и назначение буфера ассоциативной трансляции.


- Уметь:
- <u>Помнить:</u> О возможности отказа от использования сегментной организации памяти (базовые адреса всех сегментов принимаются равными нулю, см., например ОС Windows) и возможности отключения страничной организации памяти.
- <u>Литература:</u> Микропроцессорные системы: Учеб. пособие / Под общ. ред. Д. В. Пузанкова. СПб.: Изд-во Политехника, 2002. 935с. Библиогр.: с. 930. (с.256-270) (количество экземпляров в библиотеке ВятГУ 2)

### 1. Краткая характеристика архитектуры процессора 1.1. Регистры базовой архитектуры

Регистры общего назначения (основной микропроцессор)

| 31 | 16 | 15 | 0 |     |
|----|----|----|---|-----|
|    |    | A  | < | EAX |
|    |    | В  | < | EBX |
|    |    | C> | < | ECX |
|    |    | D> | < | EDX |
|    |    | SI |   | ESI |
|    |    | DI |   | EDI |
|    |    | BF |   | EBP |
|    |    | SF | ) | ESP |

#### Сегментные и дескрипторные регистры




#### Регистр указателя команды



#### Регистры сопроцессора

#### Поле тегов




| <u>15</u> C | <u>)                                    </u> |
|-------------|--|
| CR          | Регистр управления                           |
| S           | Регистр состояния                            |
| TWR         | Регистр слова тегов                          |

| 47 0 |                  |
|------|------------------|
| IP   | Указатель команд |
| DP   | Указатель данных |

#### 1.2. Регистры системного уровня

Управляющие регистры



#### Системные регистры адреса

GDTR – регистр адреса глобальной дескрипторной таблицы


IDTR – регистр адреса таблицы дескрипторов прерываний

| 47 | 16 | 5 | 15 |   | 0 |      |
|----|----|---|----|---|---|------|
|    | В  |   |    | L |   | GDTR |
|    | В  |   |    | L |   | IDTR |
|    |    |   | _  |   |   | •    |

В – линейный базовый адрес (32 бита)

L – предел (ограничение) (16 бит)

#### Регистры системных сегментов




TR – регистр селектора сегмента состояния задачи (TSS)

LDTR – регистр селектора локальной дескрипторной таблицы

Регистры отладки (DR0-DR7)

Регистры тестирования (TR3-TR7)

2. Общая схема преобразования адреса



Логический (виртуальный) адрес: A<sub>V</sub>=U↔A<sub>E</sub> (46 разрядов, 64 Тбайта)

Физический адрес:


A<sub>F</sub>=b(U)↔A<sub>E</sub>[11:0]

(32 разряда, 4 Гбайта)

b – база страничного кадра

#### 3. Сегментная организация памяти

3.1 Формат селектора




- І индекс дескриптора;
- TI индикатор таблицы: если TI=1, то LDT; если TI=0, то GDT;
- RPL запрашиваемый уровень привилегий.

#### 3.2. Формат дескриптора


31 24 23 20 19 16 15 14 13 12 8 7 OC AVL L[19:16] B[31:24] G Р DPL B[23:16] Тип Α B[15:0] L[15:0]

- В база, длина 32 разряда, находится в трех частях.
- L длина (предел, граница) 20 разрядов, находится в двух частях
- G гранулярность (разряд 23) при G=1 длина сегмента задается числом страниц (до 220-1 страниц).
- AVL доступность, бит определяет, доступен ли дескриптор для использования операционной системе.
- Р присутствие, бит показывает, находится ли сегмент в оперативной памяти.
   При Р=1 сегмент не доступен. Это имеет место если применяется сегментная виртуальная память и сегмент передан на диск или в другое пространство, не отображаемое страничным устройством.
- DPL уровень привилегий дескриптора (два бита), необходимый для доступа к сегменту (0 высший, 3 низший).
- Тип поле (четыре бита), используемое по-разному, например, оно может определять, что сегмент является исполняемым, считываемым и/или записываемым и др.
- А обращение. Этот бит устанавливается, когда дескриптор загружается в дескрипторный регистр.

## 3.3. Схема формирования линейного адреса



#### 3.4. Схема смены дескриптора сегмента



#### 4. Страничная организация памяти

4.1. Форматы элементов PDE и PTE

31 1211 9 8 7 6 5 4 3 2 1 0
Адрес таблицы CTPаниц OS Res 0 0 / D A P P U R P CTPаниц T S W

Формат элемента таблицы директория страниц PDE (если PDE[7]=1, размер страницы 4 Мбайт, а ее адрес PDE[31:22])


Формат элемента таблицы страниц РТЕ

## 4.2. Основные поля элементов директория и таблицы страниц

- D "грязный" бит (Dirty bit) для РТЕ он автоматически устанавливается в единицу при записи в соответствующую страницу. Для РDЕ не определен.
- A бит обращения, для РТЕ и PDE он устанавливается в единицу автоматически при считывании или записи в страницу.
- PCD, PWT используются при управлении кэшированием таблицы страниц.
- U/S бит индикации режимов: пользователь/супервизор. Если он установлен, то разрешен доступ программам с уровнем защиты 3 (нижний уровень).
- R/W бит чтения/записи (используется совместно с битом U/S и битом PW из регистра EFLAGS):
  - а) если U/S=1 (разрешен доступ пользователю), то R/W=0 означает возможность считывания, а R/W=1 еще и записи. Отдельная страница защищена в соответствии с наиболее ограничивающей парой бит в ее PTE или PDE.
    - б) если U/S=1 запрещены считывание и запись в страницу.
- Р бит присутствия, он показывает, адресует ли РТЕ или РDЕ страницу, находящуюся в оперативной памяти. Если Р=1, то действия полей такие, как определено выше. Если же Р=0, то это означает, что нужная страница отсутствует в оперативной памяти и остальные 31 бит могут задавать местоположение страницы на диске.

4.3. Схема преобразования линейного адреса в физический Ąι Страничный кадр **TABLE OFFSET** DIR A<sub>F</sub> 12 10 10 32 Попадание (98%) 20 (32 PTE) Физи- $PTE[B_P]$ Промах ческая 20  $PTE[B_p]$ память Таблица 10 TABLE 10 страниц PT Каталог PTE страниц DIR PD Физический адрес: **PDE**  $A_F = B_P \leftrightarrow A_I [11:0]$ (32 разряда, 4 Гбайта) В<sub>Р</sub> – база страничного кадра A<sub>D</sub> –базовый физический адрес директория страниц CR3[A<sub>D</sub>] A<sub>т</sub> – базовый физический адрес таблицы страниц

#### 4.4. Структура буфера ассоциативной трансляции



#### 4.5. Особенности страничной организации

- Отключается или "накладывается" на сегментную организацию памяти.
- Возможность использования страниц двух размеров: 4 Кбайт и 4 Мбайт.
- Двухуровневая организация для страниц размером 4 Кбайт: старшие 10 разрядов линейного адреса определяют номер "блока" страниц (до 1024 блоков), следующие 10 разрядов определяют номер страницы (до 1024 страниц в блоке).
- Страничная организация сочетается с защитой памяти на уровне страниц (режим супервизор/пользователь, доступность страниц по чтению, записи, выполнению).
- Применение буфера ассоциативной трансляции для ускорения преобразования линейного адреса в физический.