Современные 32-разрядные ARM-микроконтроллеры серии STM32: система тактирования

Олег Вальпа

Приведено описание системы тактирования 32-разрядных ARM-микроконтроллеров серии STM32 от компании STMicroelectronics. Рассмотрены архитектура системы тактирования, состав ее регистров и примеры программ инициализации.

ВВЕДЕНИЕ

истема тактирования микроконтроллера является основным функциональным блоком, синхронизирующим все процессы и определяющим скорость их выполнения. От правильной настройки данного блока зависит эффективность работы микроконтроллера, успешное выполнение возлагаемой на него задачи. Поэтому важно уделить рассмотрению системы тактирования особое внимание, поняв ее архитектуру и назначение всех составляющих элементов.

АРХИТЕКТУРА

истема тактирования микроконтроллеров серии STM32 от компании STMicroelectronics [1] имеет достаточно сложную архитектуру, позволяющую расширить их возможности при использовании в разнообразных устройствах, гибко и точно настроить под конкретную задачу.

Структурная схема системы тактирования STM32 приведена на рисунке 1.

Основной системной тактовой частотой микроконтроллера является сигнал SYSCLK. Как видно из схемы, в качестве источника импульсов системной тактовой частоты SYSCLK микроконтроллеров STM32 может быть использован внутренний HSI RC генератор с частотой 8 МГц или генератор НSE OSC с внешним кварцевым резонатором или внешним источником тактовых импульсов.

Генератор HSE (High_Speed External) может работать на частоте от 4 до 24 МГц с внешним резонатором, подключенным к выводам OSC_IN и OSC_OUT. Допускается также подключение внешнего источника тактовых импульсов частотой от 1 до 24 МГц и скважностью 50% к входу OSC_IN, как показано на рисунке 2.

Настройка многих элементов системы тактирования осуществляется программно с помощью конфигурационных регистров микроконтроллера, представленных в таблице.

Внешний генератор HSE по умолчанию отключен и его включение производится с помощью бита HSEON регистра RCC_CR. При работе генератора с внешним сигналом необходимо установить в единичное состояние бит HSEBYP регистра RCC_CR.

После включения HSE и его выхода на рабочий режим устанавливается бит HSERDY регистра RCC_CR и генерируется прерывание, если это разрешено в разряде HSERDYIE регистра RCC_CIR. Сигнал HSE может быть использован в качестве системного тактового сигнала, а также поступать через программный делитель на блок умножения.

Блок HSI (High-Speed Internal) представляет собой встроенный RC-генератор с частотой 8 МГц. При включении микроконтроллер автоматически запускается от тактовой частоты HSI.

Генератор HSI начинает работать при появлении питающего напряжения VCC и после выхода в нормальный

устойчивый режим работы устанавливает битовый флаг HSIRDY в регистре RCC CR. Производитель гарантирует стабильность частоты от -1.9 до +1.3% при изменении температуры микроконтроллера от 0 до 70 °C соответственно. При запуске микроконтроллера заводское калибровочное значение автоматически заносится в биты HSICAL[7:0] регистра RCC CR (см. табл. 1). Для компенсации воздействия окружающей температуры и изменений питающего напряжения имеется возможность дополнять калибровочное значение записью битов HSITRIM[4:0] указанного регистра. После сброса в нем находится число 16, т.е. середина диапазона регулировки. Изменение младшего разряда HSITRIM позволяет подстроить частоту генератора HSI приблизительно на 40 кГц. Таким образом, 5 разрядов HSITRIM[4:0] позволяют осуществить подстройку частоты от 0 до 1280 кГц.

Тактовая частота от генератора HSI может быть использована непосредственно как источник системной частоты или поступать в блок умножителя частоты после предварительного делителя на 2.

Достоинством использования генератора HSI является малое время начала генерации тактовой частоты после подачи питания и отсутствие необходимости в использовании дополнительных электронных компонентов для работы микроконтроллера. Недостатком — низкая стабильность частоты генерируемого сигнала и увеличение погрешности при умножении частоты в блоке PLLMUL.

Генератор HSI может быть включен или отключен управлением бита HSION регистра RCC_CR.

Сигналы от генераторов HSI и HSE проходят, соответственно, через делитель на два или программный делитель PREDIV1, поступая затем на мультиплек-




Рис. 1. Структурная схема системы тактирования STM32

сор PLLSRC, выбирающий один из этих сигналов для последующей обработки. Далее один из сигналов поступает на умножитель частоты PLLMUL (Phase Locked Loop) на основе генератора с




Рис. 1. Схема подключения источников тактовой частоты

ФАПЧ с программным коэффициентом, позволяющим кратно увеличить частоту от 2 до 16 раз. Выход умножителя подключен к мультиплексору SW, с помощью которого программно выбирается один из трех сформированных ранее сигналов от HSI, PLLMUL или HSE. Этот сигнал используется в качестве системной тактовой частоты SYSCLK, и его частота не должна превышать 24 МГц для данного типа микроконтроллера.

По умолчанию умножитель отключен, и его включение осуществляется битом PLLON регистра RCC_CR. После включения PLL и его выхода в рабочий режим устанавливается бит PLLRDY и может быть сгенерировано прерывание.

Режим работы умножителя конфигурируется с помощью регистра RCC_CFGR. Все переключения режима работы следует проводить только при выключенном умножителе.

В регистре RCC_CFGR бит PLLSRC определяет источник умножения — сигналы от HSI или HSE. Бит PLLXTPRE включает делитель на 2 для сигнала от HSE. Биты PLLMUL[3:0] задают коэффициент умножения от 2 до 16.

Особенно полезную функцию, повышающую надежность работы микроконтроллера, выполняет блок CSS. Из структурной схемы видно, что на вход этого блока подается тактовая частота от генератора HSE, а выход этого блока подключен к блоку выбора источника системного тактового сигнала SW. Назначение блока CSS состоит в слежении за тактовыми сигналами, поступающими от генератора HSE, и в случае их пропадания, например при поломке кварцевого резонатора от удара, блок CSS осуществляет следующие действия:

- отключает генератор HSE;
- останавливает работу расширенных таймеров ТІМ1 и ТІМ8;
- генерирует прерывание CSSI, заведенное внутри процессора на немаскируемое прерывание NMI,

	0	NOISH	1	SW [1:0]	0	LSIRDYF	0	TSAOI7A	0	TIM2RST	0	DMATEN	0	ИЗОНА	0	TIMZEN	0	rzeon	0	NOIS1 c	>	0	>
	-	HSIKDY	_	SW	0	LSERDYF	0	Резерв		TIM3RST	0	DWAZEN	0	Резерв		TIM3EN	0	rzekdy	0	> F2IKDA	0	PREDIV1 [3:0]	5
	7			SWS [1:0]	0	HZIKDYF	0	TSAA9OI	0	TIM4RST	0	MEMARS -	NEAROI	0	TIM4EN	0	LSEBYP	0			PREDIN 0	>	
	က		0	SWS	0	HZEKDYF	0	O IOPBRST		TIM5RST	0	Резерв		IOPBEN	0	TIMSEN	0					0	>
	4	_	0 0 0	HPRE [3:0]	0	PLLRDYF	0	IOPCRST	0	TIM6RST	0	MBHTILFEN —		IOPCEN	0	N=9WIL O		m					
	co	HS ITRIM[4:0]			0	Ьезерв		IOPDRST	0	TIM7RST	0	Резерв		IOPDEN	0	NBZMIT	0	Резерв					
	9	HS IT			0			O IOPERST		TIM12RST	0	O CKCEN		IOPEEN	0	O TIM12EN							
	_		0		0	C22E	0	IOPFRST	0	TIM13RST	0	Резерв		IOPFEN	0	N3EIWII	0						
	œ			:0]		FSIKDAIE	0	IOPGRST	0	TIM14RST	0	FSWCEN	0	IOPGEN	0	Naplmit	0	RTCSE L[1:0]	0				
	٥		0	PPRE1 [2:0]	0	FZEKDAIE	0	ADC1	0	ьезерв				ADCIEN	0	Резерв		RTCSE	0				
	2	HSICAL[7:0]	0	Ь	0	HZIKDAIE	0	Резерв		ų į				Резерв		Pea							
	=		0 0 0	PPRE2 [2:0]	0	HZEKDAIE	0	TIMIRST O	WWDGRST	0	Marmit			0	MMDGEN	0							
	12				0	PLLRDYIE	0	C SPIRST		Резерв				SPITEN	0	Резерв		Резерв		80			
	23				0					December						Рез		ڇّ		Резерв			
	14		0	ADC PRE [1:0]	0	Резерв		USARTIRST	0	SPI2RST	0			Nartien	0	O SPIZEN							
	15		0		0			Резерв		SPI3RST	0			Резерв		SPI3EN	0	RTCEN	0				
	2	HZEON	0	PLLSRC	0	F2IKDAC	0	TIM15RST	0	Резерв				Nagimit	0	Резерв		BDRST	0				
	-	HSERDY	0	PLLXTPRE	0	FZEKDAC	0	TIM16RST	0	USART2RST	0			N391MIT	0	NSARTZEN	0					Резерв	ерв
	∞	HZEBYP	0	PLLMUL[3:0]	0	HSIRDYC		TZMTIMIT ©		T28ET3A2U	0			N371MIT	0	O USART3EN	0					Pe	
	2	-	0		0	HZEKDAC				TSAPTARST \circ							0						
	2				0	PLLRDYC	0			TSASTAAU	0	Резерв				NARTSEN O							
	5				0	Резерв	0			I2C1RST	0					ISCIEN	0						
	22	Резерв		ade		Pea				ISCSK21	0					ISCSEN	0						
	23			Резерв		C22C																	
	24		0	MCO [2:0]	0 0			Резерв		Резерв						Резерв		Резерв		> KWAE	5		
	52		0											Резерв		Pea				Резерв			
	28			W	0										ш.					- PINRSTF	-		
	27					ade.				BKPRST	0					BKEEN	0			- PORRSTF	-		
ВИН	78					Резерв				PWRRST	0					PWREN	0			SFTRSTF	>		
рова	53	в Везерв		Резерв						DACRST	0					DACEN	0			- IMDGK2TF	5		
Такти	စ္က									CECRST	0					CECEN	0			MWDGRSTF	0		
темы	5									Резерв						Резерв				- LPWRSTF	0		
Регистры системы тактирования	Регистр	RCC_CR	Reset value	RCC_CFGR	Reset value	RCC_CIR	Reset value	RCC_APB2RSTR	Reset value	RCC_APB1RSTR	Reset value	RCC_AHBEND	Reset value	RCC_APB2ENR	Reset value	RCC_APB1ENR	Reset value	RCC_BDCR	Reset value	RCC_CSR	Keset value	RCC_CFGR2 Reset value	ועפספו גמוסס
Таблица	Сдвиг	000×0		0×004		0×008		0×00C		00010		0x014		0x018		0x01C		0×020		0x024		0×02C	

которое микроконтроллер не может пропустить;

 переключает источник системной частоты на генератор HSI.

Таким образом, благодаря блоку CSS микроконтроллер сохраняет свою работоспособность и информирует выполняемую программу об этом с помощью прерывания, исключая возможность зависания программы из-за неисправности внешнего генератора. Для активации данной функции блок CSS необходимо программно включить с помощью установки бита CSSON в регистре RCC_CR. По умолчанию этот бит сброшен.

Кроме того, система тактирования содержит узлы формирователей тактовой частоты RTC CLK для часов реального времени RTC (Real Time Clock) и тактовой частоты IWDGCLK для сторожевых таймеров микроконтроллера.

Источником тактовой частоты RTC CLK могут являться:

- тактовые сигналы от генератора HSE, деленные на 128;
- тактовые сигналы от внутреннего низкоскоростного генератора LSI (Low Speed Internal), формирующего тактовые импульсы с частотой 40 кГц;
- тактовые сигналы от внешнего низкоскоростного генератора LSE (Low Speed External) с внешним кварцевым резонатором на частоте 32.768 кГц.

Источником тактовой частоты IWDGCLK для сторожевых таймеров микроконтроллера является внутренний низкоскоростной генератор LSI с частотой 40~k Ги.

Сигналы тактовой частоты SYSCLK, HSE, HSI и PLLCLK, поделенной на два, могут быть подключены к выходному сиг-

налу MCO (Microcontroller Clock Output) микроконтроллера через мультиплексор. В программном выборе сигнала для этого мультиплексора используются биты MCO[2:0] регистра RCC_CFGR. Их назначение приведено ниже.

MCO[2:0] = 0xx: Выход MCO отключен;

MCO[2:0] = 100: Подключен сигнал SYSCLK;

MCO[2:0] = 101: Подключен сигнал HSI:

MCO[2:0] = 110: Подключен сигнал HSE;

MCO[2:0] = 111: Подключен сигнал PLLCLK/2.

Сигнал системной тактовой частоты SYSCLK транслируется на программный делитель АНВ, снижающий ее в 512 раз. Полученный сигнал FCLK поступает на остальные блоки схемы непосредственно или через дополнительные делители APB1, APB2 и ADC. Каждый из этих делителей имеет программные коэффициенты деления и позволяет снизить частоту для соответствующих ему блоков и периферии. Например, блоки ядра и памяти микроконтроллера работают на частоте сигнальной шины АНВ, а сигналы шины АРВ1 и АРВ2 имеют собственные делители с коэффициентами от 1 до 16. Блок ADC имеет делитель частоты от 2 до 8 единиц. На схеме указаны максимально допустимые значения частот для блоков.

Благодаря делителям, имеющим программные коэффициенты деления, можно довольно гибко изменять частоту синхронизации для конкретных блоков в зависимости от их назначения. В системе тактирования также присутствуют элементы

для отключения сигналов тактовой частоты от периферийных блоков. По умолчанию практически все блоки отключены. Это сделано с целью экономии энергии за счет отключения неиспользуемых в работе блоков.

Различные периферийные блоки подключены к разным сигнальным шинам. Например, порты ввода-вывода подключены к шине APB2, блок интерфейса $I^2C - \kappa$ шине APB1, контроллер прямого доступа памяти — к шине AHB и т.д. Это необходимо учитывать при включении тактирования соответствующих функциональных блоков микроконтроллера.

Подключение сигналов тактовых частот к периферийным блокам производится через регистры RCC_APB1ENR и RCC_APB2ENR.

ПРОГРАММНАЯ ИНИЦИАЛИЗАЦИЯ

нициализацию системы тактирования следует производить после того, как будут определены необходимые источники генерации и диапазоны значений тактовых частот для всех блоков.

Система тактирования предоставляет также возможность проверять работу некоторых важных блоков с помощью битовых флагов готовности, что позволяет осуществлять проверку активации инициируемых блоков в процессе самой инициализации.

После включения или сброса микроконтроллер тактируется от встроенного RC-генератора HSI. В процессе работы возможно переключение источника тактовых импульсов при помощи установ-



АВТОРИЗОВАНИЙ ДИСТРИБ'ЮТОР



Авторизований дистриб'ютор STMicroelectronics, NXP та Vishay в Україні

м. Київ, вул. Бориспільська, 9Д тел. +38 (044) 567-44-48, (067) 219-27-86 +38 (044) 566-79-03 info@mastek.com.ua www.mastek.com.ua

МИКРОКОНТРОЛЛЕРЫ CHIP NEWS YKPANHA

Листинг 1. Фрагмент кода программы на языке Си

```
RCC_>CR| = RCC_CR_HSEON; // Включить генератор HSE
while (!(RCC_>CR & RCC_CR_HSERDY)) {}; // Ждать готовность HSE
RCC_>CFGR &=~RCC_CFGR_SW; // Очистить биты SW0 и SW1
RCC_>CFGR| = RCC_CFGR_SW_HSE; // Выбрать HSE для тактирования SW0=1
```

ки соответствующей комбинации двух лера «Stop» или «Standby». При этом младших битов SW (System clock switch) регистра RCC CFGR:

SW[1:0] = 00: тактирование от HSI: SW[1:0] = 01: HSE;

SW[1:0] = 10: PLL;

SW[1:0] = 11: зарезервировано.

Определить, какой из генераторов в данный момент используется в качестве тактового можно по состоянию битов SWS (System clock switch status):

SWS[1:0] = 00: используется генератор HSI;

SWS[1:0] = 01: используется генератор HSE;

SWS[1:0] = 10: тактирование от блока PLL:

SWS[1:0] = 11: зарезервировано.

Перед выбором источника тактового сигнала необходимо предварительно произвести его запуск и удостовериться в его готовности к работе.

Включение генераторов HSI, HSE и PLL производится установкой битов HSION, HSEON и PLLON регистра RCC_ СР. Готовность генераторов к работе можно проследить по установке флагов HSERDY, HSERDY или PLLRDY того же регистра. В листинге 1 приведен фрагмент кода программы на языке Си, осуществляющий данную процедуру.

Бит включения генератора HSION также может быть установлен аппаратно при входе в режимы микроконтролбит HSEON будет сброшен в нулевое состояние.

В случае определения защитной системой сбоев в работе генератора HSE, настроенного в качестве системного генератора непосредственно или через PLL, автоматически будет установлен бит HSION. Для снижения энергопотребления генератор, не используемый как тактовый в текущий момент, может быть отключен сбросом бита HSION или HSEON.

Встроенная система контроля CSS блока тактирования микроконтроллеров STM32 способна отслеживать отказ или нестабильную работу генератора HSE, осуществлять автоматическое переключение тактирования на встроенный генератор HSI с автоматическим вызовом немаскируемого прерывания NMI. Для включения в работу системы CSS необходимо установить бит CSSON регистра RCC CR с помощью следующего оператора:

RCC_>CR| = RCC_CR_CSSON; // Pasрешить работу системы защиты HSE

С целью исключения повторных вызовов в обработчике немаскируемых прерываний NMI необходимо сбросить флаг системы CSS (см. листинг 2).

До того как PLL будет выбран для тактирования микроконтроллера уста-

новкой битов SW[1:0] = 10 регистра RCC CFGR, необходимо выбрать источник входной частоты блока, а также проинициализировать параметры входных источников и самого модуля PLL. Выбор входного источника для PLL осуществляется записью бита PLLSRC конфигурационного регистра системы тактирования RCC CFGR:

PLLSRC = 0: HSI/2, выбран генератор HSI с делением частоты на 2:

PLLSRC = 1: выбран генератор HSE/

Биты PREDIV1 регистра RCC CFGR2 задают коэффициент предварительного деления частоты генератора HSE от 1 до 16 перед его подачей на вход PLL по следующей формуле:

n = PREDIV1[3:0] + 1.

Назначение этих битов приведено ниже:

PREDIV1[3:0] = 0000 (0): нет деления; PREDIV1[3:0] = 0001 (1): деление на 2: PREDIV1[3:0] = 0010 (2): деление на 3;

PREDIV1[3:0] = 1110 (14): деление на 15; PREDIV1[3:0] = 1111 (15): деление на 16.

Блок PLL осуществляет умножение входной частоты в соответствии со значением комбинации битов PLLMUL регистра RCC CFGR по формуле m == PLLMUL[3:0] + 2, но не более чем в 16 раз. Биты PLLMUL[3:0] соответствуют разрядам [21:18] регистра RCC_CFGR. Ниже приведено их назначение:

PLLMUL[3:0] = 0000 (0): умножение на 2; PLLMUL[3:0] = 0001(1): умножение на 3; PLLMUL[3:0] = 0010(2): умножение на 4;

PLLMUL[3:0] = 1101 (13): умножение на 15;

PLLMUL[3:0] = 1110 (14): умножение на 16;

PLLMUL[3:0] = 1111 (15): тоже умножение на 16.

В листинге 3 пример инициализации, запуска и выбора PLL для тактирования микроконтроллера STM32:

Более подробное описание назначения регистров системы тактирования можно найти в источнике [2].

Литература:

- 1. https://www.st.com
- 2. http://www.st.com/web/en/resource/ technical/document/reference manual/ CD00246267.pdf
- Статья перепечатана из журнала «Современная электроника», № 8, 2012 г., с разрешения редакции, тел. +7 (495) 232-00-87, www.soel.ru

Листинг 2. Фрагмент программы обработчика немаскируемых прерываний NMI

```
// Обработчик немаскируемых прерываний NMI, вызываемый при сбое HSE
void NMI_Handler(void)
// Сбросить флаг системы контроля CSS
if (RCC_>CIR & RCC_CIR_CSSF) RCC_>CIR| = RCC_CIR_CSSC;
```

Пистинг 3. Пример инициализации, запуска и выбора PLL для тактирования STM32

```
char PLL_MUL = 12; // Коэффициент умножения PLL
RCC_>CFGR2 &=~(RCC_CFGR2_PREDIV1); // Обнуление делителя HSE
RCC_>CFGR2| = RCC_CFGR2_PREDIV1_DIV4; // Делить частоту HSE на 4
RCC >CFGR
&=~((RCC_CFGR_PLLSRC|RCC_CFGR_PLLXTPRE|RCC_CFGR_PLLMULL)); // Обнуление
RCC_>CFGR| = RCC_CFGR_PLLSRC_PREDIV1; // Тактировать PLL от HSE/PREDIV1
RCC_>CFGR| = ((PLL_MUL - 2) << 18); // Умножить частоту PLL_MUL
RCC_>CR| = RCC_CR_PLLON; // Запустить PLL
while((RCC_>CR & RCC_CR_PLLRDY)==0) {} // Ожидание готовности PLL
RCC_>CFGR &=~RCC_CFGR_SW; // Очистить биты SWO и SW1
RCC_>CFGR| = RCC_CFGR_SW_PLL; // Тактирование с выхода PLL
while((RCC_>CFGR&RCC_CFGR_SWS)!=0x08){} // Ожидание переключения на PLL
```