个人简历

姓　　名　沈伟龙

电　　话　17816956376

邮　　箱　24212020160@m.fudan.edu.cn

就读院校　复旦大学微电子学院

教育背景

2024.09-至今　　复旦大学　　电子信息（硕士）

主修课程：集成电路设计基础、计算机体系结构、先进数字集成电路设计、数字集成电路中的高级综合技术

研究方向：计算机体系结构、RISC-V、Gemmini 脉动阵列加速器、AI 芯片架构评估

专业技能

设计验证：熟练使用 Verilog、Chisel/Scala、SystemVerilog、UVM、C 语言

脚本语言：掌握 Python/tcl/Makefile 脚本编写

外语能力：大学英语四/六级（CET-4/6），良好的听说读写能力，快速浏览英语专业文件及书籍

校内项目

RSNCPU 可重构脉动阵列处理器研究

- 围绕自动驾驶目标检测部署，完成 YOLOv11n 在 BDD100K 上的训练与验证流程，建立后续硬件映射所需的模型基线；结合公开轻量化检测结果设定并对齐关键指标，验证集 AP50 达到约 48%、AP(0.5:0.95) 约 25% 的可行区间
- 基于训练后的 YOLOv11n 网络结构，完成面向 Gemmini 的算子级软硬件划分：将 Conv/Pointwise/DWConv/MatMul/ResAdd/Pool 等计算密集部分映射到脉动阵列，将 SiLU/Upsample/Concat/Split/reshape 等轻量或控制型操作划分到 CPU 侧，形成端到端部署方案
- 系统梳理 Gemmini 主链实现，能够从 RoCC 命令入口追踪至 LoopConv/LoopMatmul、ReservationStation、Load/Store/Execute Controllers、Scratchpad/Accumulator、Mesh/Tile/PE，形成层次化理解
- 在此基础上对标 SNCPU 与 Gemmini 建立 RSNCPU 可重构统一处理器的架构，围绕 10x10 INT8 WS 阵列、200MHz FPGA 目标频率、40 GOPS 峰值算力、DNN 模式 PE 利用率>=95%与端到端时延改善>=30%进行设计
- 围绕 Gemmini bare-metal C 路线推进矩阵乘与卷积验证，覆盖 OS/WS 数据流、手动 tiling、直接卷积与 tiled_conv_auto 等路径，建立从底层 mvin/preload/compute/mvout 指令到高级 API 的对应理解，为后续 RSNCPU 微架构定义与 INT8 部署验证提供基线

基于蜂鸟 E203 风格的 RISC-V 处理器设计与验证

- 参考蜂鸟 E203 的轻量级 RISC-V 微架构，使用 Verilog 设计处理器核心，完成两级流水主通路、寄存器堆、LSU、SRAM 接口及基础控制逻辑，对低功耗 MCU 类内核的模块边界与数据通路组织形成直观理解
- 搭建功能验证环境，围绕算术逻辑、分支跳转、load/store、访存时序与基础冒险处理编写定向测试，结合波形分析定位并修正流水线控制与访存路径问题，验证核心功能正确性
- 结合对乱序执行架构的学习（Tomasulo 算法、ROB、分支预测与寄存器重命名），对比分析顺序与乱序流水线在数据冒险处理、ILP 开发与面积功耗权衡上的差异，形成对不同复杂度处理器微架构设计的理解

FPGA CLB 建立保持时间内建自测试电路

- 基于 BIST 方法实现对 FPGA 内部 CLB 的寄存器建立保持时间测量、相对于片外测试具有更好的分辨率
- 使用 Python 与 Perl 编写自动化脚本，完成从测试配置生成、任务执行到结果汇总的全流程自动化，提高实验迭代效率与可复现性

自我评价

我了解体系结构与协议基础：RISC-V、AXI、存储层次结构、虚拟内存、并行计算等。具备扎实的芯片前端设计基础，熟悉 Verilog/SystemVerilog/UVM 开发流程，做过 RISC-V CPU 设计与验证、AXI 协议验证等项目。理解乱序执行微架构原理。正在围绕 RSNCPU + Gemmini 推进可重构 AI 计算架构研究，能够从矩阵/卷积/数据流/片上存储/带宽视角分析算子与硬件映射关系，了解 Transformer/Large Model 常见核心算子（MatMul、Softmax、LayerNorm）。形成面向 AI 芯片设计评估的工程化理解。具备较强的主动学习与问题分析能力，并使用 Python/tcl/Perl/Makefile + AI 提升仿真、日志分析、源码理解与文档整理效率。