4通道，500 MSPS DDS与10位DACs

数据表

广告

特点

4个同步的DDS通道@ 500 MSPS
通道之间有独立的频率/相位/振幅控制
频率/相位/振幅变化的匹配延迟具有良好的信道间隔离性能（>65 dB）
线性频率/相位/振幅扫描能力，高达16级的频率/相位/振幅调制
（可选择引脚）
4个集成的10位数模转换器（DAC）
单独可编程的DAC全尺寸电流
.120 Hz或更好的频率调谐分辨率
14位相位偏移分辨率
10位输出振幅缩放分辨率
具有增强的数据吞吐量的串行I/O端口接口（SPI）
软硬件控制的断电
双电源操作(1.8 V DDS铁芯/3.3V串行输入/O)
多个设备同步
可选择的4×到20×的REFCLK倍增器（PLL）
可选的REFCLK晶体振荡器
56导联LFCSP包

应用程序

敏捷局部振荡器
相控阵雷达/声纳
仪器仪表
同步时钟
AOTF射频源

FUNCTIONAL BLOCK DIAGRAM



Figure 1.

发动
文件反馈
由模拟设备提供的信息被认为是准确和可靠的。然而，没有
模拟设备负责其使用，也不承担任何侵犯专利或其他行为的责任
rightsofthirdpartiesthat mayresult fromitsuse.规格如变更，恕不另行通知。不
许可是通过暗示或以其他方式根据模拟设备的任何专利或专利权授予的。
Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.

一种技术方式，P。O.美国马萨诸塞州诺伍德市9106号信箱02062-9106。S.A.电话： 781.329.4700©2005-2016模拟设备股份有限公司。保留所有权利。

内容表

特点.....1
应用程序.....1
功能框图.....1
一般说明.....3
技术规格.....4
绝对最大评级.....8
ESD警告.....8
引脚配置和功能说明.....9
典型的性能特征.....11
应用电路.....14
等效的输入和输出电路.....17
操作理论.....18
DDS核心.....18
数字模拟转换器.....18
操作模式.....19
通道约束指南.....19
电源.....19
单音模式.....19
参考时钟模式.....20
可伸缩的DAC参考电流控制模式.....21
断电功能.....21
调制方式.....21
使用SDIO_x引脚对RU/RD进行调制.....24
线性扫描模式.....25
线性扫描无停留模式.....26
扫描和相位蓄能器清除功能.....27
输出振幅控制模式.....28
正在同步多个AD9959设备.....29
自动模式同步.....29
手动软件模式同步.....29
手动硬件模式同步.....29
I/O_UPDATE、SYNC_CLK和系统时钟关系.....30
串行输入输出端口.....31
概述.....31
指令字节描述.....32
串行I/O端口引脚说明.....32
串行输入/输出端口功能说明.....32
MSB/LSB传输说明.....32
连续输入/输出操作模式.....33
注册地图和位描述.....36
注册地图.....36
控制寄存器的描述.....39
频道寄存器的说明.....41
外形尺寸.....44
订购指南.....44

修订历史

10/2016—Rev.B到牧师。C

请更改为图37的标题.....26
更新的轮廓尺寸.....44

7/2008—Rev.A到牧师。B

在表1中增加了销点配置文件切换速率参数.....6
图24的变化.....14
图31的变化.....17
对参考时钟输入电路部分的更改.....20
操作部分的更改.....29
图40的变化.....30
串行数据I/O（SDIO_0、SDIO_ 1、SDIO_3）部分.....32
表38的变化.....43
向轮廓尺寸添加暴露的垫符号.....44

3/2008—Rev.0到牧师。A

对功能的更改.....1
插入图1.....1
更改输入级别规范.....4
布局的更改.....8
表3的变化.....9
增加了等效的输入和输出电路部分.....17
图35的变化.....21
.....对设置线性扫描的斜率的更改部分25更改对频率线性扫描的更改示例： AFP位= 10部分.....26
图37的变化.....26
对图38和图39的更改.....27
新增表25.....31
图41的变化.....31
图42的变化.....32
添加了示例指令字节部分.....32
新增表27.....33
对图46、图47、图48和图49的更改.....35
对注册地图和位描述部分的更改.....36
在表30中添加了结束注1.....38
订购指南的更改.....44

2005年7月-修订版本0：初始版本

一般描述

AD9959由四个直接数字合成器（DDS）核心组成，在每个通道上提供独立的频率、相位和振幅控制。这种灵活性可用于纠正由于模拟处理而导致的信号之间的不平衡，如滤波、放大或与PCB布局相关的不匹配。因为所有的通道都共享一个共同的系统时钟，所以它们本质上是同步的。支持对多个设备的同步。

AD9959可以执行高达16级的频率、相位或振幅调制（FSK，PSK，ASK）。调制是通过将数据应用到轮廓引脚来实现的。此外，AD9959还支持频率、相位或振幅的线性扫描，如雷达和仪器的应用。

AD9959串行I/O端口提供了多种配置，以提供显著的灵活性。串行I/O端口提供了一种与SPI兼容的操作模式，这与在早期模拟设备公司的DDS产品中发现的SPI操作几乎相同。灵活性由四个数据大头针（SDIO_0/SDIO_ 1/ SDIO_2/SDIO_3）提供，允许四种可编程模式的串行I/O操作。

AD9959采用了先进的DDS技术，提供了低功耗和高性能。该设备集成了四个集成的高速10位dac，具有优秀的宽带和窄带SFDR。每个通道都有一个专用的32位通道频率调谐字，14位的相位偏移量，和一个10位的输出比例乘法器。

DAC输出是由电源参考的，并且必须由电阻器或AVDD中心抽头变压器端接到AVDD中。每个DAC都有自己的可编程参考，以使每个通道有不同的全尺度电流。

DDS作为一个高分辨率的分频器，以REFCLK作为输入，由DAC提供输出。REFCLK输入源与所有通道通用，可以直接驱动或与集成的REFCLK乘法器（PLL）一起使用，最大可达500 MSPS。PLL乘法因子可从4到20，整数步。REFCLK输入还具有一个振荡器电路，以支持一个外部晶体作为REFCLK源。晶体必须在20 MHz到30 MHz之间。该晶体可与REFCLK倍增器结合使用。

AD9959有一个节省空间的56个铅的LFCSP包。DDS核心（AVDD和DVDD引脚）由1.8 V电源供电。数字I/O接口（SPI）工作在3.3 V，并要求将DVDD_I/O（Pin 49）连接到3.3 V。

AD9959在-40° C到+85° C的工业温度范围内运行。



图2。详细的方框图

规格

AVDD和DVDD = 1.8 V ± 5%；DVDD_I/O = 3.3 V ± 5%；T=25° C；RSET = 1.91 kΩ；外部参考时钟频率= 500 MSPS (REFCLK倍增器），除非另有说明。

表1。

参数	最小	型式	最高的	单元	测试条件/评论
参考时钟输入特性					见图34和图35
频率范围					
REFCLK乘法器绕过	1		500	兆赫	
REFCLK乘数启用	10		125	兆赫	
内部VCO输出频率范围					
VCO增益控制位设置为高[1]	255		500	兆赫	
VCO增益控制位设置为较低[1]	100		160	兆赫	
晶体REFCLK源范围	20		30	兆赫	
输入电平	200		1000	mV	每个销（测量（单端）
输入电压偏置水平		1.15		V	
输入电容		2		pF	
输入阻抗		1500		Ω	
绕过REFCLK乘数的占空比	45		55	%	
启用REFCLK倍增器的占空比	35		65	%	
CLK模式选择（引脚24)逻辑1电压	1.25		1.8	V	.81V数字输入逻辑
CLK模式选择（引脚24)逻辑0电压			0.5	V	.81V数字输入逻辑
DAC输出特性					必须被引用到AVDD中
分辨率			10	钻头	
全量程输出电流	1.25		10	mA	
增益错误	- 10		+10	%FS	
信间输出振幅匹配误差	-2.5		+2.5	%	
输出电流偏移		1	25	µA	
微分非线性		±0.5		最低效位元	
积分非线性		±1.0		最低效位元	
输出电容		3		pF	
电压符合性范围	AVDD - 0.50		AVDD + 0.50	V	
信道到信道隔离	65			dB	DAC供应捆绑在一起（见图19)
宽带SFDR					宽带SFDR的频率范围被定义为直流到奈奎斯特
1 MHz到20 MHz的模拟输出		-65		dBc	
20 MHz到60 MHz的模拟输出		-62		dBc	
60 MHz到100 MHz的模拟输出		-59		dBc	
100 MHz到150 MHz的模拟输出		-56		dBc	
150 MHz到200 MHz的模拟输出		-53		dBc	
窄频段					
1.1 MHz模拟输出（±10 kHz）		-90		dBc	
1.1 MHz模拟输出（±50 kHz）		-88		dBc	
1.1 MHz模拟输出（±250 kHz）		-86		dBc	
1.1 MHz模拟输出（±1 MHz）		-85		dBc	
15.1 MHz模拟输出（±10 kHz）		-90		dBc	
15.1 MHz模拟输出（±50 kHz）		-87		dBc	
15.1 MHz模拟输出（±250 kHz）		-85		dBc	
15.1 MHz模拟输出（±1 MHz）		-83		dBc	
40.1 MHz模拟输出（±10 kHz）		-90		dBc	
40.1 MHz模拟输出（±50 kHz）		-87		dBc	

40.1 MHz模拟输出（±250 kHz）	-84	dBc	
40.1 MHz模拟输出（±1 MHz）	-82	dBc	
75.1 MHz模拟输出（±10 kHz）	-87	dBc	

参数	最小	型式	最高的	单元	测试条件/评论
75.1 MHz模拟输出（±50 kHz）		-85		dBc	
.175 MHz模拟输出（±250 kHz）		-83		dBc	
75.1 MHz模拟输出（±1 MHz）		-82		dBc	
100.3 MHz模拟输出（±10 kHz）		-87		dBc	
100.3 MHz模拟输出（±50 kHz）		-85		dBc	
100.3 MHz模拟输出（±250 kHz）		-83		dBc	
.3100 MHz模拟输出（±1 MHz）		-81		dBc	
200.3 MHz模拟输出（±10 kHz）		-87		dBc	
200.3 MHz模拟输出（±50 kHz）		-85		dBc	
200.3 MHz模拟输出（±250 kHz）		-83		dBc	
200.3 MHz模拟输出（±1 MHz）		-81		dBc	
相位噪声特性					
15.1 MHz时的残余相位噪声（频率）					
@1 kHz偏移		- 150		dBc/Hz	
@ 10 kHz偏移		- 159		dBc/Hz	
@ 100 kHz偏移		- 165		dBc/Hz	
@ 1 MHz偏移		- 165		dBc/Hz	
40.1 MHz时的残余相位噪声（频率）					
@1 kHz偏移		- 142		dBc/Hz	
@ 10 kHz偏移		- 151		dBc/Hz	
@ 100 kHz偏移		- 160		dBc/Hz	
@ 1 MHz偏移		- 162		dBc/Hz	
75.1 MHz时的残余相位噪声（频率）					
@1 kHz偏移		- 135		dBc/Hz	
@ 10 kHz偏移		- 146		dBc/Hz	
@ 100 kHz偏移		- 154		dBc/Hz	
@ 1 MHz偏移		- 157		dBc/Hz	
100.3 MHz时的残余相位噪声（频率）					
@1 kHz偏移		- 134		dBc/Hz	
@ 10 kHz偏移		- 144		dBc/Hz	
@ 100 kHz偏移		- 152		dBc/Hz	
@ 1 MHz偏移		- 154		dBc/Hz	
15.1 MHz时的残余相位噪声（频率） 启用REFCLK乘法器5×					
@1 kHz偏移		- 139		dBc/Hz	
@ 10 kHz偏移		- 149		dBc/Hz	
@ 100 kHz偏移		- 153		dBc/Hz	
@ 1 MHz偏移		- 148		dBc/Hz	
40.1 MHz时的残余相位噪声（频率） 启用REFCLK乘法器5×					
@1 kHz偏移		- 130		dBc/Hz	
@ 10 kHz偏移		- 140		dBc/Hz	
@ 100 kHz偏移		- 145		dBc/Hz	
@ 1 MHz偏移		- 139		dBc/Hz	
75.1 MHz时剩余相位噪声（输出）启用REFCLK倍增器5×					
@1 kHz偏移		- 123		dBc/Hz	
@ 10 kHz偏移		- 134		dBc/Hz	
@ 100 kHz偏移		- 138		dBc/Hz	
@ 1 MHz偏移		- 132		dBc/Hz	

参数	最小	型式	最高的	单元	测试条件/评论
100.3MHz（频率）					
REFCLK乘数启用5×					
@1 kHz偏移		–		dBc/Hz	
@ 10 kHz偏移		120		dBc/Hz	
@ 100 kHz偏移		–		dBc/Hz	
@ 1 MHz偏移		130		dBc/Hz	
15.1 MHz时的残余相位噪声（频率）		–		dBc/Hz	
启用REFCLK乘法器20×		135		dBc/Hz	
@1 kHz偏移		–		dBc/Hz	
@ 10 kHz偏移		129		dBc/Hz	
@ 100 kHz偏移					
@ 1 MHz偏移					
40.1 MHz时的残余相位噪声（频率）		–		dBc/Hz	
启用REFCLK乘法器20×		127		dBc/Hz	
@1 kHz偏移		–		dBc/Hz	
@ 10 kHz偏移		136		dBc/Hz	
@ 100 kHz偏移		–		dBc/Hz	
@ 1 MHz偏移		139		dBc/Hz	
75.1 MHz时剩余相位噪声，启用REFCLK乘法器，20×		–		dBc/Hz	
@1 kHz偏移		138		dBc/Hz	
@ 10 kHz偏移					
@ 100 kHz偏移		–			
@ 1 MHz偏移		117		dBc/Hz	
100.3MHz（频率）		–			
REFCLK乘数启用20×		128		dBc/Hz	
@1 kHz偏移		–		dBc/Hz	
@ 10 kHz偏移		132		dBc/Hz	
@ 100 kHz偏移		–		dBc/Hz	
@ 1 MHz偏移		130		dBc/Hz	
		–			
		110		dBc/Hz	
		–			
		121		dBc/Hz	
		–			
		125		dBc/Hz	
		–			
		123		dBc/Hz	
		–			
		107		dBc/Hz	
		–			
		119		dBc/Hz	
		–			
		121		dBc/Hz	
		–			
		119		dBc/Hz	

串口定时特性					
最大频率串行时钟（SCLK）			200	兆赫	
最小SCLK脉冲宽度较低（tPWL）	1.6			ns	
最小SCLK脉冲宽度高（tPWH）	2.2			ns	
最小数据设置时间（tDS）	2.2			ns	
最小数据保持时间	0			ns	
最小CS设置时间（tPRE）	1.0			ns	
读取操作的最小数据有效时间	12			ns	
各种定时特性					
MASTER_RESET最小脉冲宽度	1				最小脉冲宽度=1同步时钟周期最小
I/O_UPDATE最小脉冲宽度	1				脉冲宽度=1同步时钟周期上升边缘
最小设置时间（I/O_UPDATE至SYNC_CLK）最小设	4.8			ns	到上升边缘
置时间（I/O_UPDATE至SYNC_CLK）最小设置时间	0			ns	上升边缘到上升边缘
（配置文件输入SYNC_CLK)最小设置时间（配置文	5.4			ns	
件输入SYNC_CLK)最小设置时间（SDIO输入	0			ns	
SYNC_CLK）最小设置时间(SDIO输入SYNC_CLK）	2.5			ns	
REF_CLK和SYNC_CLK配置文件销之间的传输时间切	0			ns	
换速率	2.25	3.5	5.5	ns	
			2	同步钟	
CMOS逻辑输入					
暴力致残	2.0			V	
邪恶的			0.8	V	
逻辑1电流		3	12	µA	
逻辑0电流		- 12		µA	
输入电容		2		pF	

参数	最小	型式	最高的	单元	测试条件/评论
CMOS逻辑输出					1 mA负载
验证摘机	2.7			V	
V奥尔			0.4	V	
电源					
总功率损耗-所有通道开启，单音模式		540	635	mW	以供应变化为主
总功率损耗-所有通道开启，带有扫描累积器		580	680	mW	以供应变化为主
总功率损耗-全断电IAVDD-所有通道开启		13		mW	
，单音模式		155	180	mA	
IAVDD-所有通道均已打开，扫描累加器，REFCLK倍增器和10位输出标量均已启用		160	185	mA	
IDVDD—所有通道均可开启，单音模式		105	125	mA	
IDVDD-所有通道均已打开，扫描累加器，REFCLK倍增器和10位输出标量均已启用		125	145	mA	
IDVDD_I/O			40	mA	IDVDD =读取
			30	mA	IDVDD =写
IAVDD断电模式		0.7		mA	
IDVDD断电模式		1.1		mA	
数据延迟（管道延迟）单音模式[2，3]					
启用了匹配延迟的DAC输出的频率、相位和振幅字	29			赛斯克尔克s	
频率Word到DAC输出与匹配的延迟被禁用	29			赛斯克尔克s	
相位偏移量Word到DAC输出与匹配的延迟被禁用	25			赛斯克尔克s	
振幅Word到DAC输出与匹配的延迟被禁用	17			赛斯克尔克s	
数据延迟（管道延迟）调制模式[3，4]					
频率Word到DAC输出	34			赛斯克尔克s	
相位偏移量Word到DAC输出	29			赛斯克尔克s	
振幅Word到DAC输出	21			赛斯克尔克s	
数据延迟（管道延迟）线性扫描模式[3，4]					
频率上升/下降增量调谐Word到DAC输出	41			赛斯克尔克s	
相位偏移上升/下降增量调谐Word到DAC输出	37			赛斯克尔克s	
振幅上升/下降增量调谐Word到DAC输出	29			赛斯克尔克s	

[1]对于160 MHz到255 MHz的VCO频率范围，不能保证运行。

[2]数据延迟被引用到I/O_UPDATE。

[3]数据延迟已修复。

[4]数据延迟被引用到配置文件更改。

绝对最高额定值

表2。

参数	评级
最大结温度	150° C
DVDD_I/O（销49）	4 V
AVDD, DVDD	2 V
数字输入电压（DVDD_I/O = 3.3 V）	-0.7V至+4 V
数字输出电流	5 mA
存储温度范围工作温度范围引线温度(10秒焊接）	-65° C至+150° C -40° C至+85° C 300° C
θJA	21° C/W
θJC	2° C/W

达到或超过绝对最大额定值下的应力可能会对产品造成永久性损坏。这仅是一个应力等级；没有本规范操作部分规定的任何其他条件下产品的功能操作。超出最大运行条件的长期运行可能会影响产品的可靠性。

ESD警告

ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharg■ without detection. Although this product features patented or proprietary protection circuitry, d■m■g■ m■y occur on devices subjected to hlgh energy ■SD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

PIN配置



注意事项

1. 包装底部暴露的外壳是一个电气连接，必须焊接到地面。
2. PIN 49为DVDD_I/O，与3.3V绑定。

05246-003

图3。引脚配置

表3。引脚功能说明

引脚No.	助记符	I/O[1]	描述
1	同步输入	I	用于同步多个AD9959设备。连接到主AD9959设备的SYNC_OUT引脚。
2	同步输出	O	用于同步多个AD9959设备。连接到从属AD9959设备的SYNC_IN引脚。
3	主重置	I	主动高重置引脚。断言MASTER_RESET引脚将强制AD9959内部寄存器进入其默认状态，如寄存器映射和位描述部分所述。
4	PWR_DWN_CTL	I	外部断电控制。
5, 7, 11, 15, 19, 21,	阿夫德	I	模拟电源插销（1.8 V）。
26, 31, 33, 37, 39	模拟接地	I	模拟接地引脚。
6, 10, 12, 16, 18, 20,	DVDD	I	数字电源销（1.8 V）。
25, 28, 32, 34, 38	数字接地	I	数字电源接地引脚。
45, 55	ch2_iout	O	真正的DAC输出。终止为AVDD。
44, 56	ch2_iout	O	补充DAC输出。终止为AVDD。
8	ch3_iout	O	真正的DAC输出。终止为AVDD。
9	ch3_iout	O	补充DAC输出。终止为AVDD。
13	DAC_RSET	I	为所有dac建立参考电流。一个1.91 kΩ电阻（标称）从针17连接到AGND。
14	REF_CLK	I	补充参考时钟/振荡器输入。当REF_CLK在单端模式下工作时，这个引脚应该用一个0.1μF的电容器分离到AVDD或AGND。
17	REF_CLK	I	参考时钟/振荡器的输入。当REF_CLK以单端模式操作时，这是输入。有关参考时钟配置，请参见操作模式部分。
22			

23			

引脚No.	助记符	I/O[1]	描述
24	clk_mode_sel	I	振荡器部分的控制销。注意：不要驱动此大头针超过1.8 V。当高（1.8 V）时，振荡器部分能够接受晶体作为REF_CLK源。当电压较低时，振荡器部分会被绕过。
27	循环滤波器	I	连接到PLL环路滤波器的外部零补偿网络。通常，该网络由一个0Ω的电阻器与一个与AVDD相连的680 pF的电容器串联组成。
29	$\overline{\text{CH0_IOUT}}$	O	补充DAC输出。终止为AVDD。
30	CH0_IOUT	O	真正的DAC输出。终止为AVDD。
35	CH1_IOUT	O	补充DAC输出。终止为AVDD。
36	CH1_IOUT	O	真正的DAC输出。终止为AVDD。
40至43	P0至P3	I	用于调制（FSK、PSK、ASK）的数据引脚，用于启动/停止扫描累加器，或用于提升/降低输出幅度。数据与SYNC_CLK（Pin 54）同步。数据输入必须满足SYNC_CLK的设置和保持时间要求。这些引脚的功能由外形引脚配置（PPC）位（FR1[14：12]）控制。
46	i/ o_update	I	上升边将数据从串行I/O端口缓冲区传输到活动寄存器。 I/O_UPDATE与SYNC_CLK（Pin 54）同步。I/O_UPDATE必须满足SYNC_CLK的设置和保持时间要求，以保证数据到DAC输出的固定管道延迟；否则，将存在±1 SYNC_CLK的管道不确定性周期。最小脉冲宽度为一个SYNC_CLK周期。
47	$\overline{\text{CS}}$	I	主动低芯片选择。允许多个设备共享一个公共I/O总线（SPI）。用于I/O操作的串行数据时钟。数据位写在SCLK的上升边，读取在SCLK的下降边。 3.3V数字式SPI端口和数字I/O电源。
48	串行时钟	I	数据大头针SDIO_0仅专用于串口I/O。
49	DVDD_I/O	I	数据引脚SDIO_ 1和数据引脚SDIO_2可用于串行I/O端口，或用于启动DAC输出振幅的上升/渐降（RU/RD）。
50	sdio_0	I/O	数据销SDIO_3可用于串行输入/输出端口，或启动DAC输出幅度的降压/降压（RU/RD）。在单位或2位模式下，SDIO_3用于SYNC_I/O。如果未使用SYNC_I/O函数，请绑定到地面或逻辑0。不要让SDIO_3在单位或2位模式下浮动。
51，52	sdio_ 1，sdio_2	I/O	
53	sdio_3	I/O	SYNC_CLK以系统时钟速率的四分之一运行；它可以被禁用。I/O_UPDATE或数据（Pin 40至Pin 43）与SYNC_CLK同步。为保证数据至DAC输出的固定管道延迟，I/O_UPDATE或数据（针40至针43)必须满足SYNC_CLK上升边的设置和保持时间要求，否则会出现±1 SYNC_CLK不确定期。
54	sync_clk	O	

[1]I=输入，O=输出。

典型的性能特征



图4。宽带SFDR，fOUT = 1.1 MHz，fCLK = 500 MSPS



图5。宽带SFDR，fOUT = 40.1 MHz，fCLK = 500 MSPS



图6。宽带SFDR，fOUT = 100.3 MHz，fCLK = 500 MSPS



图7。宽带SFDR，fOUT = 15.1 MHz，fCLK = 500 MSPS



图8。宽带SFDR，fOUT = 75.1 MHz，fCLK = 500 MSPS



图9。宽带SFDR，fOUT = 200.3 MHz，fCLK = 500 MSPS



图10。NBSFDR，±1 MHz，fOUT = 1.1 MHz，fCLK = 500 MSPS



图11。NBSFDR，±1 MHz，fOUT = 40.1 MHz，fCLK = 500 MSPS



图12。NBSFDR，±1 MHz，fOUT = 100.3 MHz，fCLK = 500 MSPS



图13。NBSFDR，±1 MHz，fOUT = 15.1 MHz，fCLK = 500 MSPS



图14。NBSFDR，±1 MHz，fOUT = 75.1 MHz，fCLK = 500 MSPS



图15。NBSFDR，±1 MHz，输出= 200。3MHz，fCLK = 500 MSPS



图16。= 15.1 MHz、40.1 MHz、75.1 MHz、100.3 MHz的残余相位噪声（SSB）；绕过REFCLK乘器的fCLK = 500 MHz



图17。残余相位噪声（SSB），带fOUT = 15.1 MHz、40.1 MHz、75.1 MHz、100.3 MHz；fCLK = 500 MHz，带REFCLK倍增器=5×



图18。残余相位噪声（SSB），带光纤= 15.1 MHz、40.1 MHz、75.1MHz、100.3MHz；fCLK = 500 MHz，带REFCLK倍增器=20×



图19。500 MSPS操作时的信道隔离；条件为固定在110.3 MHz的感兴趣的信道，其他信道为频率扫描



图20。功率耗散vs。参考时钟频率vs。电源开/关通道(s)



图21。平均通道SFDR vs。fOUT

应用电路



图22。在FMCW或脉冲雷达应用中，使用来自DDS的精确频率/相位控制的相位阵列雷达；DDS提供连续波或频率扫描



图23。单宽带抑制载波上转换



图24。DDS在PLL锁定参考产品分布与精细频率和延迟调整调整



图25。使用AD9510作为参考andSYNC_CLK的时钟分发器来同步多个设备以增加信道容量



图26。DDS为声光可调滤波器提供刺激



图27。带有占空比控制的敏捷时钟源使用DDS中的相位偏移值将直流电压更改为比较器



图28。使用AD9512/AD9513/AD9514/AD9515系列时钟分配芯片的时钟生成电路

等效的输入和输出电路



图29。CMOS数字输入



图30。DAC输出



图31。REF_CLK/REF_CLK输入

操作理论

DDS核心

AD9959有四个DDS核，每个核由一个32位的相位累加器和相位-振幅转换器组成。当相位累加器被时钟且相位增量值（频率调谐字）大于0时，这些数字块一起产生一个数字正弦波。相位-振幅转换器通过cos(θ)操作同时将相位信息转换为振幅信息。

每个DDS通道的输出频率（fOUT）是每个相位蓄能器的翻转率的函数。具体关系如下式示：

$$\frac{(FTW)(f_S)}{2^{32}}$$

在哪里

fS是系统的时钟速率。

FTW是频率调音字，是0≤FTW≤2^{31}.

2^{32}表示相位蓄能器的容量。

因为所有四个通道都共享一个共同的系统时钟，所以它们本质上是同步的。

DDS核心架构还支持相位偏移输出信号的能力，这是由信道相位偏移字（CPOW）来执行的。CPOW是一个存储相位偏移量值的14位寄存器。该值被添加到相位累加器的输出中，以偏移输出信号的当前相位。每个通道都有自己的相位偏移字寄存器。此特性可用于将所有通道置于彼此之间的已知相位关系中。相位偏移的精确值如下式示：

$$\Phi = \left(\frac{POW}{2^{14}}\right) \times 360°$$

数模转换器

AD9959包含了4个10位电流输出dac。DAC将数字代码（振幅）转换为离散的模拟量。DAC电流输出可以被建模为具有高输出阻抗（通常为100 kΩ）的电流源。与许多dac不同，这些电流输出需要通过电阻器或中心抽头变压器终止到AVDD中，以获得预期的电流流量。

每个DAC都有互补的输出，提供一个组合的全规模的输出电流（IOUT + I出).输出总是汇聚电流，它们的和等于任何时间点的全尺度电流。全尺度电流通过外部电阻器（RSET）和操作模式部分中讨论的可伸缩的DAC电流控制位来控制。电阻器RSET连接在DAC_RSET引脚和模拟接地（AGND）之间。全尺度电流与电阻值成反比，如下：

$$R_{SET} = \frac{18.91}{I_{OUT}\ (\max)}$$

组合DAC输出的最大全刻度输出电流为15 mA，但将输出限制在10 mA可提供最佳的无杂散动态范围（SFDR）性能。DAC输出电压符合性范围为AVDD + 0.5 V至AVDD-0.5 V。超过这个范围的电压可能会导致过度的谐波失真。应适当注意负载终端，使输出电压保持在其符合性范围内。超过这个范围可能会影响DAC输出电路的老化。



图32。典型的DAC输出终端配置

操作方式

AD9959可以同时执行许多模式的组合（例如，单音调、调制、线性扫描）。然而，有些模式需要多个数据引脚，这可能会造成限制。以下的指导方针可以帮助确定AD9959是否可以同时执行一个特定的模式组合。

信道约束准则

单音模式、两级调制模式和线性扫描模式可以在任何通道和任何组合上同时启用。

任何组合中的任何一个或两个信道都可以执行四级调制。其余的频道可以处于单音模式。

任何信道都可以执行八级调制。剩下的三个频道可以处于单音模式。

任何信道都可以执行16级的直接调制。剩下的三个频道可以处于单音模式。

RU/RD功能可在单音模式下在所有四个通道上使用。有关RU/RD功能，请参见输出振幅控制模式部分。

当轮廓P2和轮廓P3用于RU/RD时，任意两个通道可以使用RU/RD进行两级调制，或者任意两个通道可以使用RU/RD进行线性频率或相位扫描。另外两个频道都可以是单音模式。

当配置文件销P3用于RU/RD时，任何通道都可以用于具有RU/RD的八级调制。其他三个频道都可以是单音模式。

当SDIO_ 1、SDIO_2和SDIO_3引脚用于RU/RD时，任何一个或两个通道、任何三个通道或所有四个通道都可以使用RU/RD进行二级调制。任何不处于两级调制状态的通道都可以处于单音模式。

当SDIO_ 1、SDIO_2和SDIO_3引脚用于RU/RD时，任何一个或两个通道都可以使用RU/RD进行四级调制。任何非四级调制的信道都可以处于单音模式。

当SDIO_ 1、SDIO_2和SDIO_3引脚用于RU/RD时，任何信道都可以使用RU/RD执行16级调制。其他三个频道都可以是单音模式。

振幅调制、线性振幅扫描模式和RU/RD函数不能同时工作，但频率调制和相位调制可以作为RU/RD函数同时工作。

电源

AVDD和DVDD电源引脚为DDS核心和支持的模拟电路提供电力。这些引脚连接到一个1V的标称电源。.8

DVDD_I/O引脚连接到一个3.3 V的额定电源。除CLK_MODE_SEL输入外，所有数字输入都为3.3 V逻辑。CLK_MODE_SEL（引脚24）是一个模拟输入，应由1.8 V逻辑操作。

单音模式

单音模式是主复位信号后的默认操作模式。在此模式下，所有四个DDS通道共享频率调谐字（寄存器0x04)和相位偏移字（寄存器0x05)的公共地址位置。信道启用位与这些共享地址结合提供。作为结果，频率调谐字和/或相位偏移字可以在通道之间独立地编程（参见下面的步骤1到步骤5）。通道启用位不需要I/O更新来启用或禁用通道。

有关通道选择寄存器（CSR，寄存器0x00）中的通道启用位的描述，请参见寄存器映射和位描述部分。在写入CSR数据字节后，将立即启用或禁用通道启用位。

如果需要，地址共享允许同时写入通道。默认状态启用所有通道启用位。因此，频率调谐字和/或相位偏移字对所有通道都是通用的，但仅通过串行I/O端口只写入一次。

以下步骤提供了一种基本协议，以使用该信道使能位为每个信道编程不同的频率调谐字和/或相位偏移字。

1. 打开DUT并发出主复置。主复位将部件置于单音模式和单位模式，用于串行编程操作（参见串行输入/输出模式的操作部分）。频率调优词和相位偏移词在此时默认为0。
2. 仅启用一个信道启用位（寄存器0x00)，并禁用其他信道启用位。
3. 使用串行I/O端口，对已启用通道的所需的频率调整字（寄存器0x04)和/或相位偏移字（寄存器0x05)进行编程。
4. 对每个通道重复步骤2和步骤3。
5. 发送一个I/O更新信号。I/O更新后，所有通道应输出其编程频率
   和/或相位偏移值。

单音模式-匹配的管道延迟

在单音模式下，AD9959为所有频率、相位和振幅变化的DAC输入提供匹配的管道延迟。这避免了必须处理此类应用程序的三个输入端口之间的不同管道延迟。通过断言在通道函数寄存器（CFR，寄存器0x03）中找到的匹配的管道延迟活动位来启用该特性。此功能仅可在单音模式下使用。

参考时钟模式

AD9959支持多种参考时钟配置来生成内部系统时钟。作为直接用高频时钟源时钟部件的替代方法，系统时钟可以使用内部的、基于PLL的参考时钟乘法器生成。芯片上的振荡器电路也可用于通过连接晶体到时钟输入引脚来提供低频参考信号。启用这些功能允许部件使用低频时钟源运行，并且仍然为DDS和DAC提供高更新率。然而，使用时钟乘法器会改变输出的相位噪声特性。为了获得最佳的相位噪声性能，需要一个干净、稳定的高转速时钟（见图17和图18）。

启用PLL允许将参考时钟频率从4×增加到20×，以整数步。PLL的乘法器值用一个5位的乘法器值来表示。这些位位于函数寄存器1（FR1，寄存器0x01），位[22：18]（请参见“寄存器映射和位描述”部分）中。

当FR1[22：18]编程的值从4到20（十进制）时，将启用时钟倍增器。寄存器中的整数值表示乘法因子。启用时钟倍增器的系统时钟速率等于参考时钟速率乘以倍增因子。如果FR1[22：18]的编程小于4或大于20，则禁用时钟倍增器，乘法因子有效为1。

当启用PLL时钟乘法器或更改乘法值时，应该允许时间锁定PLL（通常为1 ms）。

请注意，PLL的输出频率被限制在100 MHz到500 MHz的频率范围内。但是，必须适当地使用一个VCO增益控制位。VCO增益控制位定义了频率输出的两个范围（低/高）。VCO增益控制位默认值较低（详细信息见表1）。

PLL中的充电泵电流默认为75μA。这种设置通常会产生最好的相位噪声特征。增加电荷泵电流可能会降低相位噪声，但它会减少锁闭时间，改变回路带宽。

通过驱动CLK_MODE_SEL（Pin 24）到逻辑高（1.8 V逻辑）来实现芯片上振荡器的晶体操作。如果启用了芯片上的振荡器，_将外部晶体连接到REF_CLK和REF_CLK输入端，产生一个低频参考时钟。晶体的频率必须在20MHz到30 MHz的范围内。

表4总结了时钟的操作模式。详见表1。

参考时钟输入电路

参考时钟输入电路具有两种由针24（CLK_MODE_SEL）逻辑状态控制的操作模式。第一种模式（逻辑低）配置为输入缓冲区。在这种模式下，由于内部直流偏置，参考时钟必须与输入进行交流耦合。此模式支持差分配置或单端配置。如果选择了单端模式，互补的参考时钟输入（Pin 22）应该通过一个0.1μF的电容器解耦到AVDD或AGND。图33到图35演示了AD9959的典型参考时钟配置。



图33。来自单端源的差分耦合

参考时钟输入也可以支持一个LVPECL或PECL驱动程序作为参考时钟源。



图34。差速器时钟源连接

第二种操作模式（Pin 24 =逻辑高= 1.8 V）为晶体操作提供了一个内部振荡器。在这种模式下，两个时钟输入通过晶体导联直流耦合并被绕过。所支持的晶体频率的范围是从20 MHz到30 MHz。图35显示了使用晶体的配置。

表4。时钟配置

CLK_MODE_SEL，引脚24	FR1[22：18] PLL分隔比=M	晶体振荡器启用	系统时钟（fSYSCLK）	Min/Max Freq.范围（MHz）
高= 1.8 V逻辑	4 ≤ M ≤ 20	是	fSYSCLK = fOSC × M	100 < fSYSCLK < 500
高= 1.8 V逻辑	M < 4 or M > 20	是	fSYSCLK = fOSC	20 < fSYSCLK < 30
低	4 ≤ M ≤ 20	不	fSYSCLK = fREFCLK × M	100 < fSYSCLK < 500
低	M < 4 or M > 20	不	fSYSCLK = fREFCLK	0 < fSYSCLK < 500



图35. 晶体输入配置

可伸缩的DAC参考电流控制模式

RSET是所有四个dac共同的。因此，在默认情况下，全尺度电流是相等的。可伸缩的DAC参考可用于设置每个DAC相互独立的全尺度电流。这是通过使用寄存器位CFR [9：8]来完成的。表5显示了每个DAC如何可以单独缩放为独立的信道控制。这种缩放提供了二进制衰减。

表5。全尺寸电流控制

cfr[9：8]	LSB当前状态
11	全尺寸
01	半标度
10	四分之一规模
00	第八级

断电功能

AD9959支持一个外部控制的降电功能和在以前的模拟设备DDS产品中发现的更常见的软件可编程降电位。

软件控制断电允许输入时钟电路、DAC和数字逻辑（对于每个单独的通道）通过唯一的控制位（CFR[7：6]）单独断电。当外部控制的断电销（PWR_DWN_CTL）过高时，这些位元不处于活动状态。当输入引脚PWR_DWN_CTL较高时，AD9959进入基于FR1[6]位的断电模式。当PWR_DWN_CTL输入引脚过低时，外部断电控制将处于非活动状态。

当FR1 [6] = 0和PWR_DWN_CTL输入引脚过高时，AD9959将进入快速恢复下电模式。在这种模式下，数字逻辑和DAC数字逻辑被断电。DAC偏置电路、PLL、振荡器和时钟输入电路没有断电。

当FR1 [6] = 1和PWR_DWN_CTL输入引脚过高时，AD9959进入全断电模式。在此模式下，所有功能都被关闭。这包括DAC和PLL，它们需要大量的时间来启动电源。当绕过PLL时，将关闭PLL以节约电源。

当PWR_DWN_CTL输入引脚过高时，单个断电位（CFR[7：6]和FR1 [7]）无效（没关系）且未使用。当PWR_DWN_CTL输入引脚较低时，单个断电位控制断电操作模式。

注意，断电信号都设计为逻辑1表示低功率模式，逻辑0表示通电模式。

调制方式

AD9959可以对频率、相位或振幅进行2/4/8/16级调制。调制是通过将数据应用到轮廓销上来实现的。每个通道都可以单独编程，但同时调制多个通道的能力受到有限的轮廓针数量的限制。例如，16级调制使用了所有四个轮廓引脚，这抑制了三个通道的调制。

此外，AD9959还能够在调制（仅限FSK，PSK）序列之前、期间或之后提高或降低输出振幅。这是通过使用10位输出标量来执行的。如果需要RU/RD功能，则可以通过配置未使用的配置文件引脚或未使用的SDIO_ 1/SDIO_2/SDIO_3引脚来启动操作。有关RU/RD特性的更多细节，请参见输出振幅控制模式部分。

在调制模式下，每个信道都有自己的控制位集来确定调制的类型（频率、相位或振幅）。每个通道有16个轮廓（通道字）寄存器。寄存器0x0A到寄存器0x18是用于调制频率、相位或振幅的轮廓寄存器。寄存器0x04、寄存器0x05和寄存器0x06分别是频率、相位和振幅的专用寄存器。这些寄存器包含第一个频率、相位偏移量和振幅字。

调频具有32位分辨率，相位调制为14位，振幅为10位。当调制相位或振幅时，字值必须在轮廓（通道字）寄存器中进行MSB对齐，并且未使用的位是不关心位。

在调制模式下，编程设置振幅频率相位（AFP）选择位（CFR[23：22]）和调制电平位（FR1[9：8]），以配置调制类型和电平（见表6和表7）。请注意，在直接调制模式下，线性扫描启用位必须设置为逻辑0。

表6。调制类型配置

AFP选择（cfr[23：22]）	线性扫描启用（CFR[14]）	描述
00	X	禁用调制
01	0	振幅调制
10	0	调频
11	0	相位调制

表7。调制级别选择

调制电平（FR1[9：8]）	描述
00	两级调制四级调制八级调制16级调制
01	
10	
11	

调制时，可根据控制功能的引脚限制RU/RD功能。SDIO_x引脚仅用于RU/RD，而不用于调制。

表8。RU/RD配置文件销分配

匝道（RU/RD）（FR1[11：10]）	描述
00	RU/RD禁用
01	只有轮廓P2和P3可用于RU/RD操作 只有配置文件销P3可用于RU/RD操作
10	只有SDIO_ 1、SDIO_2和SDIO_3引脚可用于RU/RD操作；这将迫
11	使串行I/O仅在1位模式下使用

如果配置文件引脚用于RU/RD，逻辑0用于提升，逻辑1用于斜坡。

由于可用通道的数量和有限的数据引脚，因此需要将轮廓引脚和/或SDIO_ 1、SDIO_2和SDIO_3引脚分配给专用通道。这由配置（PPC）位（FR1（14：12））控制。以下每个调制描述都包含了数据引脚分配。

二级调制—无RU/RD

调制电平位（FR1[9：8]）设置为00（两个电平）。AFP选择位（CFR[23：22]）被设置为所需的调制类型。RU/RD位（FR1[11：10]）和线性扫描启用位（CFR[14]）将被禁用。表9显示了如何分配轮廓引脚和通道。

如表9所示，只有配置文件销P0可以用于调制通道0。如果选择调频，并且配置销P0为逻辑0，则选择信道频率调谐Word 0（寄存器0x04)；如果配置销P0为逻辑1，则选择信道Word 1（寄存器0x0A)。

四级调制—无RU/RD

调制电平位被设置为01（四电平）。AFP选择位（CFR[23：22]）被设置为所需的调制类型。RU/RD位（FR1[11：10]）和线性扫描启用位（CFR[14]）将被禁用。请注意，由于缺少轮廓引脚，未使用的其他两个通道的AFP选择位应该设置为00。表10显示了如何将轮廓引脚和通道相互分配。

对于表10中的条件，选择的配置文件（通道字）寄存器基于显示在配置文件Pins[P0：P1]或配置文件Pins [P2：P3]中的2位值。

例如，如果PPC = 010、[P0：P1] = 11和[P2：P3] = 01，则0的Word 3寄存器的内容呈现给0的输出，3的Word 1寄存器的内容呈现给3的输出。

表9。配置文件引脚通道分配

配置文件销配置（PPC）（FR1[14：12]）	P0	P1	P2	P3	描述
X级片或内容	CH0	第1章	第2章	第3章	两级调制，所有通道，无RU/RD

表10。配置文件销和通道分配

配置文件销配置（PPC）（FR1[14：12]）	P0	P1	P2	P3	描述
000	CH0	CH0	第1章	第1章	对CH0和CH1进行四级调制，无RU/RD
001	CH0	CH0	第2章	第2章	对CH0和甲烯的四级调制，无RU/RD
010	CH0	CH0	第3章	第3章	对CH0和甲基的四级调制，无RU/RD
011	第1章	第1章	第2章	第2章	对CH1和甲烯的四级调制，无RU/RD
100	第1章	第1章	第3章	第3章	对CH1和甲基的四级调制，无RU/RD
101	第2章	第2章	第3章	第3章	在甲烯和甲基上的四级调制，无RU/RD

八级调制—无RU/RD

调制电平位（FR1[9：8]）设置为10（8电平）。AFP选择位（CFR[23：22]）被设置为非零值。RU/RD位（FR1[11：10]）和线性扫描启用位（CFR[14]）将被禁用。请注意，未使用的三个通道中的AFP选择位必须设置为00。表11显示了轮廓线引脚和通道的分配。

对于表11中的条件，信道字寄存器的选择基于配置的3位值[P0：P2]。例如，如果PPC = X10和[P0：P2] = 111，则通道2的通道Word 7寄存器的内容呈现给通道2的输出。

16级调制—无RU/RD

调制电平位（FR1[9：8]）设置为11（16电平）。AFP选择位（CFR[23：22]）被设置为所需的调制类型。RU/RD位（FR1[11：10]）和线性扫描启用位（CFR[14]）将被禁用。未使用的三个通道中的AFP选择位必须设置为00。表12显示了如何分配轮廓引脚和通道。

对于表12中的条件，所选择的配置文件寄存器是基于呈现给配置文件引脚的4位值[P0：P3]。例如，如果PPC = X11和[P0：P3] = 1110，则通道3的通道Word 14寄存器的内容呈现给通道3的输出。

使用RU/RD的外形销进行两级调制

当RU/RD位= 01时，配置PIP2和配置PP3可用于RU/RD。请注意，在此模式下，只有2的调制级别可用。可用的pin分配见表13。

使用RU/RD配置文件销的八级调制

当RU/RD位= 10时，配置文件销P3可用于RU/RD。请注意，在此模式中，只有8的调制水平可用。可用的pin分配见表14。

表11。八级调制的配置销和通道分配（无RU/RD）

配置文件引脚配置。（PPC）（fr1[14：12]）	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	X	在CH0上的八级调制，无RU/RD
X01	第1章	第1章	第1章	X	在CH1上的八级调制，无RU/RD
X10	第2章	第2章	第2章	X	在甲烯上的八级调制，无RU/RD
X11	第3章	第3章	第3章	X	在甲基上的八级调制，无RU/RD

表12。16级调制的配置销和通道分配（无RU/RD）

配置文件引脚配置。（PPC）（fr1[14：12]）	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	CH0	对CH0的16级调制，无RU/RD
X01	第1章	第1章	第1章	第1章	在CH1上的16级调制，无RU/RD
X10	第2章	第2章	第2章	第2章	在甲烯上的16级调制，无RU/RD
X11	第3章	第3章	第3章	第3章	在甲基上的16级调制，无RU/RD

表13。两级调节的配置销和通道分配（启用RU/RD）

配置文件引脚配置。（PPC）（fr1[14：12]）	P0	P1	P2	P3	描述
000	CH0	第1章	CH0 RU/RD	CH1 RU/RD	用RU/RD对CH0和CH1的两级调制
001	CH0	第2章	CH0 RU/RD	年月日	用RU/RD对CH0和甲烯的两级调制
010	CH0	第3章	CH0 RU/RD	每秒3小时	用RU/RD对CH0和甲基的两级调制
011	第1章	第2章	CH1 RU/RD	年月日	用RU/RD对CH1和甲烯的两级调制
100	第1章	第3章	CH1 RU/RD	每秒3小时	用RU/RD对CH1和甲基的两级调制
101	第2章	第3章	年月日	每秒3小时	用RU/RD对甲烯和甲基的两级调制

表14。八级调制的配置销和通道分配（启用RU/RD）

配置文件引脚配置。（PPC）（fr1[14：12]）	P0	P1	P2	P3	描述
X00	CH0	CH0	CH0	CH0 RU/RD	基于RU/RD对CH0的八级调制
X01	第1章	第1章	第1章	CH1 RU/RD	基于RU/RD对CH1的八级调制
X10	第2章	第2章	第2章	年月日	带有RU/RD的甲烯上的八级调制
X11	第3章	第3章	第3章	每秒3小时	带有RU/RD的甲基上的八级调制

调制使用SDIO x销为RU/RD _

对于RU/RD位= 11，SDIO_ 1、SDIO_2和SDIO_3引脚可用于RU/RD。在这种模式下，调制级别分别为2、4和16。请注意，串行I/O端口只能在1位串行模式中使用。

使用SDIO销进行RU/RD的两级调制

表15。两级调制中的配置销和通道分配（启用RU/RD）

配置文件引脚配置。(PPC) (FR1[14:12])	P0	P1	P2	P3
X级片或内容	CH0	第1章	第2章	第3章

对于表15中的配置，每个配置引脚专用于特定的通道。在这种情况下，SDIO_x引脚可用于RU/RD功能，如表16所示。

使用SDIO引脚对RU/RD进行四级调制

对于RU/RD位=11（SDIO_1和SDIO_2引脚可用于RU/RD），调制电平设置为4。引脚分配见表17，包括SDIO_x引脚分配。

对于表17所示的配置，根据配置销P1：P2或P3：P4显示的2位值选择配置（通道字）寄存器。

例如，如果PPC = 011、[P0：P1] = 11和[P2：P3] = 01，则将通道1的信道Word 3寄存器的内容呈现给通道1的输出，而通道2的信道Word 1寄存器的内容呈现给通道2的输出。SDIO_ 1和SDIO_2提供RU/RD函数。

使用SDIO销对RU/RD进行16级调制

RU/RD位=11（SDIO_1引脚可用于RU/RD)，并且电平设置为16。请参见图中所示的引脚分配
表18。

对于表18所示的配置，配置文件（通道字）寄存器是基于呈现给配置文件销的4位值来选择的[P0：P3]。例如，如果PPC = X10和[P0：P3] = 1101，则信道2的信道Word 13寄存器的内容将呈现给信道2的输出。SDIO_ 1引脚提供了RU/RD函数。

表16。RU/RD操作的通道和SDIO_ 1/SDIO_2/SDIO_3销分配

sdio_ 1	sdio_2	sdio_3	描述
0	0	0	触发CH0的提升功能
0	0	1	触发CH0的斜坡下降功能
0	1	0	触发CH1的提升功能
0	1	1	触发CH1的斜坡下降功能
1	0	0	触发甲烯的提升功能
1	0	1	触发甲烯的斜坡下降功能
1	1	0	触发甲基的提升功能
1	1	1	触发甲基的斜坡下降功能

表17。通道和配置文件销分配，包括RU/RD操作的SDIO_ 1/SDIO_2/SDIO_3销分配

配置文件销配置（PPC）（FR1[14：12]）	P0	P1	P2	P3	sdio_ 1	sdio_2	sdio_3
000	CH0	CH0	第1章	第1章	CH0 RU/RD	CH1 RU/RD	N/A
001	CH0	CH0	第2章	第2章	CH0 RU/RD	年月日	N/A
010	CH0	CH0	第3章	第3章	CH0 RU/RD	每秒3小时	N/A
011	第1章	第1章	第2章	第2章	CH1 RU/RD	年月日	N/A
100	第1章	第1章	第3章	第3章	CH1 RU/RD	每秒3小时	N/A
101	第2章	第2章	第3章	第3章	年月日	每秒3小时	N/A

表18。通道和轮廓销分配，包括RU/RD操作的SDIO_ 1销分配

配置文件销配置（PPC）（FR1[14：12]）	P0	P1	P2	P3	sdio_ 1	sdio_2	sdio_3
X00	CH0	CH0	CH0	CH0	CH0 RU/RD	N/A	N/A
X01	第1章	第1章	第1章	第1章	CH1 RU/RD	N/A	N/A
X10	第2章	第2章	第2章	第2章	年月日	N/A	N/A
X11	第3章	第3章	第3章	第3章	每秒3小时	N/A	N/A

线性扫描模式

线性扫描模式使用户能够从起点（S0）到终点（E0）的扫描频率、相位或振幅。线性扫描模式的目的是为了比直接调制提供更好的带宽控制，通过用s0和e0之间更渐进的、用户定义的变化来取代更大的瞬时变化。

在线性扫描模式下，S0被加载到信道Word 0寄存器中（S0由三个寄存器中的一个表示：寄存器0x04，寄存器0x05，或寄存器0x06，取决于扫描的类型），而E0总是被加载到信道Word 1中（寄存器0x0A）。如果E0配置为扫频扫描，则分辨率为32位，相位扫描为14位，振幅扫描为10位。当扫描相位或振幅时，字值必须在通道word 1寄存器中进行MSB对齐。未使用的比特是不在乎比特。轮廓针用于触发和控制频率、相位和振幅的线性扫描的方向。所有的信道都可以单独编程，以进行线性扫描。在线性扫描模式下，配置文件销P0专用于通道0。配置文件销P1专用于通道1，等等。

AD9959能够在线性扫描前后提高或降低输出幅度（RU/RD）（使用10位输出标量）。如果需要RU/RD功能，则可以为RU/RD操作配置未使用的配置文件引脚或未使用的SDIO_1/SDIO_2/SDIO_3引脚。

为了为特定信道启用线性扫描模式，将编程为AFP选择位（CFR[23：22]）、调制电平位（FR1[9：8]）和线性扫描启用位（CFR[14]）。

AFP选择位决定了要执行的线性扫描的类型。特定信道的调制电平位必须设置为00（双角）（见表19和表20）

表19。要进行扫描的线性扫描参数

AFP选择（cfr[23：22]）	线性扫描启用（CFR[14]）	描述
00	1	N/A
01	1	振幅扫描
10	1	频率扫描
11	1	相位扫描

表20。调制级别分配

调制电平（FR1[9：8]）	描述
00（在线性扫描中为必需）	两级调制四级调制八级调制16级调制
01	
10	
11	

设置线性扫描的斜率

线性扫描的斜率由S0和E0之间的中间步长（增量调谐字）和每一步所花费的时间（扫描斜坡率字）设定。增量调音字的分辨率为频率为32位，相位为14位，振幅为10位。增量斜坡速率字的分辨率为8位。

在线性扫描中，为每个信道分配一个上升的增量字（RDW，寄存器0x08）和一个上升的扫描斜坡率字（RSRR，寄存器0x07）。这些设置适用于向上扫描到E0时。当向下扫描到S0时，下降增量字（FDW，寄存器0x09）和下降扫描斜坡率（FSRR，寄存器0x07）适用。图36显示了使用轮廓针的线性扫描。注意，线性扫描无停留位被禁用；否则，扫描累加器在达到E0时返回到0。



图36。线性扫描参数

对于s0和e0之间的分段或非线性转换，可以在转换过程中对增量调谐词和斜坡速率词进行重新编程，以产生所需的响应。

计算增量频率、相位或振幅的RDW或FDW步长的公式如下：

$$\Delta f = \left(\frac{RDW}{2^{32}}\right) \times SYSCLK \text{ (Hz)}$$

$$\Delta \Phi = \left(\frac{RDW}{2^{14}}\right) \times 360^\circ$$

$$\Delta a = \left(\frac{RDW}{2^{10}}\right) \times 1024 \text{ (DAC full-scale current)}$$

从RSRR或FSRR计算增量时间的公式为t =（RSRR）1/SYNC _ CLK×

在500 MSPS操作（SYNC_CLK = 125 MHz）时，步长之间的最大时间间隔为1/125 MHz×256 = 2.048 μs。最小时间间隔为（1/125 MHz）×1 = 8.0 ns。

扫描斜坡速率块（定时器）由一个可加载的8位向下计数器组成，它从加载值连续倒数到1。当斜坡速率计时器等于1时，加载适当的斜坡速率值，计数器再次开始计数到1。

只要启用了计时器，这个加载和倒计时操作就会持续下去。但是，计数可以在达到1之前通过以下两种方法之一重新加载：

- 方法1是改变轮廓引脚。当配置文件引脚从逻辑0变化到逻辑1，上升的扫描斜坡率（RSRR）寄存器值被加载到斜坡率计时器中，然后该计时器继续正常计数。当轮廓引脚从逻辑1变为逻辑0时，下降的扫描斜坡速率（FSRR）寄存器值将加载到斜坡速率计时器中，然后该计时器继续正常计数。
- 方法2是设置CFR[14]位，并发出I/O更新。如果启用了扫描并设置了CFR[14]，则斜坡率计时器将加载由轮廓引脚确定的值。如果纵档销高，斜坡速率计时器加载RSRR；如果轮廓销低，斜坡速率计时器加载FSRR。

频率线性扫描示例： AFP位= 10

在下面的示例中，包括调制电平位（FR1[9：8]）= 00、线性扫描启用位（CFR[14]）= 1和线性扫描无驻留位（CFR[15]）= 0。

在线性扫描模式下，当轮廓引脚从低到高时，RDW应用于扫描累加器的输入，RSRR寄存器加载到扫描速率计时器中。

RDW以由上升的扫描斜坡速率（RSRR）位给出的速率累积，直到输出等于CW1寄存器值。然后扫描完成，输出保持频率恒定不变。

当轮廓引脚从高转换到低时，FDW被应用于扫描累加器的输入，并且FSRR位被加载到扫描速率计时器中。

FDW以下降的扫描斜坡速率（FSRR）给出的速率累积，直到输出等于CFTW0寄存器（寄存器0x04)值。然后扫描完成，输出保持频率恒定不变。

线性扫描方框图见图37。图39描述了一个禁用无停留模式的频率扫描。在此模式下，输出遵循轮廓引脚的状态。相位或振幅扫描也以相同的方式工作。

线性扫描无停留模式

如果设置了线性扫描无停留位（CFR[15]），则以与停留线性扫描模式相同的方式开始上升扫描；即，在检测到轮廓输入引脚上的逻辑1时，启动上升扫描动作。在上升增量字设置的分辨率下，单词以上升扫描斜坡率设定的速率继续扫描，直到达到终端值。在达到终端值时，输出立即返回到起始点，并一直保持，直到在轮廓引脚上检测到逻辑1。

图38显示了无停留模式的一个示例。标记为A的点表示在轮廓引脚上检测到上升边的位置，标记为B的点表示AD9959已经确定输出已达到e0并恢复到S0的位置。在此模式下，下降扫描斜坡率位（LSRR[15：8]）和下降增量字位（FDW[31：0]）未使用。



图37。线性扫描方框图（频率扫描）



线性扫描模式启用无停留位设置

图38。线性扫描模式（无启用）



在点a：加载上升斜坡速率寄存器，应用RDW<31：0>
在点b：负载下降斜坡速率寄存器，应用FDW<31：0>

图39。线性扫描模式（禁止停用）

扫相蓄能器清除功能

AD9959允许两种不同的清除功能。第一个是扫描逻辑和相位累加器（清除和保持）的连续调零。第二种是清晰、释放或自动调零功能。CFR[4]是自动清除扫频累加器位，CFR[2]是自动清除相位累加器位。连续清除位位于CFR中，其中CFR[3]清除扫描蓄能器，CFR[1]清除相位蓄能器。

连续清除位

连续清除位是静态控制信号，当激活高时，在位激活时将各自的累加器保持在0。当钻头变低时，允许相应的蓄能器工作。

清除和释放位

自动清除扫描累加器位，当设置时，在I/O更新或更改轮廓输入引脚时清除并释放扫描累加器。自动清除相位累加器位，在设置时，在I/O更新或配置文件引脚的更改时清除并释放相位累加器。在每次后续的I/O更新或更改配置文件大头针时，都会重复自动清除功能，直到通过串口重置清除和释放位元为止。

输出幅度控制方式

10位比例因子（乘法器）控制来自DAC的开关排放的上升和下降（RU/RD）时间。在数字数据的突发传输中，它减少了数据突发的不利频谱影响。可以通过清除振幅乘法器启用位（ACR[12] = 0）来绕过乘法器。

支持自动和手动的RU/RD模式。自动模式以ACR（寄存器0x06)确定的速率生成一个全尺度(10位）的线性斜坡。斜坡的开始和方向可以通过轮廓引脚或SDIO_ 1/SDIO_2/SDIO_3引脚来控制。

手动模式允许用户通过手动写入ACR（寄存器0x06)中的幅值比例因子值来直接控制输出幅度。通过设置ACR [12] = 1和ACR [11] = 0来启用手动模式。

自动RU/RD模式操作

当同时设置ACR [12]和ACR [11]时，自动RU/RD模式处于激活状态。当启用自动RU/RD时，比例因子将在内部生成并应用于乘法器输入端口，用于缩放输出。比例因子是一个10位计数器的输出，该计数器以由8位输出斜坡速率寄存器设置的速率递增/递减。如果外部销高，比例因子增加，如果销低，比例因子减少。nall间生成的比例因子步长由ACR控制[15：14]。表21描述了每个ACR内部生成的比例因子的增量/递减步长[15：14]。

表21。增减变动步长分配

增量/减少步长（ACR）	尺寸
00	1
01	2
10	4
11	8

该模式的一个特殊特点是，允许的最大输出振幅受到振幅值比例因子（ACR [9：0]）内容的限制。这允许用户斜坡转到一个小于完整范围的值。

斜率计时器

斜坡速率计时器是一个可加载的向下计数器，它产生时钟信号到产生内部比例因子的10位计数器。每次计数器达到1（十进制）时，斜坡速率计时器将加载LSRR的值（寄存器0x07)。只要计时器被启用，这个加载和倒计时操作就会持续下去，除非计时器在达到计数为1之前被强制加载。

如果设置了I/O_UPDATE位（ACR [10]）的加载ARR，则在I/O更新、配置文件输入变化或达到1时加载斜坡速率计时器。斜坡计时器可以在通过三种方法达到计数1之前加载。

在第一种方法中，改变了轮廓引脚或SDIO_ 1/SDIO_2/SDIO_3引脚。当控制信号改变状态时，ACR值被加载到斜坡速率计时器中，然后继续正常倒计时。

在第二种方法中，设置I/O_UPDATE位的加载ARR（ACR[10]），并发出I/O更新。

第三种方法是从非活动的自动RU/RD模式更改为活动的自动RU/RD模式。

RU/RD引脚到通道分配

当所有四个通道都处于单音模式时，轮廓引脚用于RU/RD操作。

当线性扫描和RU/RD被激活时，SDIO_ 1/ SDIO_2/SDIO_3引脚用于RU/RD操作。在调制模式下，请参考调制模式部分的引脚分配。

表22。RU/RD操作的配置销分配

配置文件销	RU/RD操作
P0	CH0
P1	第1章
P2	第2章
P3	第3章

表23。通道分配ofSDIO_ 1/SDIO_2/SDIO_3 RU/RD操作的引脚

线性扫描和RU/RD模式同时启用	sdio_ 1	sdio_2	sdio_3	上升/下降控制信号分配
启用CH0	0	0	0	CH0的提升功能
启用CH0	0	0	1	CH0的下降功能
启用CH1	0	1	0	CH1的提升功能
启用CH1	0	1	1	CH1的下降功能
启用甲烯	1	0	0	甲烯的升级功能
启用甲烯	1	0	1	甲烯的下降功能
启用甲基	1	1	0	甲基的升级功能
启用甲基	1	1	1	甲基的下降功能

同步多个AD9959设备

AD9959允许轻松地同步多个AD9959设备。在通电时，SYNC_CLK的相位可以在多个设备之间进行偏移。为了纠正偏移量和对齐SYNC_CLK边缘，有三种方法（一种自动模式和两种手动模式）来同步SYNC_CLK边缘。这些模式迫使多个设备的内部状态机进入一个已知的状态，从而使SYNC_CLK边缘对齐。

此外，用户必须向多个设备发送一个一致的I/O_UPDATE，以保持同步。器件之间的REF_CLK相位不匹配都会导致SYNC_CLK边缘相应的相位不匹配。

自动模式同步

在自动模式下，通过将主设备上的SYNC_OUT引脚连接到从设备上的SYNC_IN引脚来实现多部分同步。设备通过编程位被配置为主位或从位，可通过串行端口访问。

应用电路部分显示了以自动模式同步多个AD9959设备的配置。在这种配置中，AD9510向所有设备提供一致的REF_CLK和SYNC_OUT信号。

操作

第一步是为主设备和从设备各自的角色编程，然后写入自动同步启用位（FR2[7]）= 1。通过在功能寄存器2（FR2[6]）= 1中写入其多设备同步主启用位来实现的。这使得主设备的SYNC_OUT输出一个脉冲宽度等于一个系统时钟周期和一个频率等于系统时钟频率的四分之一的频率。通过写入FR2[6] = 0来实现作为从属服务器的启用设备。

在自动同步模式下，从设备在从设备的SYNC_IN上从主设备采样SYNC_OUT脉冲，并通过自动同步电路对所有状态机进行比较。如果从设备状态机与主设备不相同，则从设备状态机将停止一个系统时钟周期。此过程将在三个SYNC_CLK周期内同步从属设备。

在SYNC_OUT和SYNC_IN之间的延迟时间

当SYNC_OUT和SYNC_IN之间的延迟超过一个系统时钟周期时，将使用系统时钟偏移位（FR2[1：0]）进行补偿。这些位的默认状态为00，这意味着主位的SYNC_OUT和从服务器的SYNC_IN有一个小于一个系统时钟周期的传播延迟。如果传播时间大于一个系统时钟周期，则应测量该时间，并设置适当的偏移程序。表24描述了每个系统时钟偏移值所需的延迟。

表24。系统时钟偏移量（延迟）分配

系统时钟偏移量（FR2[1：0]）	同步输出/同步输入传播延迟
00	0≤延迟时间≤1
01	1≤延迟时间≤2
10	2≤延迟时间≤3
11	3≤延迟时间≤4

自动同步状态位

如果从设备不同步，同步状态位设置为高。多设备同步状态位可通过串口读取（FR2[5]）读取。读取时会自动清除。

无论FR2 [5]的状态如何，同步例程都会继续运行。FR2 [5]可以通过将逻辑1写入多设备同步掩码位（FR2[4]）来屏蔽。如果FR2[5]被屏蔽，则将其保持在较低水平。

手动软件模式同步

通过将设备中的手动软件同步位（FR1[0]）设置为逻辑1来启用手动软件模式。在此模式下，将手动软件同步位写入逻辑0的I/O更新会使时钟生成器的状态机停止运行一个系统时钟周期。将时钟生成状态机暂停一个周期会使设备之间SYNC_CLK的相位关系改变一个系统时钟周期（90°）。

请注意，用户可能必须重复这个过程，直到设备的SYNC_CLK信号处于相位。SYNC_IN输入可以保持浮动，因为它有一个内部的上拉向上。未使用SYNC_OUT引脚。

当主从设备的SYNC_CLK信号处于相位时，同步即完成。

手动硬件模式同步

通过将设备中的手动硬件同步位（FR1[1]）设置为逻辑1来启用手动硬件模式。在手动硬件同步模式下，每次在SYNC_IN输入上检测到上升边缘时，SYNC_CLK就会暂停一个系统时钟周期。将SYNC_CLK状态机停止一个周期会使设备之间SYNC_CLK的相位关系改变一个系统时钟周期（90°）。

请注意，用户可能必须重复这个过程，直到设备的SYNC_CLK信号处于相位。SYNC_IN输入可以保持浮动，因为它有一个内部的上拉向上。未使用SYNC_OUT。

当主从设备的SYNC_CLK信号处于相位时，同步即完成。

I/O_UPDATE、SYNC_CLK和系统时钟关系

I/O_UPDATE和SYNC_CLK一起用于将数据从串行I/O缓冲区传输到设备中的活动寄存器。缓冲区中的数据处于非活动状态。

SYNC_CLK是一个上升的边缘主动信号。它由系统时钟和4除频分频器组成。SYNC_CLK由外部提供，可用于同步外部硬件到AD9959内部时钟。

I/O_UPDATE启动了缓冲区传输的开始。它可以相对于SYNC_CLK进行同步或异步发送。

如果满足这些信号之间的设置时间，则存在到DAC输出的恒定延迟（管道）。例如，如果希望通过SPI端口对相位偏移进行重复更改，则DAC输出更改的延迟恒定；否则，存在一个SYNC_CLK周期的时间不确定性。

I/O_UPDATE本质上是被SYNC_CLK过采样的。因此，I/O_UPDATE必须具有大于一个SYNC_CLK周期的最小脉冲宽度。

图40中所示的时间图描述了缓冲区中的数据何时被传输到活动寄存器。



该设备在a点注册了一个I/O更新。数据从b点的异步加载的I/O缓冲区传输。

图40。I/O_UPDATE正在将数据从I/O缓冲区传输到活动寄存器

串行输入输出端口

概述

AD9959串行I/O端口提供了多种配置，以提供显著的灵活性。串行I/O端口提供了一种与SPI兼容的操作模式，它与早期模拟设备DDS产品中发现的SPI操作几乎相同。该灵活性由四个数据大头针（SDIO_0、SDIO_ 1、SDIO_2、SDIO_3）提供，允许四种可编程模式的串行I/O操作。

四个数据引脚中的三个（SDIO_ 1、SDIO_2、SDIO_3）可用于串行I/O端口操作以外的功能。这些引脚也可用于启动10位振幅输出标量的上升或下降（RU/RD）。此外，SDIO_3还可用于提供SYNC_I/O函数，如果串行I/O端口控制器的顺序异常，则可重新同步它。

串行I/O端口SCLK的最大速度为200 MHz，但四个数据引脚（SDIO_0、SDIO_ 1、SDIO_2、SDIO_3）可用于进一步提高数据吞吐量。使用所有SDIO引脚（SDIO_0、SDIO_ 1、SDIO_2、SDIO_3）的最大数据吞吐量为800 Mbps。

请注意，所有通道共享寄存器0x03到寄存器0x18，这显示在寄存器映射和位描述部分。此地址共享允许同时将所有四个DDS通道写入。例如，如果所有四个通道都需要一个通用的频率调谐字，那么它可以通过串行I/O端口向所有四个通道写入一次。这是默认操作模式（启用所有通道）。要使每个信道都能独立，必须使用在信道选择寄存器（CSR、寄存器0x00）中找到的四个信道启用位。

实际上有四套或副本的地址（寄存器0x03到寄存器0x18），信道启用位可以访问它们以提供信道独立性。有关彼此共同或独立的编程频道的详细信息，请参阅控制寄存器的描述部分。要正确地读取寄存器0x03到寄存器0x18，用户一次只能启用一个通道启用位。

AD9959的串行操作发生在寄存器级别，而不是字节级别；也就是说，控制器期望访问寄存器地址中包含的所有字节。SYNC_I/O函数可用于中止I/O操作，从而允许访问的次数少于所有字节。此特性只能用于对寻址寄存器的一部分进行编程。请注意，只有已完成的字节才会受到影响。

一个串行通信周期有两个阶段。阶段1是指令周期，它将指令字节写入AD9959。指令字节的每个位都注册在SCLK相应的上升边上。指令字节定义了即将到来的数据传输是写操作还是读操作。指令字节包含地址寄存器的串行地址。

I/O周期的阶段2包括串行端口控制器和串行端口缓冲区之间的实际数据传输（写/读）。在通信周期的这个阶段传输的字节数是被访问的寄存器的函数。数据传输和指令字节所需的额外SCLK上升边的实际数量取决于寄存器中的字节数和串行I/O操作模式。

例如，当访问三个字节宽的函数寄存器1（FR1）时，I/O周期的阶段2需要传输三个字节。在按每个指令字节传输所有数据字节之后，该寄存器的通信周期将完成。

在一个通信周期完成时，AD9959串口控制器期望下一组上升的SCLK边成为下一个通信周期的指令字节。所有写入AD9959的数据都登记在SCLK的上升边缘。在SCLK的下降边缘读取数据（见图43到图49）。表25描述了图41和表42的时序规范。



Figure 41. Setup and Hold Timing for the Serial I/O Port



图42。串行I/O端口的数据读取的时序图

表25。计时规范

参数	最小	单元	描述
$t_{前}$	1.0	最小值	CS设置时间
$t_{串行时钟}$	5.0	最小值	串行数据时钟的周期
$t_{德苏}$	2.2	最小值	串行数据设置时间
$t_{单击pwh}$	2.2	最小值	串行数据时钟脉冲宽度较高
$t_{SCLKPWL}$	1.6	最小值	串行数据时钟脉冲宽度较低
$t_{双异质结激光二极管}$	0	最小值	串行数据保持时间
$t_{设计}$	12	最小值	数据有效时间

每一组通信周期都不需要发布I/O更新。I/O更新会将数据从I/O端口缓冲区传输到活动寄存器。每个通信周期都可以发送I/O更新，也可以在所有串行操作完成时发送。但是，在发送I/O更新后，通道选择寄存器（CSR）中的通道启用位除外。这些位不需要启用I/O更新。

指令字节描述

该指令字节包含以下信息：

MSB LSB

D7	D6	D5	D4	D3	D2	D1	D0
R/$\overline{W}$	x[1]	x[1]	A4	A3	A2	A1	A0

[1]x=一点也不在乎。

指令字节（R/W）的位D7确定在指令字节写入之后是否发生读数据或写数据传输。逻辑高表示读取操作。一个逻辑低表示一个写操作。

指令字节的位D4到位D0确定在通信周期的数据传输部分期间访问哪个寄存器。内部字节地址由AD9959生成。

串行I/O端口PIN说明

串行数据时钟（SCLK）

串行数据时钟引脚用于同步与AD9959的内部状态机之间的数据。最大值
SCLK的切换频率为200 MHz。

芯片选择（$\overline{CS}$）

芯片选择针允许多个AD9959设备在同一组串行通信线路上。芯片选择是一个主动的低启用的引脚。当CS较高时，SDIO_x输入进入高阻抗状态。如果在任何通信周期中CS被驱动到高，_该循环被暂停，直到CS被重新激活到低。CS引脚可以在保持控制SCLK的系统中捆绑得较低。

串行数据I/O（SDIO_0、SDIO_ 1、SDIO_3）

在四个SDIO引脚中，只有SDIO_0引脚是一个专用的SDIO引脚。SDIO_ 1、SDIO_2和SDIO_3也可以用于提高/降低输出振幅。通道选择寄存器（CSR，寄存器0x00）中的位[2：1]控制这些引脚的配置。有关详细信息，请参见串行I/O操作模式。

串行输入/输出端口功能说明

串行数据输出（SDO）

SDO功能仅在单位位（三线）模式下可用。在SDO模式下，对于使用单独的线路来传输和接收数据的协议，我们将从SDIO_2引脚中读取数据（引脚配置选项见表26）。通道选择寄存器（CSR，寄存器0x00）中的位[2：1]控制的配置这个别针。SDO函数在2位或4位串行I/O模式下不可用。

同步i/o

SYNC_I/O函数可在1位和2位模式下使用。当此函数被激活时，SDIO_3作为SYNC_I/O引脚。位CSR控制此引脚的配置。否则，SYNC_I/O函数将用于同步I/O端口状态机，而不影响可寻址的寄存器内容。SYNC_I/O（SDIO_3）引脚上的活动高输入会导致当前通信周期中断。在SDIO_3返回低点（逻辑0）后，可以从另一个通信周期开始，从指令字节写入开始。SYNC_I/O功能在4位串行I/O模式下不可用。

MSB/LSB转移描述

AD9959串口可以同时支持最重要位（MSB）第一或最小重要位（LSB）第一数据格式。此功能由CSR [0]控制。MSB首先是默认模式。当CSR [0]设置为高时，AD9959串口为LSB第一格式。指令字节必须以CSR [0]所指示的格式写入，即，如果AD9959处于LSB第一模式，则指令字节必须从LSB写入MSB。如果AD9959处于MSB第一模式（默认），则指令字节必须从MSB写入LSB。

示例操作

要以MSB第一格式写入函数寄存器1（FR1，寄存器0x01），请应用以MSB开头的00000001的指令字节（在下面的示例指令字节中，MSB为D7）。从该指令中，内部控制器识别从MSB，FR1 [23]开始的三个字节的写传输。字节被写在每个连续上升的SCLK边上，直到转移位0。当写入最后一个数据位时，I/O通信周期完成，下一个字节被认为是一个指令字节。

示例指令字节[1]

MSB LSB

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	1

[1]请注意，位值仅用于例如目的。

要以LSB第一格式写入函数寄存器1（FR1），请应用一个00000001的指令字节，从LSB位开始（在前面的示例指令字节中，LSB为D0）。从这条指令中，内部控制器可以识别出三个字节的写传输，从LSB，FR1 [0]开始。字节被写在每个连续上升的SCLK边上，直到转移了第23位。当写入最后一个数据位时，I/O通信周期完成，下一个字节被认为是一个指令字节。

连续输入操作模式

以下是串口操作的四种可编程模式：

单位串行2线模式（默认模式）
单位串行三线制模式
Subab2位串行模式
4位串行模式(SYNC_I/O不可用）

表26显示了所有六个串行I/O接口引脚的功能，取决于串行I/O操作模式。

表26。串行I/O端口引脚功能vs。串行输入输出模式

钉	单位串行2线模式	单位串行3线模式	2位串行模式	4位串行模式
串行时钟	串行时钟芯	串行时钟芯	串行时钟	串行钟
$\overline{CS}$	片选择串行	片选择串行	芯片选择	芯片选择
sdio_0	数据I/O	数据在中	串行数据输入输出	串行数据输入输出
sdio_1	不用于串行数字输入输出[1]不用于SDIO[1]同步i/o	不用于SDIO[1]串行数据输出（SDO）同步i/o	串行数据输入输出未使用对于SDIO[1]同步i/o	串行数据输入输出
sdio_2				串行数据输入输出
sdio_3				串行数据输入输出

[1]在串行模式下，这些引脚（SDIO_0/SDIO_ 1/SDIO_2/SDIO_3）可用于RU/RD操作。

通道选择寄存器中的两个位，CSR [2：1]，设置串行I/O操作模式，定义见表27。

表27。连续输入/输出操作方式

串行输入/输出模式选择（CSR[2：1]）	操作方式
00	单位串行模式（双线模式）单位串行模式（三线模式）2位串行模式4位串行模式
01	
10	
11	

单位系列（2线和3线）模式

单位串行模式接口允许对配置AD9959的所有寄存器进行读/写访问。支持MSB优先或LSB优先传输格式。此外，单位串行模式接口端口既可以配置为单针输入/0，从而允许2线接口，也可以配置为两个单向针进行输入/输出，从而允许3线接口。单位模式允许使用SYNC_I/O函数。

在单位串行模式下，2线接口操作中，SDIO_0引脚为单串行数据I/O引脚。在单位串行模式三线接口操作中，SDIO_0引脚为串行数据输入引脚，SDIO_2引脚为输出数据引脚。无论接口中使用的导线数量如何，SDIO_3引脚都被配置为一个输入，并在单位串行模式和2位串行模式下作为SYNC_I/O引脚操作。SDIO_ 1引脚在这种模式下未使用（见表26）。

2位串行模式

2位串行模式下的SPI端口操作与单位串行模式下的SPI端口操作相同，只是在SCLK的每个上升边上注册了两位数据。因此，传输8个时钟周期信息。SDIO_0引脚包含使用符号D [7：0]的偶数数据位，而SDIO_ 1引脚包含奇数数据位。这种偶数和奇数的引脚/数据对齐在MSB和LSB的第一格式中都是有效的（见图44）。

4位串行模式

4位串行模式下的SPI端口与单位串行模式下的SPI端口相同，除了在SCLK的每个上升边上注册了4位数据。因此，只需要两个时钟周期就可以传输8位信息。SDIO_0和SDIO_2引脚包含使用符号D [7：0]的偶数数据位，而SDIO_0引脚包含咬缝的LSB。SDIO_ 1和SDIO_3引脚包含奇数号的数据位，而SDIO_ 1引脚包含要访问的片段的LSB。

请注意，当将设备编程为4位串行模式时，必须将SDIO_3引脚保持在逻辑0处，直到设备被编程出单位串行模式。不这样做可能会导致串行I/O端口控制器序列失调。

图43到图45表示了每个可用的串行I/O模式的写入时序图。MSB和LSB的第一模式都显示出来。LSB的第一位显示在括号中。不需要显示的时钟停止低/高功能。它用于表明数据（SDIO）必须相对于SCLK的上升边缘有适当的设置时间。

图46到图49表示每个可用的串行I/O模式的读取时序图。MSB和LSB的第一模式都显示出来。LSB的第一位显示在括号中。不需要显示的时钟停止低/高功能。它用于显示数据（SDIO）对于指令字节的相对于SCLK的上升边和在SCLK的下降边之后的读取数据，必须有适当的设置时间。



图43。单位串行模式写入定时-时钟停滞低



图44。2位串行模式写入定时-时钟停滞低



图45。4位串行模式写入定时-时钟停滞低



图46。单位串行模式（2线）读取定时-时钟停滞高



图47。单位串行模式（3线）读取定时-时钟停滞低



图48。2位串行模式读取定时-时钟停滞高



广告

图49。4位串行模式读取定时-时钟停滞高

寄存器映射和位元描述

寄存器映射

表28。控制寄存器映射

注册器名称（串行地址）	比特范围	位7（MSB）	位6	位5	位4	位3	位2	位1	位0 最低效位元	默认值
通道选择注册中心浆液性视网膜病 (0x00)	[7:0]	通道3使能够[1]	通道2使能够[1]	通道1使能够[1]	通道0使能够[1]	必须为0	串行输入输出模式选择[2：1]		LSB首先	0xF0
函数寄存器1（FR1）（0x01）	[23:16]	VCO增益统治	PLL分频器比率[22：18]					增压泵control[17:16]		0x00
	[15:8]	打开	配置文件引脚配置（PPC）			升级/下降的（月日）【11：10】		调制等级		0x00
	[7:0]	参考时钟输入电源关闭	外部断电模式	sync_clk使伤残	DAC参考断电	开：3：2		手册硬件同步	手册软件同步	0x00
功能寄存器2（FR2）（0x02）	[15:8]	所有通道自动清除扫描累加器	所有通道清晰的扫描蓄电池	所有通道的自动清除相位蓄能器	所有通道清相蓄电池	打开时间：11：10		打开		0x00
	[7:0]	自动同步使能够	多设备同步主启用	多设备同步状态	多设备同步掩码	开：3：2		系统时钟offset[1:0]		0x00

[1]通道启用位不需要激活I/O更新。这些位在包含这些位的字节被写入后立即处于活动状态。所有其他位都需要一个I/O更新才能成为活动状态。表28中所示的四个信道启用位用于启用/禁用这四个信道的任何组合。所有四个通道都默认启用。

在通道中选择寄存器，如果用户想要四个不同的对于所有四个DDS通道的频率，请使用以下方法礼仪

1. 启用（逻辑1）通道0启用位，它位于通道选择寄存器中，并禁用其他三个通道（逻辑0）。
2. 如步骤1中所述，为信道0写入所需的频率调谐字，然后禁用该信道0启用位（逻辑0）。
3. 仅启用通道1启用位，位于通道选择寄存器中，并禁用其他三个通道。
4. 为信道编写所需的频率调谐字在步骤3中，禁用通道1，然后禁用通道1启用位。

表29。信道寄存器映射

注册名称（串行地址）	比特范围	位7（MSB）	位6	位5	位4	位3	位2	位1	位0 最低效位元	默认值
通道功能注册[1]比较(0x03)	[23:16]	振幅频率。阶段（AFP）选择[23：22]		打开时间：21：16						0x00
	[15:8]	线性的打扫无停留的	线性的打扫使能够	在I/O_UPDATE加载SRR	打开时间：12：11		必须为0	DAC全尺寸电流控制		0x03
	[7:0]	数字的功率往…的下端	DAC功率往…的下端	匹配的管道延迟激活	自动清除扫描累加器	清除扫描累加器	自动清除阶段蓄电池	清相蓄能器2	正弦波浪产量使能够	0x02
通道调频Word 0[1](CFTW0) (0x04)	[31:24]	调频Word 0[31：24]								0x00
	[23:16]	调频Word 0[23：16]								N/A
	[15:8]	频率调整Word 0[15：8]								N/A
	[7:0]	调频Word 0[7：0]								N/A
通道相位偏移量Word 0[1]（CPOW0）(0x05)	[15:8]	打开【15：14】		相位偏移量Word 0[13：8]						0x00
	[7:0]	相位偏移Word 0[7：0]								0x00
振幅控制寄存器（ACR）（0x06）	[23:16]	振幅斜坡率								N/A
	[15:8]	增加/减少步长		打开	振幅乘数使能够	升级/下降的使能够	负载ARR在i/ o_update	振幅比例尺factor[9:8]		0x00
	[7:0]	振幅比例因子								0x00
线性的扫描土堤斜坡速率[1]（LSRR）(0x07)	[15:8]	下降扫斜率（FSRR）								N/A
	[7:0]	不断上升的扫描斜坡率（RSRR）								N/A
LSR上升Delta Word[1]（RDW）(0x08)	[31:24]	上升的delta词								N/A
	[23:16]	上升的delta词								N/A
	[15:8]	上升的delta词								N/A
	[7:0]	上升的delta词								N/A
LSR下降三角洲Word[1]给水(0x09)	[31:24]	下降的delta单词								N/A
	[23:16]	下降delta单词								N/A
	[15:8]	下降delta字								N/A
	[7:0]	下降的三角形词								N/A

[1]有四组通道寄存器和轮廓寄存器，每个通道一组。这在表29或表30中没有显示，因为所有信道寄存器和配置文件寄存器的地址都是相同的。因此，信道启用位（CSR[7：4]）确定每个信道的通道寄存器和/或配置文件寄存器是否被写入。

[2]主复位后，清除相位累加器位设置为逻辑1。当断言I/O更新时，它会自清除或设置为逻辑0。

表30。配置文件寄存器映射[1]

寄存器名称（地址）	比特范围	位7（MSB）	位6	位5	位4	位3	位2	位1	位0 最低效位元	默认值价值
通道Word 1（CW1）（0x0A）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 2（CW2）（0x0B）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 3（CW3）（0x0C）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 3（CW4）（0x0D）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 5（CW5）（0x0E）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 6（CW6）（0x0F）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 7（CW7）（0x10）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 8（CW8）（0x11）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 9（CW9）（0x12）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 10（CW10）（0x13）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 11（CW11）（0x14）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 12（CW12）（0x15）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 13（CW13）（0x16）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 14（CW14）（0x17）	[31:0]	频率调音词，或相位词，或振幅词								N/A
通道Word 15（CW15）（0x18）	[31:0]	频率调音词，或相位词，或振幅词								N/A

[1]每个信道字寄存器的容量为32位。如果相位或振幅存储在通道字寄存器中，则必须首先按位范围进行MSB对齐。每个通道字寄存器只显示MSB字节。

关于控制寄存器的说明

通道选择寄存器（CSR）—地址0x00

一个字节被分配给这个寄存器。

CSR通过四个通道启用位的状态来确定通道是启用还是禁用。所有四个通道都以其默认状态启用。CSR还确定选择了哪种串行操作模式。此外，CSR还提供了MSB优先格式或LSB第一格式的选择。

表31。CSR的位描述

比特	助记符	描述
7:4	通道[3：0]启用	位在被写入后立即被激活。它们不需要进行I/O更新即可生效。有四组信道寄存器和轮廓（信道字）寄存器，每个信道一组。这并没有显示在通道寄存器图或配置文件寄存器图中。每个信道的所有信道寄存器和配置文件寄存器的地址都是相同的。因此，信道启用位可以区分每个信道的信道寄存器和配置文件寄存器值。例如，1001 =仅通道3和通道0接收来自通道寄存器和配置文件寄存器的命令。 0010 =仅通道1接收来自通道寄存器和配置文件寄存器的命令。必须设置为0。
3	必须为0	
2:1	串行输入/输出模式选择	00 =单位串行（双线模式）。 01 =单位串行（三线模式）。 10=2位串行模式。 11个=4位串行模式。 详参见操作串行I/O模式部分。
0	LSB首先	0=串行接口接受MSB第一格式的串行数据（默认）。 1=串行接口接受LSB第一格式的串行数据。

函数寄存器1（FR1）—地址0x01

为此寄存器分配了三个字节。FR1用于控制芯片的运行模式。

表32。FR1的位描述

比特	助记符	描述
23	VCO增益控制	0=低范围（系统时钟低于160MHz）（默认）。 1=的高范围（系统时钟高于255 MHz）。
22:18	PLL分频器比率	如果值是4或20（十进制）或在4和20之间，则PLL被启用，该值设置乘法因子。如果该值超出4和20（小数），则禁用PLL。
17:16	增压泵控制	00（默认）=，电荷泵电流为75μA。 01 =电荷泵电流为100μA。 10 =充电泵电流为125μA。 11 =电荷泵电流为150μA。
15	打开	
14:12	外形引脚配置（PPC）上升/下降（RU/RD）调制电平	轮廓引脚配置位控制着不同调制模式下的数据和SDIO_x引脚的配置。有关详细信息，请参见本文档中的调制模式部分。RU/RD位控制通道的幅度上升/下降时间。有关更多细节，请参见输出振幅控制模式部分。
11:10	参考时钟输入	调制（FSK、PSK和ASK）电平位控制要对信道执行的调制电平（2/4/8/16）。有关更多详细信息，请参见调制模式部分。
9:8	断电	0=时钟输入电路已启用工作（默认）。 1=时钟输入电路被禁用，并处于低功耗状态。
7	外部断电模式	0=外部下电模式处于快速恢复下电模式（默认）。在此模式下，当PWR_DWN_CTL输入引脚较高时，数字逻辑和DAC数字逻辑将断电。DAC偏置电路、PLL、振荡器和时钟输入电路没有断电。
6		1=外部断电模式处于全断电模式。在此模式下，当PWR_DWN_CTL输入引脚较高时，所有功能都被关闭。这包括DAC和PLL，它们需要大量的时间来启动电源。

比特	助记符	描述
5	SYNC_CLK禁用	0=SYNC_CLK引脚处于活动状态（默认）。 1=SYNC_CLK引脚假定静态逻辑0状态（禁用）。在这种状态下，针驱动逻辑被关闭。然而，同步电路内部保持活动，以维持设备的正常运行。
4	DAC参考断电	0.已启用了= DAC引用（默认值）。 1 = DAC参考已断电。 有关详细信息，请参见同步多个AD9959设备部分。
3:2	打开	
1	手动硬件同步	0=多个设备的手动硬件同步功能处于非活动状态（默认）。 1=多设备的手动硬件同步功能已活动。
0	手动软件同步	0=多个设备的手动软件同步功能处于非活动状态（默认）。 1=多台设备的手动软件同步功能被激活。有关详细信息，请参见同步多个AD9959设备部分。

功能寄存器2（FR2）—地址0x02

为此寄存器分配了两个字节。FR2用于控制AD9959的各种功能、特性和模式。

表33。FR2的位描述

比特	助记符	描述
15	所有通道自动清除扫描累加器	0=一个新的增量字应用于输入，与正常操作一样，但没有加载到累加器中（默认）。 1=在所有四个通道上接收到I/O_UPDATE序列指示器时，自动同步清除（加载0秒）扫描累加器一个周期。
14	所有通道清除扫描蓄能器所有通道自动	0=扫描累加器的正常功能（默认）。 1=将异步清除所有四个通道的扫描累加器内存元素。0=会将一个新的频率调谐字应用于相位累加器的输入端，但未加载到累加器中（默认值）。
13	清除相位蓄能器所有通道清除阶段	1=在所有四个通道上收到I/O更新序列指示器后，自动同步清除（加载0秒）相位累加器一个周期。 0=相位蓄能器的正常工作（默认）。 1=所有四个通道的相位累积器存储器元素都被异步清除。
12	蓄电池打开	有关更多细节，请参见同步多个AD9959设备部分。
11:8	自动同步启用多设备同步主控件启用多设备同步状态多设备同步掩码打开系统时钟偏移量	有关更多细节，请参见同步多个AD9959设备部分。
7		有关更多细节，请参见同步多个AD9959设备部分。
6		有关更多细节，请参见同步多个AD9959设备部分。
5		有关更多细节，请参见同步多个AD9959设备部分。
4		有关更多细节，请参见同步多个AD9959设备部分。
3: 2		
1:0		

对通道寄存器的描述

通道功能寄存器（CFR）—地址0x03

为此寄存器分配了三个字节。

表34。CFR的位描述

比特	助记符	描述
23:22	振幅频率相位（AFP）选择“打开”	控制要对该信道执行的调制类型。有关详细信息，请参见调制模式部分。
21:16 15	线性扫描无停留	0=线性扫描无停留函数处于非活动状态（默认）。 1=线性扫描无停留函数是激活的。如果CFR[15]处于激活状态，则线性扫描无停留功能将被激活。有关详细信息，请参见线性扫描模式部分。如果CFR[14]是清楚的，这一点是不在乎的。
14	线性扫描启用	0=线性扫描功能不活动（默认）。 1=启用线性扫描功能。当启用时，增量频率调谐字将以编程的斜坡速率应用于频率累加器。
13	负载SRR在i/ o_update	0=线性扫描斜坡率计时器仅在超时时加载（计时器= 1），并且由于I/O_UPDATE输入信号（默认）而未加载。 1=线性扫描斜坡率计时器在超时（I/O_UPDATE输入信号计时器= 1）或输入信号时加载。
12:1	打开 必须为0	必须设置为0。
1 10	DAC全尺寸电流控制	11=.DAC处于最大的LSB值（默认值）。 其他设置详见表5。
9:8	数字断电	0=数字核心已启用操作（默认）。 1=数字核心被禁用，并处于最低功耗状态。
7	DAC断电	0=DAC操作（默认）。 1=DAC被禁用，并处于最低功耗状态。
6	匹配的管道延迟激活	0=匹配的管道延迟模式处于非活动状态（默认值）。 1个=匹配的管道延迟模式被激活。有关详细信息，请参见单音调模式-匹配的管道延迟部分。
5	自动清除扫描蓄电池	0=扫描累加器的当前状态不受接收到I/O_UPDATE信号的影响（默认）。 1=在接收到I/O_UPDATE信号后，扫描蓄电池自动同步清除一个周期。
4	清除扫描蓄电池	0=扫描累加器的正常功能（默认）。 1=扫描异步清除存储器内存元素。
3	自动清除阶段蓄电池	0=相位蓄能器的当前状态不受接收到I/O_UPDATE信号的影响（默认）。 1=相位蓄能器在收到I/O_UPDATE信号后，自动并同步清除一个周期。
2	清空阶段蓄电池	0=相位蓄能器的正常工作（默认）。 1=异步清除相位累加器存储单元。
1	正弦波输出使能够	0=角度到振幅的转换逻辑采用余弦函数（默认）。 1=角度-振幅转换逻辑采用了一个正弦函数。
0		

信道频率调优Word 0（CFTW0）—地址0x04

为此寄存器分配了四个字节。

表35。CFTW0说明

比特	助记符	描述
31:0	调频Word 0	每个通道的频率调谐Word 0。

通道相位偏移量Word 0（CPOW0）—地址0x05

为此寄存器分配了两个字节。

表36。CPOW0说明

比特	助记符	描述
15:14	打开	
13:0	相位偏移Word 0	每个通道的相位偏移量Word 0

振幅控制寄存器（ACR）—地址0x06

为此寄存器分配了三个字节。

表37。ACR说明

比特	助记符	描述
23:16	幅度斜坡率增减步长	振幅斜坡率值。
15:14	打开	幅度增减步长。
13	振幅乘法器启用	
12	缓存/缓存启用	0=振幅倍增器已被禁用。停止到此缩放功能（自动RU/RD)的时钟以省电，并且来自DDS核心的数据围绕乘数器路由（默认）。 启用1=振幅倍增器。
11	负载ARR在 i/ o_update	此位仅在ACR[12]处于高活动状态时才有效。 0=当ACR[12]激活时，ACR[11]上的逻辑0将启用手动RU/RD操作。有关详细信息，请参阅输出振幅控制模式部分（默认值）。 1=如果ACR[12]处于活动状态，则ACR[11]上的Logic 1将启用自动RU/RD操作。详见输出振幅控制模式部分。
10	振幅比例因子	0=振幅斜坡率计时器仅在超时时加载（计时器= 1)，并且由于I/O_UPDATE输入信号（默认）而未加载。 1=振幅斜坡率计时器在超时（计时器= 1）或在超时时加载 I/O_UPDATE输入信号。
9:0		每个通道的振幅比例因子。

线性扫描斜坡速率（LSRR）—地址0x07

为此寄存器分配了两个字节。

表38。LSRR的描述

比特	助记符	描述
15:8	下降扫描斜坡率（FSRR）	线性下降扫描斜坡率。
7:0	上升的扫描斜坡率（RSRR）	扫描斜坡率线性上升。

LSR上升的Delta Word（RDW）—地址0x08

为此寄存器分配了四个字节。

表39。RDW的描述

比特	助记符	描述
31:0	上升的三角形词	32位上升的delta调优词。

LSR下降的Delta Word（FDW）-地址0x09

为此寄存器分配了四个字节。

表40。FDW的描述

比特	助记符	描述
31:0	下降的三角形词	32位下降的增量调音字。

概要



符合JEDEC标准MO-220-VLLD-2

图50。56铅铅框架芯片比例包[LFCSP_ VQ]
8毫米×8毫米车身，非常薄的四轴
(CP-561)
尺寸以毫米为单位

订购指南

模型[1]	温度范围	包装说明	包选项
广告9959bcpz	-40° C至+85° C	56铅铅框架芯片比例套装[LFCSP_VQ]56铅铅框架	CP-561
AD9959BCPZ-REEL7	-40° C至+85° C	芯片比例套装[LFCSP_VQ]	CP-561
广告9959/pcbz		评估委员会	

[1]Z = RoHS兼容部分。

©2005-2016模拟设备，股份有限公司。保留所有权利。商标和
注册商标是其各自所有者的财产。

D05246-0-10/ 16(C)