Fiche de référence des instructions assembleur RISC-V RV32I *

Jérémie Crenne

2021

31	30 25	24 21	20	19	15	14	12	2 11 8	3 7	6	0	
f	unct7	rs	2	rs1		funct3	3	r	·d	opo	code	R-type
										•		•
imm[11:0]				rs1		funct3	3	r	d	opo	code	I-type
												•
imi	n[11:5]	rs	2	rs1		funct3	3	imm	[4:0]	opo	code	S-type
												•
imm[12]	imm[10:5]	rs	2	rs1		funct3	3	imm[4:1]	imm[11] ope	code	B-type
									•			•
		imm[31]	:12]					r	d	opo	code	U-type
												•
imm[20]	imm[10):1]	imm[11]	im	m[19]	9:12]		r	d	opo	code	J-type

FIGURE 1 – Formats des instructions RISC-V R, I, S, B, U et J

^{*}La spécification RISC-V complète est disponible au format PDF à l'adresse suivante : https://riscv.org/technical/specifications/ dans la rubrique ISA Specification, Volume 1, Unprivileged Spec v.

Instruction	Opérandes	Type	Description	Note(s)
add	rd, rs1, rs2	R	R[rd] = R[rs1] + R[rs2]	-
sub	rd, rs1, rs2	R	R[rd] = R[rs1] - R[rs2]	-
slt	rd, rs1, rs2	R	$R[rd] = R[rs1] <_s R[rs2]$	-
sltu	rd, rs1, rs2	R	$R[rd] = R[rs1] <_u R[rs2]$	-
and	rd, rs1, rs2	R	R[rd] = R[rs1] & R[rs2]	-
or	rd, rs1, rs2	R	$R[rd] = R[rs1] \mid R[rs2]$	-
xor	rd, rs1, rs2	R	$R[rd] = R[rs1] \hat{R}[rs2]$	-
sll	rd, rs1, rs2	R	R[rd] = R[rs1] << R[rs2]	-
srl	rd, rs1, rs2	R	R[rd] = R[rs1] >> R[rs2]	-
sra	rd, rs1, rs2	R	$R[rd] = R[rs1] >>_s R[rs2]$	-
addi	rd, rs1, immediate	I	R[rd] = R[rs1] + sext(immediate)	-
slti	rd, rs1, immediate	I	$R[rd] = R[rs1] <_s sext(immediate)$	-
sltiu	rd, rs1, immediate	I	$R[rd] = R[rs1] <_u \text{ sext(immediate)}$	-
andi	rd, rs1, immediate	I	R[rd] = R[rs1] & sext(immediate)	-
ori	rd, rs1, immediate	I	$R[rd] = R[rs1] \mid sext(immediate)$	-
xori	rd, rs1, immediate	I	$R[rd] = R[rs1] \hat{sext}(immediate)$	-
slli	rd, rs1, shamt	I	$R[rd] = R[rs1] \ll shamt$	_
srli	rd, rs1, shamt	I	$R[rd] = R[rs1] >>_u shamt$	_
srai	rd, rs1, shamt	I	$R[rd] = R[rs1] >>_s shamt$	_
lb	rd, offset(rs1)	I	R[rd] = sext(M[R[rs1] + sext(offset)][7:0])	_
lbu	rd, offset(rs1)	I	R[rd] = sext(M[R[rs1] + sext(offset)][7:0])	non signé
lh	rd, offset(rs1)	I	R[rd] = sext(M[R[rs1] + sext(offset)][15:0])	-
lhu	rd, offset(rs1)	I	R[rd] = sext(M[R[rs1] + sext(offset)][15:0])	non signé
lw	rd, offset(rs1)	I	R[rd] = sext(M[R[rs1] + sext(offset)][31:0])	-
mv	rd, rs1	I	R[rd] = R[rs1]	pseudo-instruction
li	rd, immediate	I	R[rd] = immediate	pseudo-instruction
ble	rs1, rs2, offset	I	if (rs1 \leq_s rs2) pc += sext(offset)	pseudo-instruction
begz	rs1, offset	I	if $(rs1 = 0)$ pc $+=$ sext(offset)	pseudo-instruction
bnez	rs1, offset	I	if ($rs1 \neq rs2$) pc += sext(offset)	pseudo-instruction
jalr	rd, offset(rs1)	I	$t = pc + 4$; $pc = (R[rs1] + sext(offset)) &\sim 1$; $R[rd] = t$	-
sb	rs2, offset(rs1)	S	M[R[rs1] + sext(offset)] = R[rs2][7:0]	_
sh	rs2, offset(rs1)	S	M[R[rs1] + sext(offset)] = R[rs2][1.0] $M[R[rs1] + sext(offset)] = R[rs2][15:0]$	_
sw	rs2, offset(rs1)	S	M[R[rs1] + sext(offset)] = R[rs2][13.0] $M[R[rs1] + sext(offset)] = R[rs2][31.0]$	_
beq	rs1, rs2, offset	В	if (rs1 == rs2) pc += sext(offset)	_
bne	rs1, rs2, offset	В	if $(rs1 \neq rs2)$ pc $+=$ sext(offset)	
blt	rs1, rs2, offset	В	if (rs1 \leq rs2) pc $+=$ sext(offset)	_
bltu	rs1, rs2, offset	В	if (rs1 $<_s$ rs2) pc $+=$ sext(offset)	_
bge	rs1, rs2, offset	В	if ($rs1 \ge_u rs2$) $pc += sext(offset)$ if ($rs1 \ge_s rs2$) $pc += sext(offset)$	_
bgeu	rs1, rs2, offset	В	if $(rs1 \ge_s rs2)$ pc $+=$ sext(offset) if $(rs1 \ge_u rs2)$ pc $+=$ sext(offset)	
lui	rd, immediate	U	R[rd] = sext(immediate[31:12] << 12	
auipc	rd, immediate	U	R[rd] = sext(immediate[31:12] << 12 R[rd] = pc + sext(immediate[31:12] << 12	
•	offset	J	R[Id] = pc + sext(fill fill fill fill fill fill fill fill	pseudo-instruction
j	rd, offset	J		pseudo-mstruction
jal call		J	R[rd] = pc + 4; $pc += sext(offset)R[rd] = pc + 8$; $pc = @symbol$. Si pas de rd, x1 est utilisé	pseudo-instruction
ret	rd, symbol	J		*
ret		J	équivalent à jalr $x0$, $0(x1)$	pseudo-instruction

Table 1 – Descriptif des instructions RV32I. En gris, les instructions non étudiées en cours

Notation	Signification	Note(s)
$^{\mathrm{rd}}$	registre de destination	adresse du registre sur 5 bits
rs	registre source	adresse du registre sur 5 bits
R[addr]	file de registres	adressage sur 5 bits par $addr$
M[addr]	mémoire de données	adressage sur n bits par $addr$
$\mathbf{CSR}[\mathbf{addr}]$	registres de contrôle et d'état	adressage sur n bits par $addr$
[x:y]	opérateur d'extraction des bits y à x	-
offset(a)	décalage par rapport à a	-
immediate	valeur constante codée dans l'instruction elle même	voir champ imm Figure 1
sext(a)	fonction d'extension de signe de a (sign extension)	-
shamt	nombre de décalages en bits (shift amount)	-
\mathbf{pc}	registre du compteur programme (p rogram c ounter)	pointe sur la prochaine instruction à exécuter
u	opérateur non signé	-
s	opérateur signé	-
(a)&∼1	masque le bit le moins significatif de a	-
@a	adresse de a	-
&	et logique	-
	ou logique	-
^	ou exclusif logique	-
a< <n< th=""><th>décalage de a de n bit vers la gauche</th><th>-</th></n<>	décalage de a de n bit vers la gauche	-
a>>n	décalage de a de n bit vers la droite	-

Table 2 – Signification des notations employées dans la Table 1

Nom symbolique	Registre	Description	Sauvegarde
a0-a7	x10-x17	Arguments de fonction	Appelant
a0-a1	x10-x11	Valeurs de retour de fonction	Appelant
ra	x1	Adresse de retour	Appelant
t0-t6	x5-x7, x28-x31	Temporaires	Appelant
s0/fp	x8	Registre sauvegardé/pointeur de frame	Appelé
s1-s11	x9, x18-x27	Registres sauvegardés	Appelé
sp	x2	Pointeur de pile	Appelé
gp	x3	Pointeur global	-
tp	x4	Pointeur de thread	-
zero	x0	'0' câblé	-

Table 3 – Noms donnés aux registres RISC-V et leur rôle dans la convention d'appel (ABI)