第三次實驗報告

題目:3-1~3-4

姓名:羅名志

學號:0813228

繳交日期:2022/3/16


#### → 、 3-1

## (1)實驗程式碼:

```
odule labthree1(SW, HEXO);
                                             input [3:0]SW;
output [6:0]HEX0;
                                 assign HEXO[0]=(-SW[3]&-SW[2]&-SW[1]&-SW[0]&0)|(-SW[3]&-SW[2]&-SW[1]&SW[0])|(-SW[3]&-SW[2]&SW[1]&-SW[0]&0)|(-SW[3]&-SW[2]&SW[1]&-SW[0]&0)|(-SW[3]&-SW[2]&SW[1]&-SW[0]&0)|(-SW[3]&-SW[2]&SW[1]&-SW[0]&0)|(-SW[3]&-SW[2]&SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2
                                               )|(~SW[3]&SW[2]&~SW[1]&~SW[0])|(~SW[3]&SW[2]&~SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&~SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|
                                                (-SW[3] \& SW[2] \& -SW[1] \& -SW[0]) \mid (-SW[3] \& SW[2] \& -SW[1] \& SW[0]) \mid (-SW[3] \& SW[2] \& SW[1] \& -SW[0] \& O) \mid (-SW[3] \& SW[2] \& SW[1] \& -SW[0] \& O) \mid (-SW[3] \& SW[2] \& SW[1] \& -SW[0] \& O) \mid (-SW[3] \& SW[2] \& -SW[1] \& -SW[0] \& O) \mid (-SW[3] \& SW[2] \& -SW[1] \& -SW[0] \& O) \mid (-SW[3] \& -SW[0] \& O) \mid (-SW[3] \& -SW[0] \& O) \mid (-SW[0] \& -SW[0] \& 
11
                                               (\sim SW[3] \& SW[2] \& \sim SW[1] \& \sim SW[0] \& 0) \\ | (\sim SW[3] \& SW[2] \& \sim SW[1] \& SW[0] \& 0) \\ | (\sim SW[3] \& SW[2] \& \sim SW[1] \& \sim SW[0] \& 0) \\ | (\sim SW[3] \& SW[2] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[3] \& \sim SW[0] \& O) \\ | (\sim SW[0] \& \sim SW[0] \& O) \\ | (\sim SW[0] \& \sim SW[0] \& O) \\ | (\sim SW[0]
          1
              2
                                                                   \&SW[0]\&0) + (SW[3]\&-SW[2]\&-SW[1]\&-SW[0]\&0) + (SW[3]\&-SW[2]\&-SW[1]\&SW[0]\&0) + (SW[3]\&(SW[2]|SW[1])); \\ \\ \&SW[0]\&0 + (SW[3]\&-SW[2])\&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-SW[2]&-S
                                                                ssw[0]) | (sw[3] & sw[2] & sw[1] & sw[0] & 0) | (sw[3] & sw[2] & sw[1] & sw[0]) | (sw[3] & (sw[2] | sw[1]));
                                                                   (0)) \mid (SW[3] \& SW[2] \& SW[1] \& SW[0] \& 0) \mid (SW[3] \& SW[2] \& SW[1] \& SW[0]) \mid (SW[3] \& (SW[2] \mid SW[1])); 
                                                              |W[0]\rangle | (SW[3] \& \sim SW[2] \& \sim SW[1] \& \sim SW[0] \& 0) | (SW[3] \& \sim SW[2] \& \sim SW[1] \& SW[0] \& 0) | (SW[3] \& (SW[2] | SW[1]));
    11
                                                                   \&SW[0]) + (SW[3] \& -SW[2] \& -SW[1] \& -SW[0] \& 0) + (SW[3] \& -SW[2] \& -SW[1] \& SW[0] \& 0) + (SW[3] \& (SW[2] | SW[1])); \\ \\ (SW[3] \& -SW[2] & -SW[2] \& -SW[
    12
    13
```


### //由左至右分成 3 張圖,將每個組合對應到 hex0

## (2)實驗結果:



//上排(由左至右,SW[3:0]):1001/1000/0111/0110 //中排(由左至右,SW[3:0]):0101/0100/0011/0010 //下排(由左至右,SW[3:0]):0001/0000

# (3)RTL 布局:



## (4)問題與討論:

此實驗較簡單,只要把不同組合分別對應到 HEXO 上就好,剛好可以複習上次的實驗內容。

### 二、3-2

### (1)實驗程式碼:

```
module labthree2(SW, HEX1, HEX0);
        input [3:0]SW;
output [6:0]HEX1,HEX0;
        wire sign ;
        wire [3:0]y, v;
       comparator comp(SW[3],SW[2],SW[1],SW[0],sign
10
       circuitA a(SW[3:0], sign, v[3:0]);
12
13
        circuitB b(sign, HEX1);
14
15
        char_7seg c(v,HEX0 );
16
17
       module comparator(a,b,c,d,sign);
19
20
       input a,b,c,d;
output sign ;
       output sign;
wire s5,s4,s3,s2,s1,s0;
assign sign = s5|s4|s3|s2|s1|s0;
assign s5 = a&~b&c&~d; //10
assign s4 = a&~b&c&d; //11
21
22
23
24
       assign s3 = a&b&~c&~d; //12
assign s2 = a&b&~c&d; //13
assign s1 = a&b&c&~d; //14
26
27
28
29
       assign s0 = a&b&c&d; //15
        endmodule
       module circuitA(SW, sign, v);
input [3:0]SW;
31
32
       input sign;
33
34
     wire [2:0]x;
```

```
| Output [3:0]v; | assign x[0]=(-SW[2]&SW[1]&-SW[0]&O)|(-SW[2]&SW[1]&SW[0]&1)|(SW[2]&-SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[1]&SW[0]&1)|(SW[2]&SW[0]&SW[0]&SW[0]&1)|(SW[2]&SW[0]&SW[0]&SW[0]&1)|(SW[2]&SW[0]&SW[0]&SW[0]&SW[0]&SW[0]&SW[0
```

```
assign HEX[0]=(~SW[3]&~SW[2]&~SW[1]&~SW[0]&0)|(~SW[3]&~SW[2]&~SW[1]&SW[0])|(~SW[3]&~SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&0)|(~SW[3]&SW[2]&SW[1]&SW[0]&SW[2]&SW[1]&SW[0]&SW[2]&SW[1]&
```


### //68-75 行同 LAB 3-1,故部分省略


### (2)實驗結果:












//1 排(由左至右,SW[3:0]):1111/1110/1101/1100 //2 排(由左至右,SW[3:0]):1011/1010/1001/1000 //3 排(由左至右,SW[3:0]):0111/0110/0101/0100 //4 排(由左至右,SW[3:0]):0011/0010/0001/0000 (3)RTL 布局:



## (4)問題與討論:

這邊開始有點複雜了起來,想非常久,尤其是 1010-1111 的部分如何轉換成 10-15,同時學到了很多 AND OR 搭配 Wire 的用法,算是這次實驗中最難的部分。


## 三、3-3


## (1)實驗程式碼:

```
1 module labthree3(SW, LEDR);
2 input [9:0]SW;
3
4 wire [3:0]s;
5 wire [3:0]c;
6 output [4:0]LEDR;
7
8 full_adder f1(SW[0], SW[4], SW[9], c[0], s[0]);
9 full_adder f2(SW[1], SW[6], c[0], c[1], s[1]);
10 full_adder f3(SW[2], SW[6], c[1], c[2], s[2]);
11 full_adder f4(SW[3], SW[7], c[2], c[3], s[3]);
12
13 assign LEDR[0]=s[0];
14 assign LEDR[1]=s[1];
15 assign LEDR[3]=s[3];
16 assign LEDR[4]=c[3];
18 endmodule
20
21 module full_adder(a,b,cin,cout,sout);
22 input a;
23 input b;
24 input cin:
25 output cout;
26 output sout;
27 wire C1, C2, S1;
28 process(s1,cin,c2,sout);
31 assign cout=C1[C2;
32 andmodule
35 module process(x,y,C,S);
36 input x,y;
37 output C, S;
38
39 assign C=(x&y);
40 assign S=(-x&y)|(x&-y);
41
42 endmodule
```

## (2)實驗結果:










//(由左至右,sw[9], sw[7:0]):1, 00100101/0, 00100101/1, 11001001/0, 11001001

### (3)RTL 布局



## (4)問題與討論:

是第一次學到多個加法器的運作,利用 XOR 和 AND 結合,產生出對應的 C、S,覺得是這次實驗中較簡單好懂的部分

## 四、3-4

## (1) 實驗程式碼:

```
1 module labthree4(SW, HEXS, HEX4, HEX3, HEX2, HEX1, HEX0, LEGR);
2 input [8:0]SW;
3 output [6:0]HEX5, HEX4, HEX3, HEX2, HEX1, HEX0:
4 wire signa, signb, signc, signd, signe, signf;
5
                                                                                 wire (3:0]v,y,z;
output (9:0)LEDR;
comparator compa(0.5M(7),SM(6),SM(5),SM(4),signa,signb);
circuith a (3M[7:4],signa,signb,v[3:0]);
circuith b (signa,signb,HEX3);
chrouth b (v,HEX2);
   comparator compa(0,5%[7],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6],5%[6]
                                                                                 comparator compb(0,SW[3],SW[2],SW[1],SW[0],signc,signd);
circuitA d(SW[3:0],signc,signd,y[3:0]);
                                                                                 full adder f1(SW[0], SW[4], SW[8], cc[0], ss[0]); full adder f2(SW[1], SW[5], cc[0], cc[1], ss[1]); full adder f3(SW[2], SW[6], cc[1], cc[2], ss[2]); full_adder f4(SW[3], SW[7], cc[2], cc[3], ss[3]);
                                                                         comparator compc(cc[3],ss[3],ss[2],ss[1],ss[0],signe,signf);
circuitA g(ss[3:0],signe,signf,z[3:0]);
   34 circuith (signe, signf, MEX5);

35 char 7seg i(z, HEX4);

36 endmodule

37 module comparator(top,a,b,c,d,sign,signn);

38 module comparator(top,a,b,c,d,sign,signn);

39 input a,b,c,d,top:

40 output sign, signn;

41 vire s,5,4, s3, s2, s1, s0;

42 assign sign = 51 s4|s3|s2|s1|s0;

43 assign signn=top;

44 assign s4 a&-b&ccd;

45 assign s4 a&-b&ccd;

46 assign s2 = a&b&-ccd;

47 assign s2 = a&b&-ccd;

48 assign s1 = a&b&ccd;

50 endmodule

51 module circuitA(SS,sign,signn,v);

51 input (3:0)SS;

52 input (3:0)SS;

53 input (3:0)SS;

54 input sign,signn;

55 vire (3:0)X,y;

56 output (3:0)V;

57 sasign x(0)=(-SS[2]&SS[1]&-SS[0]&0)|(-SS[2]&SS[1]&SS[0]&1)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&SS[0]&0)|(SS[2]&-SS[1]&-SS[0]&SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-SS[0]&-
                                                                       \begin{array}{l} \textbf{assign} \ \times (0) = (-885[14885[14-886]64)) \ (-885[24885[14886]64)) \ (885[24-885]14-886)) \ (885[24-885]14886]64)) \ (885[24885]14-886) \ (885[24885]14-886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886) \ (885[24885]14886)
                                                                      assign y(0)=(-SS[2)&-SS[1)&-SS(0)&0)|(-SS[2)&-SS[1)&SS(0)&1)|(-SS[2)&SS[1)&-SS(0)&0)|(-SS[2)&SS[1)&SS(0)&1);
assign y(1)=(-SS[2)&-SS[1)&-SS(0)&1)|(-SS[2)&SS[1)&SS(0)&1)|(-SS[2)&SS[1)&SS(0)&0)|(-SS[2)&SS[1)&SS(0)&0)|
                                                                      assign y[3]=(-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS[3]4-SS
assign v[0]=(-signa-signnaSS[0])|(signa-signnax[0])|(-signasignnay[0]);

assign v[1]=(-signa-signnaSS[1])|(signa-signnax[1])|(-signasignnay[1]);

assign v[3]=(-signa-signnaSS[2])|(signa-signnax[2])|(-signasignnay[2]);

assign v[3]=(-signa-signnaSS[3])|(signa-signnax[2])|(-signasignnay[2]);

assign v[3]=(-signa-signnaSS[3])|(signa-signnax[2])|(-signasignnay[3]);

endmodule

module circuitB(a,b,hex);

input a,b;

output [6:0]hex;

wire c;

assign hex[0]=(c61);

assign hex[0]=(c61);
                                                                                        assign HEX(0)= (-SN(3)&-SN(2)&-SN(1)&-SN(0)&0) ((-SN(3)&-SN(2)&-SN(1)&SN(0)) ((-SN(3)&-SN(2)&-SN(1)&-SN(0)&0) ((-SN(3)&-SN(2)&-SN(1)
                                                                                 process(a,b,C1,S1);
process(S1,cin,C2,sout);
assign cout=C1|C2;
                                                                                 module process(x,y,C,S);
input x,y;
output C, S;
              120 output C,

121

122 assign C=(

123 assign S=(


124

125 endmodule
                                                                         assign C=(x&y);
assign S=(~x&y)|(x&~y);
```

//95-101 同 LAB 3-1, 故部分省略


## (2)實驗結果:











## (4)問題與討論:

真的非常複雜,加上我的寫法用了許多 module 和參數,導致 debug 上花很多時間,學到了最重要的就是要把 module 的參數名稱好好定義,否則超容易混淆,另外也算是更熟悉 call 不同 module 的語法和細節了。