Projet Electronique Numérique

Réalisation d'un Fréquencemètre

JÉRÉMIE FOURMANN & MAXIME MORIN (Promo 2013 - Eléctronique)

 $7~\mathrm{juin}~2012$



Plan

1	Objectifs							
	1.1	Rappel du cahier des charges	2					
	1.2	Nos choix	2					
2	Cor	aception du système	4					
	2.1	Présentation du système	4					
	2.2	Module d'affichage	5					
	2.3		7					
	2.4	Mesure par échantillonnage	9					
	2.5	Décision	0					
	2.6	Performances du système	1					
3	Bila	ın 1	2					
A	Ma	auel d'utilisateur 1	3					
	A.1	Introduction	3					
		Component VHDL	3					
	A.3	Implémentation sur Nexys 2	3					
	A.4	Fichier contrainte	4					
В	Extrait code vhdl							
		Module trouver-digit						
		Code complet						

1 Objectifs

Le but de ce projet est de réaliser un dispositif capable de mesurer avec précision la fréquence d'un signal. Il sera réalisé sur un FPGA de type Spartan-3e implanté sur une carte de développement Nexys2. Nous disposons donc d'une interface comportant des entrées sorties utilisateur comme des boutons poussoirs et des afficheurs 7 segments.

1.1 Rappel du cahier des charges

Notre projet doit répondre aux contraintes suivantes :

Plage de fréquence : de 1 Hz à 10 MHz

Rafraichissement de la mesure : Toutes les secondes, pour un fonctionnement fluide pour l'utilisateur.

Affichage: Sur 4 digits avec affichage du calibre de mesure parmis trois possibles: Hz, kHz, MHz.

Bien qu'en apparence très simple, ce cahier des charges implique d'autres fonctions :

Précision : Il faudra que l'erreur soit de l'ordre de 10^{-3} pour n'affichier que des chiffres significatifs à l'utilisateur.

Méthodes de mesure : Pour garantir une erreur minimale sur toute la plage de fréquence, il faudra avoir recours à deux méthodes différentes. Il faudra aussi que le dispositif soit capable de choisir la méthode la plus adaptée.

Détection des erreurs : Le fréquencemètre devra aussi détecter lorsqu'il sort de sa plage de fonctionnement normal pour le pas afficher des données érronées à l'utilisateur.

1.2 Nos choix

1.2.1 Méthodes de mesures

Nous avons deux méthodes de mesures à notre disposition : méthode étalon et méthode échantillonnage.




Figure 1 – Mesure de fréquence par étalonnage



FIGURE 2 – Mesure de fréquence par échantillonnage

Ces deux méthodes ne sont pas meilleures l'une par rapport à l'autre : elles sont complémentaires. En effet pour un signal de fréquence élevée nous utiliserons la méthode étalon, elle permet d'avoir le maximum de précision. En revanche à basse fréquence cette méthode ne peut s'apliquer convenablement, nous utiliserons alors la méthode échantillonnage.

Il faut donc trouver la valeur pour laquelle on change de méthode de mesure. Nous allons tracer la précision en fonction de la fréquence pour les deux méthodes. Nous pouvons évaluer la résolution de chaqune de ces deux méthodes par les équations suivantes :

$$Precision_{BF} = rac{F_{clk}}{F_{signal}}$$

$$Precision_{HF} = rac{F_{signal}}{F_{etalon}}$$

Avec $F_{clk} = 50MHz$ et $F_{etalon} = 1Hz$




Figure 3 – Précision des deux méthodes

On s'apperçoit que pour avoir le maximun de précision il faut changer de méthode aux alentours de 7 KHz.

1.2.2 Choix de la conception en machine d'état

Notre conception étant entièrement synchrone, chaque sous module séquentiel de notre sytème sera une machine d'état avec le bloc M et G synchronisé sur la clock du FPGA. Cette conception en machine d'état nous assure des résultats après implémentation au plus proche des simulations. Par ailleurs nous avons aussi une meilleur lisibilité de notre programme et la méthodologie de débuggage est simplifiée car nous avons accès à l'état de notre machine lors des simulations.

2 Conception du système

2.1 Présentation du système

Le système final que nous implémenteons sur le FPGA ressemble à ceci :




Figure 4 – Diagramme A-0

L'utilisateur n'aura qu'à envoyer le signal dont il veut mesurer la fréquence. Pour une approche plus technique, décomposons ce bloc en sous modules :




FIGURE 5 – Diagramme A0

Notre fréquencemètre se décompose en 4 blocs principaux que nous développerons par la suite :

La mesure par étalon : Nous mesurons le nombre de fronts du signal pendant une période étalon de 1 seconde. Ce nombre de fronts est proportionnel à la fréquence.

La mesure par échantillonnage: Nous comptons le nombre de fronts d'horloge entre deux fronts du signal. Ce nombre est inversement proportionnel à la fréquence, il faudra l'inverser...

La décision : Nous choisissons quelle mesure est la plus précise pour être afficher, selon la fréquence de travail...

L'affichage: Nous affichons la valeur envoyée par le module de décision.

Par la suite, nous allons détailler ces modules dans le même ordre que nous les avons conçus.

2.2 Module d'affichage

2.2.1 Schéma bloc




Figure 6 – Diagramme A1 : module d'affichage

L'objectif de ce module est de transformer le résultat de la mesure (une succession de zéros et de uns sans unité) en une grandeur physique en décimal dans les grandeurs du système internationnal... Nous avons choisi de faire un bloc très générique : il recevra un nombre binaire codé sur 24 bits et une information sur son unité (Hertz ou milli-Hertz), il devra ensuite le formater et l'afficher sur les 4 afficheurs de la carte, en plaçant le point et déterminant le calibre.

trouver_calibre: Ce bloc détermine le calibre que nous allons afficher à l'utilisateur, c'est à dire la position du point, la led à allumer, et la puissance de 10 du nombre à afficher (utile pour la conversion dans le bloc suivant). Ce bloc est combinatoire.

trouver_digit: Ce module convertit en binaire codé décimal et affiche un à un les quatres digits significatifs de la fréquence. Il utilise des données déteminées par le bloc précédent. Il gère aussi le balayage en insérant un reatrd de 2ms entre deux digits et en commandant le sélecteur.

decodeur: Ce bloc se contente de convertir le BCD pour commander l'afficheur. Il est combinatoire.

2.2.2 Machine d'état

Ci dessous, le graphe d'état de la seule machine d'état du module d'affichage.




Figure 7 – Machine d'état de calcul_digit

Le signal *step* permet de sélectionner le digit de l'afficheur qui restera éclairé pendant 2ms. Cette machine d'état est d'après nous la plus intéressante de ce projet. Son code source est donné en annexe.

2.3 Mesure par étalon

2.3.1 Schéma bloc




FIGURE 8 – Diagramme A2 : mesure par étalon


L'objectif de ce module est de compter le nombre de front du signal pendant un temps fixe apellé "étalon". La période de cet étalon a été fixé précédemment à une seconde. Etant donné que cette méthode ne sera utilisée que pour les fréquences suppérieures au KHz (le seuil étant à 7kHz), nous ferons en sorte que la grandeur de sortie soit en Hz, ce qui nous permet de rentrer dans le chaier des charges en terme de précison et en terme de plage de fréquence en n'utilisant que 24bits. Ce module fera appel aux sous modules suivants :

rise_detect : Ce bloc permet de générer une impulsion durant exactement 1 cycle d'horloge lorsqu'un front montant est détecté sur son entrée.

clk1hz : Module de division de fréquence permettant de générer une fréquence de 1 Hertz pour cadencer les échelons.

compteur_fronts: Ce bloc compte le nombre de fronts du signal entre deux fronts du signal d'étalon, après chaque mesure, il met la valeur sur le bus de sortie et relance une nouvelle mesure.

2.3.2 Machines d'états







FIGURE 9 – Machine d'état de Clock $1 \mathrm{kHz}$

FIGURE 10 – Machine d'état de Rise_detect



 $Figure \ 11-Machine \ d'état \ de \ compteur_front$

2.4 Mesure par échantillonnage

2.4.1 Schéma bloc




FIGURE 12 - Diagramme A3: mesure par echantillonnage

L'objectif de ce module est de compter le nombre de front de l'horloge pendant deux front du signal d'entrée. Ce module fera appel aux sous modules suivants :

rise_detect : Ce bloc permet de générer une impulsion durant exactement 1 cycle d'horloge lorsqu'un front montant est détecté sur son entrée.

compteur_fronts: Ce bloc compte le nombre de fronts de l'horloge entre deux fronts du signal d'étalon, après chaque mesure, il met la valeur sur le bus de sortie et relance une nouvelle mesure.

perTofreq: Ce bloc permet de calculer la fréquence en effectuant une division.

2.4.2 Machines d'états




Figure 13 – Machine d'état de compteur clock

Figure 14 – Machine d'état de PerToFreq

2.5 Décision

Nous rapelons la composition finale du fréquencemètre :




Figure 15 – Diagramme A0

Le seul bloc manquant est celui de décision permettant de choisir quelle méthode va être sélectionner pour l'affichage. Voici la machine d'état de ce bloc :




Figure 16 – Machine d'état du bloc de décison

2.6 Performances du système

2.6.1 Erreur de mesure

Nous avons une suite de mesures à différentes fréquences pour regarder l'erreur commise. Une fois le calibrage effectué, on a une erreur maximale de 0.15%, ce qui nous convient parfaitement.




FIGURE 17 – Erreur de mesure de nôtre fréquencemètre

On s'aperçoit que l'on a un pic d'erreur aux alentours de 7KHz, fréquence à laquelle on bascule de méthode pour augmenter la précision.

2.6.2 Ressources mobilisées

Dans sa version finale, avec les réglages d'optimisation par défaut, le fréquencemètre utilise les ressources suivantes :

Device Utilization Summary							
Logic Utilization	Used	Available	Utilization	Note(s)			
Number of Slice Flip Flops	375	9,312	4%				
Number of 4 input LUTs	559	9,312	6%				
Number of occupied Slices	433	4,656	9%				
Number of Slices containing only related logic	433	433	100%				
Number of Slices containing unrelated logic	0	433	0%				
Total Number of 4 input LUTs	742	9,312	7%				
Number used as logic	559						
Number used as a route-thru	183						
Number of bonded <u>IOBs</u>	20	232	8%				
Number of BUFGMUXs	1	24	4%				
Average Fanout of Non-Clock Nets	3.05						

Figure 18 – Ressources mobilisées

3 Bilan

Le fréquencemètre final répond bien au cahier des charges. Cependant, des améliorations sont possibles : un système de calibration automatisé rendrait le système indépendant de l'horloge de la carte. Il faudrait cependant veiller à garder les mêmes ordres de grandeur en fréquence d'horloge pour ne pas faire déborder les signaux...

Ce projet nous a aussi permis de mieux appréhender les rudiments de la modélisation et la synthèse VHDL. Nous avons appris le synoptique de base qu'il faut suivre pour développer une application électronique numérique en VHDL. La conception entièrement synchrone à l'aide des machines d'état nous a permis d'obtenir des résultats pratiques identiques à la simulation.

A Manuel d'utilisateur

A.1 Introduction

L'utilisateur pourra utiliser le projet soit en utilisant le "component Fréquencemètre" pour l'inclure dans un autre projet soit l'utiliser directement sur la Nexys 2.

A.2 Component VHDL

Notre projet peut se résumer en un seul component suivant :




Figure 19 – "Component" du projet fréquence

A.3 Implémentation sur Nexys 2

En chargeant le .bit, l'utilisateur pourra utiliser le fréquencemètre.




Figure 20 – Implémentation sur carte Nexys 2

A.4 Fichier contrainte

L'utilisateur pourra éditer le fichier de contraintes selon ses besoins et les ressources disponibles.

```
net "rst" loc = "R17";
   net "clk" loc = "B8";
   net "mhz" loc = "R4";
5
   net "segments[0]" loc = "L18";
   net "segments[1]" loc = "F18";
   net "segments[2]" loc = "D17";
   net "segments[3]" loc = "D16";
   net "segments[4]" loc = "G14";
   net "segments[5]" loc = "J17";
   net "segments[6]" loc = "H14";
   net "point" loc = "C17";
15
   net "selecteur[0]" loc = "F15";
   net "selecteur[1]" loc = "C18";
17
   net "selecteur[2]" loc = "H17";
   net "selecteur[3]" loc = "F17";
21 net "calibre[0]" loc = "J14";
   net "calibre[1]" loc = "J15";
23 net "calibre[2]" loc = "K15";
25 net "entree" loc = "B4";
```

B Extrait code vhdl

B.1 Module trouver-digit

```
-- Jeremie Fourmann & Maxime Morin
    -- Projet Numerique 2EN 2012 - Realisation d'un frequencemetre
4
    -- Fichier : trouver_digit.vhd
   -- Description :
   library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
    use IEEE.STD_LOGIC_ARITH.ALL;
12
   entity trouver_digit is
14
       Port ( frequence : in STD_LOGIC_VECTOR (23 downto 0);
               puissance : in STD_LOGIC_VECTOR (2 downto 0);
16
               position_point : in STD_LOGIC_VECTOR (1 downto 0);
               digit : out STD_LOGIC_VECTOR (3 downto 0);
18
                  point_on : out STD_LOGIC;
                  clk : in STD_LOGIC;
20
                  rst : in STD_LOGIC;
               selecteur : out STD_LOGIC_VECTOR (3 downto 0));
22
    end trouver_digit;
24
    architecture Behavioral of trouver_digit is
26
    type etat is (init,calc_digit,attente, incremente,affiche,calc_comp,soustraction);
   signal etatf : etat; -- etat futur
28
    signal etatp : etat; -- etat present
    signal Spuissance : STD_LOGIC_VECTOR (2 downto 0);
   signal Sfrequence : STD_LOGIC_VECTOR (23 downto 0);
    signal comp : STD_LOGIC_VECTOR (23 downto 0);
   signal Sdigit : STD_LOGIC_VECTOR (3 downto 0);
    signal step : STD_LOGIC_VECTOR (1 downto 0);
   begin
38
    --Bloc F
   process(etatp, rst,Sfrequence,comp,step)
        if rst='0' then etatf <=init ;</pre>
42
        else
44
            case etatp is
            when init => etatf <= calc_comp;</pre>
46
            when calc_comp => etatf <= soustraction;</pre>
48
            when soustraction => etatf <= calc_digit;</pre>
50
            when calc_digit =>
                if(Sfrequence < comp) then etatf <= affiche;</pre>
                else etatf <= soustraction;</pre>
                end if;
54
            when affiche => etatf<= attente;</pre>
56
            when attente =>
58
                if (comp = X"00C350") then
60
                     if(step = "00") then etatf <= init;</pre>
                     else etatf <= calc_comp;</pre>
62
                     end if;
```

```
else etatf <= incremente;</pre>
                  end if;
64
             when incremente => etatf <= attente;</pre>
             when others => etatf <= init;
             end case;
70
         end if:
    end process;
72
    --Bloc M
74
    process(clk, rst)
    begin
76
         if (clk'event and clk = '1') then etatp <= etatf ;</pre>
         end if;
     end process;
80
     --Bloc G
    process(clk)
82
    begin
    if(clk'event and clk='1') then
         case etatp is
86
         when init => step <= "00"; Sfrequence <= frequence; Spuissance<=puissance;
         when calc_comp => Sdigit <= "0001";</pre>
                      if(Spuissance="110") then comp <= X"0F4240"; --10^6
90
                      elsif(Spuissance="101") then comp <= X"0186A0"; --10^5</pre>
                      elsif(Spuissance="100") then comp \leftarrow X"002710"; --10^4
92
                      elsif(Spuissance="011") then comp <= X"0003E8"; --10^3</pre>
                      elsif(Spuissance="010") then comp \leftarrow X"000064"; --10^2
94
                      elsif(Spuissance="001") then comp <= X"000000A"; --10^1
                      elsif(Spuissance="000") then comp <= X"000001"; --10^0</pre>
96
                      else comp <= X"000001"; --10^0</pre>
98
                      end if;
100
         when soustraction => if(Sfrequence >= comp) then Sfrequence <= Sfrequence - comp;
                                        else Sdigit <= "0000";</pre>
102
                                        end if;
104
         when calc_digit =>
                  if(Sfrequence >= comp) then Sdigit <= Sdigit + 1;</pre>
106
108
         when affiche =>
                  step <= step - 1 ;</pre>
110
                  Spuissance <= Spuissance - 1;</pre>
112
                  comp <= X"000000"; --Le signal va servir pour le comptage</pre>
                  digit <= Sdigit;</pre>
114
         when incremente =>
                  comp <= comp + 1; -- c est le bloc F qui verifie si on depasse la valeur</pre>
116
         when others =>
         end case;
122
     end if;
     end process;
124
     --dec_sel
    process(step)
126
     begin
         if(step="00") then selecteur <= "0111";</pre>
128
```

```
elsif(step="01") then selecteur <= "1011";</pre>
         elsif(step="10") then selecteur <= "1101";</pre>
130
         else selecteur <= "1110";</pre>
         end if;
132
     end process;
134
     --point_sel
    process(position_point, step)
136
     begin
         if(position_point = step) then point_on <='0';</pre>
138
         else point_on <= '1';</pre>
         end if;
140
     end process;
142
    end Behavioral;
```

B.2 Code complet

L'intégralité du code source relatif à ce projet est disponible à l'adresse :

https://github.com/maxn7/Frequencemetre