

Projet de VHDL

Réalisation d'un Fréquencemètre

JÉRÉMIE FOURMANN (Promo 2013 - Électronique)

MAXIME MORIN (Promo 2013 - Électronique)

29 mai 2012



Plan

1	Objectifs	2
1.1	Rappel du cahier des charges	2
1.2	Nos choix	2
1.2.1	Choix de la validité des méthodes de mesures	2
1.2.2	Choix de la conception en machine d'état	3
2	Conception du système	4
2.1	Présentation du système	4
2.2	Présentation des sous Modules	4
2.2.1	Schéma bloc	4
2.2.2	Machine d'état	4
2.2.3	Résultat de simulation	4
2.3	Performance du système	4
3	Bilan	5
A	Manuel d'utilisateur	6
A	Extrait de code VHDL	7

1 Objectifs

Le but de ce projet est de mesurer la fréquence d'un signal, le résultat de cette mesure sera affichée sur quatre afficheurs 7 segments.

1.1 Rappel du cahier des charges

Notre projet doit répondre aux contraintes suivantes :

Changement de gamme automatique : Pour garder le plus de précision possible, il faudra changer de méthode de mesure quand la fréquence dépassera une certaine valeur (voir partie nos choix).

Rafraîchissement de la mesure de 1s : Permet de garder une bonne fluidité lorsque la fréquence est amenée à changer.

Affichage sur 4 digits : Permet d'avoir une précision correcte

Plage de fréquence de 1Hz à 10 MHz

Affichage des calibres

RQ : Par ailleurs notre système affichera un message d'alerte quand le signal mesuré dépasse la plage de fréquence admise.

1.2 Nos choix

1.2.1 Choix de la validité des méthodes de mesures

Nous avons deux méthodes de mesures à notre disposition : méthode étalon et méthode échantillonnage.




FIGURE 1 – Méthode étalon



FIGURE 2 – Méthode échantillonnage

Ces deux méthodes sont complémentaires.

En effet pour un signal de fréquence élevé nous utiliserons la méthode étalon, elle permet d'avoir le maximum de précision.

En revanche à basse fréquence cette méthode ne peut s'appliquer convenablement, nous utilisons alors la méthode échantillonnage.

Il faut donc trouver la valeur pour laquelle on change de méthode de mesure. Nous allons tracer la précision en fonction de la fréquence pour les deux méthodes, à partir de cette courbe nous choisirons la valeur de basculement.

1.2.2 Choix de la conception en machine d'état

Notre conception étant entièrement synchrone, chaque sous module de notre système sera une machine d'état avec le bloc M et G synchronisé sur la clock du FPGA.

Cette conception en machine d'état nous assure une implémentation adapté aux fonctionnement du FPGA. Par ailleurs nous avons aussi une meilleur lisibilité de notre programme et une meilleur façon de débbugger car nous avons accès à l'état de notre machine lors des simulation.

2 Conception du système

2.1 Présentation du système

2.2 Présentation des sous Modules

2.2.1 Schéma bloc

2.2.2 Machine d'état

2.2.3 Résultat de simulation

2.3 Performance du système

3 Bilan

A Manuel d'utilisateur

A Extrait de code VHDL

```
1  -----
2  -- Company:
3  -- Engineer:
4  --
5  -- Create Date:    18:18:06 05/06/2012
6  -- Design Name:
7  -- Module Name:    nombre_24bits_generateur - Behavioral
8  -- Project Name:
9  -- Target Devices:
10 -- Tool versions:
11 -- Description:
12 --
13 -- Poue le test de notre module d'affichage
14 --
15 -- affiche une puissance de deux par seconde
16 --
17 -----
18 library IEEE;
19 use IEEE.STD_LOGIC_1164.ALL;

21 -- Uncomment the following library declaration if using
22 -- arithmetic functions with Signed or Unsigned values
23 --use IEEE.NUMERIC_STD.ALL;

25 -- Uncomment the following library declaration if instantiating
26 -- any Xilinx primitives in this code.
27 --library UNISIM;
28 --use UNISIM.VComponents.all;

29
30 entity nombre_24bits_generateur is
31     Port ( rst : in  STD_LOGIC;
32           clk : in  STD_LOGIC;
33           nombre : out STD_LOGIC_VECTOR (23 downto 0));
34 end nombre_24bits_generateur;

35
36 architecture Behavioral of nombre_24bits_generateur is
37 type etat is (init, calc_nombre, attente);

38
39 signal etatf : etat; --etat futur
40 signal etatp : etat; --etat present
41
42 signal timer : STD_LOGIC_VECTOR (23 downto 0);
43
44 begin
45
46     --Bloc F
47     process(etatp, rst)
48     begin
49         if rst='0' then etatf <=init ;
50         else
51             case etatp is
52             when init =>
53
54                 when others => etatf <= init;
55
56             end case;
57         end if;
58     end process;
59
60     --Bloc M
61     process(clk, rst)
62     begin
63         if (clk'event and clk = '1') then etatp <= etatf ;
64         end if;
```

```

65 end process;

67 --Bloc G
process(clk)
69 begin
    if(clk'event and clk='1') then
71
        case etatp is
73         when init =>

75         when others =>

77         end case;

79 end if;
end process;

81 --autres process
83 process(step)
begin
85
end process;
87

89 end Behavioral;

```