Projet de VHDL

Réalisation d'un Fréquencemètre

JÉRÉMIE FOURMANN (Promo 2013 - Eléctronique) MAXIME MORIN (Promo 2013 - Eléctronique)

26 mai 2012



Plan

1	Objectifs				
	1.1	Rappe	du cahier des charges	4	
	1.2	Nos ch	oix	4	
2	Conception du système				
	2.1	Présen	tation du système	•	
	2.2	Présen	tation des sous Modules	•	
		2.2.1	Schéma bloc	•	
		2.2.2	Machine d'état		
		2.2.3	Résulat de simulation	•	
	2.3	Perfor	nance du système	,	
3	Bilan Manuel d'utilisateur			4	
A					
٨	A. Extrait de code VHDL				

- 1 Objectifs
- 1.1 Rappel du cahier des charges
- 1.2 Nos choix

- 2 Conception du système
- 2.1 Présentation du système
- 2.2 Présentation des sous Modules
- 2.2.1 Schéma bloc
- 2.2.2 Machine d'état
- 2.2.3 Résulat de simulation
- 2.3 Performance du système

3 Bilan

A Manuel d'utilisateur

A Extrait de code VHDL

```
-- Company:
   -- Engineer:
                       18:18:06 05/06/2012
   -- Create Date:
    -- Design Name:
   -- Module Name:
                      nombre_24bits_generateur - Behavioral
    -- Project Name:
   -- Target Devices:
    -- Tool versions:
11
   -- Description:
   -- Poue le test de notre module d'affichage
   -- affiche une puissance de deux par seconde
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
   -- Uncomment the following library declaration if instantiating
   -- any Xilinx primitives in this code.
   --library UNISIM;
27
   --use UNISIM. VComponents.all;
   entity nombre_24bits_generateur is
        Port ( rst : in STD_LOGIC;
31
               clk : in STD_LOGIC;
               nombre : out STD_LOGIC_VECTOR (23 downto 0));
   end nombre_24bits_generateur;
   architecture Behavioral of nombre_24bits_generateur is
   type etat is (init, calc_nombre, attente);
   signal etatf : etat; --etat futur
   signal etatp : etat; --etat present
   signal timer : STD_LOGIC_VECTOR (23 downto 0);
43
   begin
^{45}
   --Bloc F
   process(etatp, rst)
47
   begin
       if rst='0' then etatf <=init ;</pre>
49
       else
            case etatp is
51
            when init =>
53
            when others => etatf <= init;
            end case;
        end if;
57
   end process;
59
   --Bloc M
   process(clk, rst)
61
   begin
        if (clk'event and clk = '1') then etatp <= etatf ;</pre>
        end if;
```

```
end process;
   --Bloc G
   process(clk)
  begin
   if(clk'event and clk='1') then
71
        case etatp is
       when init =>
73
       when others =>
75
       end case;
77
   end if;
   end process;
   --autres process
   process(step)
83
   begin
85
   end process;
87
   end Behavioral;
```