# Projet de VHDL

Réalisation d'un Fréquencemètre

JÉRÉMIE FOURMANN (Promo 2013 - Eléctronique) MAXIME MORIN (Promo 2013 - Eléctronique)

 $29~\mathrm{mai}~2012$ 



## Plan

1	Objecti	ifs :
	1.1 Ra	ppel du cahier des charges
	1.2 No	s choix
	1.2	
	1.2	.2 Choix de la conception en machine d'état
2	Concep	otion du système
	_	ésentation du système
		ésentation des sous Modules
	2.2	
	$\frac{2.2}{2.2}$	
	$\frac{2.2}{2.2}$	
	2.5 Per	rformance du système
3	Bilan	
$\mathbf{A}$	Manuel	l d'utilisateur
	A.1 Int	$\operatorname{roduction}$
		mponent VHDL
		plémentation sur Nexys 2
		chier contrainte
	A.4 FIC	
R	Extrait	de code VHDI.

### 1 Objectifs

Le but de ce projet est de meusurer la fréquence d'un signal, le résultat de cette mesure sera affichée sur quatres afficheurs 7 segments.

### 1.1 Rappel du cahier des charges

Notre projet doit répondre aux contraintes suivantes :

Changement de gamme automatique : Pour garder le plus de précision possible, il faudra changer de méthode de mesure quand la fréquence dépassera une certaine valeur (voir partie nos choix).

Rafraichissement de la mesure de 1s : Permet de garder une bonne fluidité lorsque la fréquence est ammenée à changer.

Affichage sur 4 digits: Permet d'avoir une précision correcte

Plage de fréquence de 1Hz à 10 MHz

Affichage des calibres

RQ : Par ailleurs notre système affichera un message d'alerte quand le signal mesuré dépasse la plage de fréquence admise.

#### 1.2 Nos choix

On a:

### 1.2.1 Choix de la validité des méthodes de mesures

Nous avons deux méthodes de mesures à notre disposition : méthode étalon et méthode échantillonage.




Figure 1 – Métode étalon



Figure 2 – Méthode échantillonage

Ces deux méthodes ne sont pas meilleur l'une que l'autre, elles sont complémentaires.

En effet pour un signal de fréquence élevé nous utiliseron la méthode étalon, elle permet d'avoir le maximum de précision.

En revanche à basse fréquence cette méthode ne peut s'apliquer convenablement, nous utilisons alors la méthode échantillonage.

Il faut donc trouver la valeur pour laquelle on change de méthode de mesure. Nous allons tracer la précision en fonction de la fréquence pour les deux méthodes

$$Precision_{BF} = \frac{F_{clk}}{F_{signal}}$$

Projet de VHDL 2 M.Morin J.Fourmann

$$Precision_{HF} = \frac{F_{signal}}{F_{talon}}$$




Figure 3 – Précision des deux méthodes

On s'aperçoit que pour avoir le maximun de précision il faut changer de méthode aux alentours de 7 KHz.

### 1.2.2 Choix de la conception en machine d'état

Notre conception étant entièrement synchrone, chaque sous module de notre sytème sera une machine d'état avec le bloc M et G synchronisé sur la clock du FPGA.

Cette conception en machine d'état nous assure une implémentation adapté aux fonctionement du FPGA. Par ailleurs nous avons aussi une meilleur lisibilité de notre programme et une meilleur facon de débugger car nous avons accès à l'état de notre machine lors des simulations.

- 2 Conception du système
- 2.1 Présentation du système
- 2.2 Présentation des sous Modules
- 2.2.1 Schéma bloc
- 2.2.2 Machine d'état
- 2.2.3 Résulat de simulation
- 2.3 Performance du système

# 3 Bilan

### A Manuel d'utilisateur

### A.1 Introduction

L'utilisateur pourra utilisé le projet soit en utilisant le component Fréquencemètre pour l'inclure dans un autre projet soit l'utilisé directement sur la Nexys 2.

### A.2 Component VHDL

Notre projet peut se résumer en un seul component suivant :

### A.3 Implémentation sur Nexys 2

En chargent le .bit, l'utilisateur pourra utilisé le fréquencemètre.




Figure 4 – Implémentation sur carte Nexys 2

### A.4 Fichier contrainte

L'utilisateur pourra édité le fichier de contraintes selon ses besoins et ressources disponible.

```
1    net "rst" loc = "R17";
    net "clk" loc = "B8";
3    net "mhz" loc = "R4";
5
7    net "segments[0]" loc = "L18";
    net "segments[1]" loc = "F18";
9    net "segments[2]" loc = "D17";
    net "segments[3]" loc = "D16";
1    net "segments[4]" loc = "G14";
    net "segments[5]" loc = "J17";
```

```
13  net "segments[6]" loc = "H14";
  net "point" loc = "C17";

15
  net "selecteur[0]" loc = "F15";
17  net "selecteur[1]" loc = "C18";
  net "selecteur[2]" loc = "H17";
19  net "selecteur[3]" loc = "F17";

21  net "calibre[0]" loc = "J14";
  net "calibre[1]" loc = "J15";
23  net "calibre[2]" loc = "K15";
25  net "entree" loc = "B4";
```

### B Extrait de code VHDL

```
-- Company:
   -- Engineer:
                       18:18:06 05/06/2012
    -- Create Date:
   -- Design Name:
    -- Module Name:
                      nombre_24bits_generateur - Behavioral
   -- Project Name:
    -- Target Devices:
   -- Tool versions:
    -- Description:
12
    -- Poue le test de notre module d'affichage
    -- affiche une puissance de deux par seconde
16
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC_STD.ALL;
24
   -- Uncomment the following library declaration if instantiating
   -- any Xilinx primitives in this code.
   --library UNISIM;
   --use UNISIM. VComponents.all;
28
   entity nombre_24bits_generateur is
30
        Port ( rst : in STD_LOGIC;
               clk : in STD_LOGIC;
32
               nombre : out STD_LOGIC_VECTOR (23 downto 0));
   end nombre_24bits_generateur;
   architecture Behavioral of nombre_24bits_generateur is
   type etat is (init, calc_nombre, attente);
   signal etatf : etat; --etat futur
   signal etatp : etat; --etat present
   signal timer : STD_LOGIC_VECTOR (23 downto 0);
   begin
   --Bloc F
   process(etatp, rst)
   begin
48
       if rst='0' then etatf <=init ;</pre>
       else
50
            case etatp is
            when init =>
52
            when others => etatf <= init;
            end case;
        end if;
   end process;
58
   --Bloc M
60
   process(clk, rst)
   begin
        if (clk'event and clk = '1') then etatp <= etatf ;</pre>
       end if;
```

```
end process;
66
   --Bloc G
   process(clk)
   begin
   if(clk'event and clk='1') then
        case etatp is
72
       when init =>
74
       when others =>
76
       end case;
78
   end if;
   end process;
   --autres process
   process(step)
   begin
   end process;
   end Behavioral;
```