

EEL 480 – Laboratório de Sistemas Digitais 2º Trabalho – 2020/2

Frederico Januario Lisbôa Mayara Azevedo Aragão

120059054 115060969

Calculadora BCD

Sumário

- ➤ Introdução
- > Objetivos
- > Módulos escolhidos
- > Implementação
- > Testes
- ➤ Conclusão

1. Introdução

Este relatório tem como objetivo explicar as decisões tomadas na construção de uma Calculadora BCD, como proposto para o segundo trabalho prático da disciplina de Sistemas Digitais.

2. Objetivos

Este trabalho tem como objetivo desenvolver uma calculadora que realiza a soma ou multiplicação de 2 números naturais arbitrários A e B de até 4 algarismos, exclusivamente por operações algarismo-a-algarismo do tipo BCD.

Além disso, o sistema possui interface para o teste da ALU, realizado através da placa de desenvolvimento virtual Altera DE-2-115, no Labsland.

O sistema deverá realizar a carga dos dois operandos A e B, identificados pelas chaves da placa, ao apertar um botão, os valores de A e B devem aparecer nos displays de 7 segmentos da placa para melhor visualização da operação executada.

3. Módulos escolhidos

Como solicitado, os módulos de soma e multiplicação foram implementados em BCD. Para solucionar o problema dado, implementamos alguns módulos para serem importados dentro do módulo principal da nossa calculadora. A seguir, os módulos e suas respectivas descrições.

3.1. Soma Algarismo

Este módulo, possui como entrada 3 sinais, todos com 4 bits ao todo. A implementação consiste em fazer a soma de dois algarismos em BCD, ou seja, considerando que caso a operação resulte em um valor maior que 9, deve ser armazenada em algarismo de unidade, e algarismo da dezena.

O resultado final, faz uma comparação entre o resultado da soma dos sinais de A, B e Carryln, caso menor que 10, a saída permanece a mesma (representa a unidade) e o carryOut representará o 0 (deneza).

Para o caso onde o resultado da soma é maior que 10 e menor que 20 (para a implementação da soma não resultará em valores maiores que 20, mas para a multiplicação pode resultar), o carryOut recebe 1 e a saída tem seu valor subtraído de 10.

No caso onde o resultado da soma é maior que 20 e menor que 27, (utilizado na multiplicação, como explicaremos a seguir), o CarryOut recebe 2 e a saída é subtraída de 20.

Lembrando que esses valores são dados em STD_LOGIC_VECTOR(3 downto 0), e utilizamos esta técnica para manter no padrão BCD.

3.2. Soma

Para implementar a soma da calculadora (este módulo será importado no arquivo Top-Level-Entity), temos como entrada os valores de A e B fornecidos pela chaves da placa e representados em bcd. Este módulo importa o módulo anterior, de **Soma Algarismo**, e o executa quatro vezes.

Para cada algarismo em BCD dado de A e B, o CarryOut a da soma dos algarismos da unidade de A e B, entram como CarryIn na soma dos algarismos da dezena de A e B, e assim sucessivamente. Até que por fim, o resultado é dado pela saída S, e o algarismo mais significativo representado pelo CarryOut.

3.3. Multiplica Algarismo

Para implementar uma soma entre dois algarismos em BCD, fizemos este módulo que tem como entrada um algarismo de A e um algarismo de B para a multiplicação, que é feita utilizando a multiplicação da biblioteca

IEEE.NUMERIC_STD, e após a multiplicação dos algarismos dados, fazemos uma divisão por 10, para retornar a dezena do resultado em D, e o resto da divisão por 10, retornamos a unidade U, para ser utilizado pelo módulo a seguir.

3.4. Multiplica Linha

Neste módulo, importamos os módulos já implementados de **Multiplicação de algarismo** e **soma de algarismo**. Neste módulo, fizemos a multiplicação de um número A com 4 algarismos BCD, por um algarismo de B.

Foi decidido implementar desse modo, levando em consideração a forma que fazemos a multiplicação manualmente, ou seja, multiplicamos o primeiro número por cada algarismo do segundo número.

No primeiro passo, fazemos a multiplicação, de cada algarismo de A, com o algarismo de B (entradas). Após realizar cada multiplicação, implementamos a soma dos algarismos dados.

Considerando que a unidade do resultado da multiplicação do algarismo menos significativo de A com o algarismo de B, será a unidade da saída. Já a unidade da segunda multiplicação (dezena de A com algarismo de B), será a soma dos algarismos da dezena da primeira multiplicação com a unidade da segunda multiplicação e o CarryOut da primeira multiplicação entra como CarryIn na segunda multiplicação. Este processo é repetido sucessivamente, e a saída resultante contém 5 algarismos BCD, ou seja, é representada por um STD_LOGIC_VECTOR(19 downto 0).

3.5. Soma 32 bits

Esta soma foi implementada, espelhada na **soma** (3.2) de 4 algarismos, contudo, para entrada, fornecemos um número em BCD com 8 algarismos.

Foi projetada para realizarmos as somas dos resultados do módulo **Multiplicação Linha** deslocados de n algarismos em BCD para esquerda, sendo n o índice do algarismo de B em BCD. Ou seja, para o resultado da multiplicação de A pela unidade de B, apenas acrescentamos 3 zeros à esquerda. Para a multiplicação de A pela dezena de B, acrescentamos no resultado da multiplicação da linha, 2 zeros a esquerda e 1 zero a direita, e assim sucessivamente.

3.6. Multiplicação

Este módulo importa os módulos **Multiplicação Linha** e **Soma 32 bits**. Primeiramente, são feitas quatro operações de Multiplicação Linha, de A por

cada algarismo BCD dado em B. O resultado é convertido em 8 algarismos BCD (32 bits) de acordo com o índice de B, como descrito no módulo anterior.

O segundo passo é fazer a soma dois a dois dos resultados convertidos, que após 3 somas deve retornar o resultado esperado. Para as somas dois a dois realizadas nesta etapa, o Carryln é sempre nulo.

3.7. Calculadora

Para a Top-Level-Entity, importamos os módulos principais do nosso projeto, que são a **Soma** e a **Multiplicação**. Para selecionar qual operação deve ser executada pela nossa calculadora, o sinal de entrada OP, define a operação escolhida. Caso OP = 0, operação é soma, caso contrário (OP =1) operação é de multiplicação entre os valores dados de A e B.

Aplicamos os componentes importados em sinais auxiliares, portanto, caso a operação seja de soma, o resultado é concatenado com 3 zeros à esquerda, com o carryOut da soma, e com a saída da soma, totalizando 8 algarismos de saída em BCD (32bits). Caso a operação seja de multiplicação, a saída da calculadora é diretamente a saída da multiplicação, já com 8 algarismos em BCD.

3.8. Decodificador de 7 segmentos

Para que o resultado seja traduzido para um display de 7 segmentos como solicitado no Labsland, foi implementado um módulo de decodificador que faz a representação de um vetor de 4 bits em um display de 7 segmentos com representação numérica em BCD.

Como nossa saída da **calculadora** possui 32 bits, fizemos a decodificação dos bits de saída em 8 displays e a representação dos números de entrada A e B em 4 displays cada quando o botão *KEY(2)* não está pressionado e quando selecionando, o resultado da operação aparece nos displays.

4. Implementação

4.1. Quartus

4.1.1. Módulo somaAlgarismo.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
☐ entity somaAlgarismo is
☐ Port (A : in STD_LOGIC_VECTOR(3 DOWNTO 0);
☐ B : in STD_LOGIC_VECTOR(3 DOWNTO 0);
☐ cin : in STD_LOGIC_VECTOR(3 DOWNTO 0);
☐ cout : out STD_LOGIC_VECTOR (3 DOWNTO 0);
☐ S : out STD_LOGIC_VECTOR(3 DOWNTO 0));
☐ and SomaAlgarismo:
         end SomaAlgarismo;
        ☐ architecture estrutura of SomaAlgarismo is
               -- criando sinais auxiliares para fazer o tratamento dos dados para bcd!
signal S_bcd : std_logic_vector(4 DOWNTO 0);
signal S_aux : std_logic_vector(4 DOWNTO 0);
               signal A_aux : std_logic_vector(4 DOWNTO 0);
signal B_aux : std_logic_vector(4 DOWNTO 0);
signal cin_aux : std_logic_vector(4 DOWNTO 0);
signal cout_aux : std_logic_vector(4 DOWNTO 0);
25
26
27
28
23
33
33
33
33
33
34
44
44
44
44
44
44
45
45
51
52
                    --concatenando variaveis
                    --utilizando biblioteca unsigned
                    AjusteBCD: process(S_aux)
begin
if S_aux < 10 then -- se soma<10, nao é necessario fazer ajuste
                                   S_bcd <= S_aux;
cout_aux <= "00000";</pre>
                              elsif S_aux < 20 then -- se 10<soma<20, adicionar 1 ao cout e diminuir 10 da soma!
                                   S_bcd <= S_aux - "01010";
cout_aux <= "00001";</pre>
                              end if;
end process;
53
54
55
56
57
58
                    S <= S_bcd(3 DOWNTO 0);
cout <= cout_aux(3 DOWNTO 0);</pre>
          end estrutura;
```

4.1.2. Módulo soma.vhd

4.1.3. Módulo multiplicaAlgarismo.vhd

4.1.4. Módulo multiplicaLinha.vhd

```
Inbrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.all;
         ⊟entity multiplicaLinha is
                   Port (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);

B : in STD_LOGIC_VECTOR(3 DOWNTO 0);

S : out STD_LOGIC_VECTOR(19 DOWNTO 0));
 6
7
          end multiplicaLinha;
10
         □architecture estrutura of multiplicaLinha is
11
12
13
14
15
16
17
                   component multiplicaAlgarismo is
                         mporient multiplicaAlgarismo is
Port (A : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    B : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    D : out STD_LOGIC_VECTOR(3 DOWNTO 0);
    U : out STD_LOGIC_VECTOR(3 DOWNTO 0));
d component:
         Ē
18
19
20
21
22
23
24
25
26
27
28
29
30
                   end component;
                   component somaAlgarismo is
  Port (A : in STD_LOGIC_VECTOR(3 DOWNTO 0);
        B : in STD_LOGIC_VECTOR(3 DOWNTO 0);
        cin : in STD_LOGIC_VECTOR(3 DOWNTO 0);
        cout : out STD_LOGIC_VECTOR(3 DOWNTO 0);
        S : out STD_LOGIC_VECTOR(3 DOWNTO 0));
end component;
         --Sinais para armazenar cada resultado da multiplicacao por Algarismo signal DO: STD_LOGIC_VECTOR(3 DOWNTO 0); signal D1: STD_LOGIC_VECTOR(3 DOWNTO 0); signal D2: STD_LOGIC_VECTOR(3 DOWNTO 0); signal D3: STD_LOGIC_VECTOR(3 DOWNTO 0);
31
32
33
34
35
                  signal U0 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal U1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal U2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal U3 : STD_LOGIC_VECTOR(3 DOWNTO 0);
36
37
38
39
40
41
42
43
44
45
46
47
48
50
                   --Sinais Para armazenar os carryout auxiliares da soma da unidade com a dezena do resultado anterior signal CO: STD_LOGIC_VECTOR(3 DOWNTO 0); signal C1: STD_LOGIC_VECTOR(3 DOWNTO 0); signal C2: STD_LOGIC_VECTOR(3 DOWNTO 0); signal C3: STD_LOGIC_VECTOR(3 DOWNTO 0);
                   --Sinais para armazenar os algarismos em bcd da saida
                   signal S0 : STD_LOGIC_VECTOR(3 DOWNTO 0);
                   signal S1 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal S2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal S3 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal S4 : STD_LOGIC_VECTOR(3 DOWNTO 0);
51
52
53
                   begin
54
55
56
57
58
59
                    --primeiramente fazer as multiplicacoes individuais de cada algarimo de A pelo algarismo de B.
                   Multiplicao0: multiplicaAlgarismo Port Map ( A \Rightarrow A(3 DOWNTO 0),
          B => B,
D => D0,
U => U0);
60
61
62
63
64
65
66
67
70
71
72
73
74
75
76
77
78
80
                  ģ
                  Multiplicao2: multiplicaAlgarismo Port Map ( A \Rightarrow A(11 DOWNTO 8),
          \Box
                                                                                                                   B => B,
D => D2
                                                                                                                   U \Rightarrow U2);
                  Multiplicao3: multiplicaAlgarismo Port Map ( A \Rightarrow A(15 DOWNTO 12), B \Rightarrow B, D \Rightarrow D3,
          \vdash
                                                                                                                   U => U3):
                    --fazer a soma da unidade de Mx encontrado com a dezena de Mx-1
81
82
83
84
85
                   S0 <= U0;
                   Soma0: somaAlgarismo Port Map(A => D0,
B => U1,
cin => "0000",
cout => C0,
S => S1);
          ㅂ
88
89
90
          \vdash
                   Somal: somaAlgarismo Port Map(A => D1,
                                                                                   B => U2,
cin => C0,
cout => C1,
S => S2);
91
92
93
94
95
96
97
                   Soma2: somaAlgarismo Port Map(A \Rightarrow D2, B \Rightarrow U3,
                                                                                    cin => C1,
cout => C2,
S => S3);
98
```

4.1.5. Módulo soma32.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
    2
             Dentity Soma32 is
Dentity Soma32 is
Dentity Soma32 is
Dentity Soma32 is
Dentity Stop Logic_VECTOR(31 DOWNTO 0);
S: out STD_LOGIC_VECTOR(31 DOWNTO 0);
Cin: in STD_LOGIC_VECTOR(3 DOWNTO 0);
Cout: out STD_LOGIC_VECTOR(3 DOWNTO 0));
Dend Soma32;
    5
    6
 10
 11
12
              □architecture estrutura of Soma32 is
13
14
                           component somaAlgarismo is
Port (A : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    B : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    cin : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    cout : out STD_LOGIC_VECTOR (3 DOWNTO 0);
    s : out STD_LOGIC_VECTOR(3 DOWNTO 0));
end component;
              15
16
 18
19
20
21
22
23
24
25
26
27
28
29
                           signal cout0: std_logic_vector(3 DOWNTO 0);
signal cout1: std_logic_vector(3 DOWNTO 0);
signal cout2: std_logic_vector(3 DOWNTO 0);
signal cout3: std_logic_vector(3 DOWNTO 0);
signal cout4: std_logic_vector(3 DOWNTO 0);
signal cout5: std_logic_vector(3 DOWNTO 0);
signal cout6: std_logic_vector(3 DOWNTO 0);
 30
31
32
33
                                    ᆸ
 34
35
 36
37
                                    Somal: SomaAlgarismo Port Map(A \Rightarrow A(7 downto 4),
B \Rightarrow B(7 downto 4),
cin \Rightarrow cout0,
cout \Rightarrow cout1,
S \Rightarrow S(7 downto 4));
              38
 39
 40
41
42
43
44
45
46
47
48
49
50
51
52
                                    Soma2: SomaAlgarismo Port Map(A \Rightarrow A(11 downto 8),
B \Rightarrow B(11 downto 8),
cin \Rightarrow cout1,
cout \Rightarrow cout2,
S \Rightarrow S(11 downto 8));
               ₽
                                    F
 53
                                   Soma4: SomaAlgarismo Port Map(A => A(19 downto 16), 
 B => B(19 downto 16), cin => cout3, cout => cout4, S => S(19 downto 16));
55
56
57
58
59
60
                                   Soma5: SomaAlgarismo Port Map(A => A(23 downto 20), B => B(23 downto 20), cin => cout4, cout => cout5, S => S(23 downto 20));
61
62
63
64
65
66
67
70
71
77
77
77
77
77
77
                                   Soma6: SomaAlgarismo Port Map(A \Rightarrow A(27 downto 24),
B \Rightarrow B(27 downto 24),
cin \Rightarrow cout5,
cout \Rightarrow cout6,
S \Rightarrow S(27 downto 24));
              Ė
                                   Soma7: SomaAlgarismo Port Map(A \Rightarrow A(31 downto 28),
B \Rightarrow B(31 downto 28),
cin \Rightarrow cout6,
cout \Rightarrow cout,
S \Rightarrow S(31 downto 28));
              Lend estrutura;
```

4.1.6. Módulo multiplicacao.vhd

```
Nibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  1234567
           entity Multiplicacao is
                     Port (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);

B : in STD_LOGIC_VECTOR(15 DOWNTO 0);

S : out STD_LOGIC_VECTOR(31 DOWNTO 0));
            end Multiplicacao;
8
9
10
          □architecture estrutura of Multiplicacao is
end component;
                    component Soma32 is
Port (A : in STD_LOGIC_VECTOR(31 DOWNTO 0);
    B : in STD_LOGIC_VECTOR(31 DOWNTO 0);
    S : out STD_LOGIC_VECTOR(31 DOWNTO 0);
    cin : in STD_LOGIC_VECTOR(3 DOWNTO 0);
    cout : out STD_LOGIC_VECTOR (3 DOWNTO 0));
}
                     signal M0 : STD_LOGIC_VECTOR(19 DOWNTO 0);
signal M1 : STD_LOGIC_VECTOR(19 DOWNTO 0);
signal M2 : STD_LOGIC_VECTOR(19 DOWNTO 0);
signal M3 : STD_LOGIC_VECTOR(19 DOWNTO 0);
                     signal S0 : STD_LOGIC_VECTOR(31 DOWNTO 0);
signal S1 : STD_LOGIC_VECTOR(31 DOWNTO 0);
signal S2 : STD_LOGIC_VECTOR(31 DOWNTO 0);
signal S3 : STD_LOGIC_VECTOR(31 DOWNTO 0);
                      signal SS1 : STD_LOGIC_VECTOR(31 DOWNTO 0); -- Saidas da soma dois a dois
signal SS2 : STD_LOGIC_VECTOR(31 DOWNTO 0);
                     signal CS1 : STD_LOGIC_VECTOR(3 DOWNTO 0); -- carrys
signal CS2 : STD_LOGIC_VECTOR(3 DOWNTO 0);
signal CS3 : STD_LOGIC_VECTOR(3 DOWNTO 0);
                     ₽
                      Mult_1 : multiplicaLinha
                     Port Map(A => A,

B => B(7 downto 4),

S => M1);
           ₽
                    \label{eq:multiplicaLinha} \begin{array}{ll} \text{Mult}\_2 : \text{multiplicaLinha} \\ \text{Port Map}(A \Rightarrow A, \\ B \Rightarrow B \begin{pmatrix} 11 \\ \text{downto } 8 \end{pmatrix}, \\ S \Rightarrow M2); \end{array}
55
56
57
58
59
60
                     Mult_3 : multiplicaLinha

Port Map(A => A,

B => B(\frac{15}{2} downto \frac{12}{2}),
61
62
63
64
65
66
                                         S \Rightarrow M3;
                     --ajustando as saidas da multiplicacao para 32 bits para fazer a soma:
                     S0 <= "000000000000" & M0;

S1 <= "00000000" & M1 & "0000";

S2 <= "0000" & M2 & "00000000";

S3 <= M3 & "000000000000";
68
69
70
71
72
73
74
75
76
77
78
79
80
                      Soma0 : Soma32
                    Soma0 : Soma32

Port Map(A => 50,

B => 51,

S => 551,

cin => "0000",

cout => C51);
                     Soma1 : Soma32

Port Map(A => S2,

B => S3,

S => SS2
           81
82
83
84
85
                                         B => 53,
S => SS2,
cin => "0000",
                     86
87
88
89
90
91
92
93
94
            end estrutura;
```

4.1.7. Top Level Entity mycalculadora.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity mycalculadora is
               Port (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);
    B : in STD_LOGIC_VECTOR(15 DOWNTO 0);
    OP : in STD_LOGIC; -- 0(soma) , 1(multiplicacao)
    S : out STD_LOGIC_VECTOR(31 DOWNTO 0));
       \dot{\Box}
         end mycalculadora;
       □architecture estrutura of mycalculadora is
               component Soma is
       Port (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);
                        B: in STD_LOGIC_VECTOR(15 DOWNTO 0);
S: out STD_LOGIC_VECTOR(15 DOWNTO 0);
cin: in STD_LOGIC_VECTOR(3 DOWNTO 0);
cout: out STD_LOGIC_VECTOR(3 DOWNTO 0));
               end component;
       ᆸ
               component Multiplicacao is
               Port (A : in STD_LOGIC_VECTOR(15 DOWNTO 0);
    B : in STD_LOGIC_VECTOR(15 DOWNTO 0);
    S : out STD_LOGIC_VECTOR(31 DOWNTO 0));
               end component;
               signal cout0 : STD_LOGIC_VECTOR(3 DOWNTO 0);
               signal S_soma : STD_LOGIC_VECTOR(15 DOWNTO 0);
signal S_mult : STD_LOGIC_VECTOR(31 DOWNTO 0);
                    Somador: Soma
       Port Map(A \Rightarrow A,
                                  B => B,
cin => "0000"
                                  cout => cout0,
                                  S \Rightarrow S_soma);
                    Multiplicador: Multiplicacao
                    Port Map(A => A,
B => B,
       s => s_mult);
48
49
50
51
52
53
54
55
56
57
        \Box
                    Operacao: process (S_soma, S_mult, OP)
                    begin
if OP = '0' then
       10十回
                             S <= "000000000000" & cout0 & S_soma;
                         else
                         end if;
                    end process;
          end estrutura:
```

4.2. Labsland

No Labsland, devemos interpretar o chaveamento da placa para que os números A e B da entrada sejam lidos. Isto porque cada número, vai precisar de 16 chaves para leitura do valor passado(*SW(15 downto 0)*), após um clique no botão *KEY(0)*, os valores em A são carregados e um clique em *KEY(1)* carrega os valores das chaves em B. A operação escolhida foi implementada na chave (*SW(17)*).

Além disso, será necessário utilizar um decodificador para display BCD para mostrar numericamente os valores de A, B e o resultado da operação. Para isto, utilizamos os 8 displays da placa, sendo que quando o botão virtual *KEY(2)* não estiver pressionado, serão

exibidos os valores de A (HEX7 a HEX4) e B(HEX3 a HEX0), e quando for pressionado, será exibido o resultado da operação correspondente.

4.2.1. Top Level Entity *myproject.vhd*:

```
library IEEE;
                use IEEE.STD_LOGIC_1164.ALL;
            ⊟entity myproject is
⊟ Port (SW: in std_logic_vector(17 downto 0);
KEY: in std_logic_vector(3 downto 0); -- default 1/ press 0
HEXO, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6, HEX7: out std_logic_vector(6 downto 0));
   5
               end myproject ;
10
             □architecture estrutura of myproject is
12
13
                          component mycalculadora is
                         Port ( A : in STD_LOGIC_VECTOR(15 DOWNTO 0);

B : in STD_LOGIC_VECTOR(15 DOWNTO 0);

OP : in STD_LOGIC; -- O(soma) , 1(multiplicacao)

S : out STD_LOGIC_VECTOR(31 DOWNTO 0));
             15
16
17
18
                         end component;
19
20
                         component mydecodificadorBCD is
   PORT (Sinal : in std_logic_vector(3 downto 0);
        Display: out std_logic_vector(6 downto 0));
             21
22
23
                          end component;
24
25
26
27
28
29
                         signal Saida: STD_LOGIC_VECTOR(31 DOWNTO 0);
signal A: STD_LOGIC_VECTOR(15 DOWNTO 0);
signal B: STD_LOGIC_VECTOR(15 DOWNTO 0);
                         signal A_HEX4: std_logic_vector(6 downto 0);
signal A_HEX5: std_logic_vector(6 downto 0);
signal A_HEX6: std_logic_vector(6 downto 0);
signal A_HEX7: std_logic_vector(6 downto 0);
30
32
33
34
35
36
37
                         signal B_HEX0: std_logic_vector(6 downto 0);
signal B_HEX1: std_logic_vector(6 downto 0);
signal B_HEX2: std_logic_vector(6 downto 0);
signal B_HEX3: std_logic_vector(6 downto 0);
 38
                        signal S_HEX0: std_logic_vector(6 downto 0);
signal S_HEX1: std_logic_vector(6 downto 0);
signal S_HEX2: std_logic_vector(6 downto 0);
signal S_HEX3: std_logic_vector(6 downto 0);
signal S_HEX4: std_logic_vector(6 downto 0);
signal S_HEX5: std_logic_vector(6 downto 0);
signal S_HEX6: std_logic_vector(6 downto 0);
signal S_HEX7: std_logic_vector(6 downto 0);
39
40
41
42
43
44
45
46
47
48
49
                         begin
                                  Chaveamento: process (SW(17 downto 0), KEY(3 downto 0))
 51
52
53
54
55
56
57
58
59
60
                                 begin

if KEY(0) = '0' then

A <= SW(15 downto 0);

end if;
             if KEY(1) = '0' then
    B <= SW(15 downto 0);
end if;</pre>
 61
62
63
64
65
                                  end process;
                                  Calcular: mycalculadora
                                  Port Map( A => A,
B => B,
              ᆸ
 66
67
                                                          OP => SW(17),
S => Saida);
 68
                                  dec0: mydecodificadorBCD port map(A(3 downto 0), A_HEX4);
dec1: mydecodificadorBCD port map(A(7 downto 4), A_HEX5);
dec2: mydecodificadorBCD port map(A(11 downto 8), A_HEX6);
dec3: mydecodificadorBCD port map(A(15 downto 12), A_HEX7);
 69
70
71
72
73
74
75
                                  dec4: mydecodificadorBCD port map(B(3 downto 0),B_HEX0);
dec5: mydecodificadorBCD port map(B(7 downto 4),B_HEX1);
dec6: mydecodificadorBCD port map(B(11 downto 8),B_HEX2);
dec7: mydecodificadorBCD port map(B(15 downto 12),B_HEX3);
 76
77
```

```
dec8: mydecodificadorBCD port map(Saida(3 downto 0),S_HEX0); dec9: mydecodificadorBCD port map(Saida(7 downto 4),S_HEX1); dec10: mydecodificadorBCD port map(Saida(11 downto 8),S_HEX2); dec11: mydecodificadorBCD port map(Saida(15 downto 12),S_HEX2); dec12: mydecodificadorBCD port map(Saida(19 downto 16),S_HEX4); dec13: mydecodificadorBCD port map(Saida(23 downto 20),S_HEX5); dec14: mydecodificadorBCD port map(Saida(27 downto 24),S_HEX6); dec15: mydecodificadorBCD port map(Saida(31 downto 28),S_HEX7);
    80
    81
    83
84
    85
   86
87
    88
    89
90
                                        EscolherDisplay: process (KEY(2))
                                        begin
if KEY(2) = '1' then
                  91
                                                         KEY(2) = 1 tn
HEX0 <= B_HEX0;
HEX1 <= B_HEX1;
HEX2 <= B_HEX2;
HEX3 <= B_HEX3;</pre>
    92
93
    94
    95
                                                    HEX4 <= A_HEX4;

HEX5 <= A_HEX5;

HEX6 <= A_HEX6;

HEX7 <= A_HEX7;

end if;
   97
   98
   99
100
101
102
                                                    if KEY(2) = '0' then
HEX0 <= S_HEX0;
HEX1 <= S_HEX1;
HEX2 <= S_HEX2;</pre>
103
                 104
105
106
107
                                                          HEX3 <= S_HEX3;
108
109
                                                          HEX4 <= S_HEX4;
HEX5 <= S_HEX5;
110
111
                                                          HEX6 <= S_HEX6;
                                                          HEX7 <= S_HEX7;
112
113
114
                                                  end if:
                                        end process;
115
                     end estrutura:
116
```

4.2.2. mydecodificadorBCD.vhd


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                  use IEEE.numeric_std.all;
   4
             ENTITY mydecodificadorBCD is
   5
                          GENERIC (N: INTEGER := 4); -- Numero de bits
   6
7
8
9
                          PORT (Sinal : in std_logic_vector(N-1 downto 0);
     Display: out std_logic_vector(6 downto 0));
             ᆸ
10
               END mydecodificadorBCD;
11
             □ARCHITECTURE Teste of mydecodificadorBCD is
14
15
             □ BEGIN
16
17
18
19
                          --anodo
                          process(Sinal)
begin
             Ė
             case sinal is
when x"0" => Display<="1000000";
when x"1" => Display<="1111001";
when x"2" => Display<="0100100";
when x"3" => Display<="0110000";
when x"3" => Display<="0110000";
when x"5" => Display<="0011001";
when x"6" => Display<="0010010";
when x"7" => Display<="1111000";
when x"8" => Display<="00000000";
when x"8" => Display<="00000000";
when x"8" => Display<="1000000";
when x"0" => Display<="1000000";
when x"d" => Display<="10000000";
when x"f" => Display<="10000000";
20
                                  case Sinal is
21
22
23
24
25
26
27
28
29
 30
 31
 32
 33
34
 35
36
37
38
                                  when others=> Display<="1111111";
39
40
41
                          end process;
              END Teste;
42
```

5. Testes

5.1. Quartus

O programa foi verificado e compilado com sucesso, nas imagens abaixo estão identificadas os sinais de entrada, A e B, além da OP (Operação), utilizado para selecionar a operação corrente.


A seguir, as operações foram feitas com os valores de A=9999 e B=9999, para comprovar o funcionamento do projeto mesmo com valores limites:




5.2. Labsland


O programa foi verificado e compilado com sucesso, nas 3 imagens abaixo estão identificadas, respectivamente, os valores das entradas A e B, uma operação de soma entre A e B e por fim a operação de multiplicação de A por B, com resultados exibidos no display:


A e B






Soma A + B





Multiplicação A * B





6. Conclusão

O projeto implementado da Calculadora BCD funcionou como deveria nos testes realizados tanto no Labsland como no Quartus, sendo necessário algumas mudanças na Top Level Entity para testar nas diferentes plataformas utilizadas, além da implementação de um display de 7 segmentos para exibir os resultados na placa do Labsland.

O desenvolvimento deste trabalho foi mais simples comparado ao primeiro trabalho prático da disciplina, considerando que implementamos lógicas semelhantes às que utilizamos no dia a dia para cálculos no sistema decimal, enquanto que para realizar as

mesmas operações utilizando sistema binário, envolve outra lógica para obter resultados semelhantes.

Estarmos familiarizados com o ambiente de desenvolvimento, tanto no Quartus como no Labsland, foi um fator decisivo na nossa confiança em desenvolver o projeto, além disso, utilizar a biblioteca IEEE.NUMERIC_STD auxiliou bastante no desenvolvimento do projeto em BCD.