

EEL 480 – Laboratório de Sistemas Digitais 1º Trabalho – 2020/2

Frederico Januario Lisbôa Mayara Azevedo Aragão 120059054 115060969

Unidade Lógico-Aritmética

Sumário

Introdução
Objetivos
Módulos escolhidos
Implementação
Testes
Conclusão
Referências Bibliográficas

1. Introdução

Este relatório tem como objetivo explicar as decisões tomadas na construção de uma ULA, como proposto para o primeiro trabalho prático da disciplina de Sistemas Digitais.

2. Objetivos

Este trabalho tem como objetivo desenvolver uma Unidade-Lógico-Aritmética (ULA) que opere sobre dois números de 4 bits, com implementação de 8 operações, incluindo, operações lógicas e aritméticas.

Além disso, o sistema possui interface para o teste da ALU, realizado através da placa de desenvolvimento virtual Altera DE-2-115, no Labsland.

O sistema deverá realizar a carga dos dois operandos X e Y, simultaneamente por meio das chaves da placa, que a cada 1 segundo deve alterar a operação corrente e mostrar o valor dos operandos e o resultado da operação correspondente no display de 7 segmentos da placa.

3. Módulos escolhidos

Foi decidido implementar, além das operações lógicas definidas como obrigatórias (*AND*, *OR* e *NOT*), a operação lógica *XOR*, e para as operações aritméticas, a soma, subtração, multiplicação e complemento de 2, considerando os 4 bits de entrada de cada operando.

3.1. Seletor de Operação

Para selecionar qual operação deve ser executada pela Unidade Lógico Aritmética, foi implementado no arquivo *myula.vhd* um 'switch' que seleciona a operação escolhida de acordo com o valor de um <u>seletor</u>.

Como solicitado, esse <u>seletor</u> deve mudar de valor a cada segundo, para que uma nova operação seja executada com os valores dos operandos. Para que fosse implementado um clock de um segundo, fizemos um módulo chamado *myclock*:

3.1.1. Clock de 1 segundo

Utilizando um clock de 50MHz no Labsland, é necessário fazer uma transformação para que o período do clock seja igual a 1 segundo. Para isso, criamos um sinal *clock_out* de saída, que inicialmente tem valor '0' e que após 49999999 iterações, recebe o valor negado dele mesmo(*NOT clock out*).

Dessa forma, o período do sinal de saída $clock_out$ será de 1 segundo como solicitado.

3.1.2. Contador de 3 bits

Agora, para implementar um <u>seletor</u> que altere de valor a cada segundo, e que possa adquirir os valores inteiros de 0 a 7 (para cobrir as 8 operações solicitadas no projeto), implementamos um módulo para um contador de 3 bits.

O contador de 3 bits, recebe como entrada o *clock_out* de saída do módulo de clock de 1 segundo descrito acima, e adiciona uma unidade a uma saída de 3 bits a cada subida de clock.

A saída do contador, posteriormente, será importada como entrada no <u>seletor</u> da *ULA*, e será exibida no display de 7 segmentos *HEX4* da placa Altera DE-2-115, para visualizar a operação escolhida facilmente.

3.2. Unidade Lógica - AND

Quando o <u>seletor</u> armazena o valor '000' a operação feita é X AND Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi implementada utilizando um loop de quatro iterações, fazendo a operação *AND* bit a bit.

3.3. Unidade Lógica - OR

Quando o seletor armazena o valor '001' a operação feita é X OR Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi implementada utilizando um loop de quatro iterações, fazendo a operação *OR* bit a bit.

3.4. Unidade Lógica - *NOT*

Quando o <u>seletor</u> armazena o valor '010' a operação feita é NOT X.

Como o operando X possui 4 bits, a operação em VHDL foi implementada utilizando um loop de quatro iterações, fazendo a operação *NOT* bit a bit.

3.5. Unidade Lógica - XOR

Quando o <u>seletor</u> armazena o valor '011' a operação feita é X XOR Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi implementada utilizando um loop de quatro iterações, fazendo a operação *XOR* bit a bit.

3.6. Unidade Aritmética - SOMADOR

Quando o seletor armazena o valor '100' a operação feita é X + Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi pensada para ser realizada de forma encapsulada, onde a mesma iteração feita para soma de 1 bit, seja sequenciada para soma de 4.

Para a construção dessa unidade, foi necessário criar uma variável de suporte C, de 4 bits, para armazenar o valor do carry nas operações sequenciais.

Utilizando a lógica e materiais fornecidos, sobre a aplicação e desenvolvimento do *full-adder* e utilização do *carry* na parte teórica da matéria, bem como de materiais referenciados na bibliografia.

3.7. Unidade Aritmética - SUBTRATOR

Quando o seletor armazena o valor '101' a operação feita é X - Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi pensada para ser realizada de forma encapsulada, onde a mesma iteração feita para subtração de 1 bit, seja sequenciada para subtração de 4 bits.

Se o resultado da subtração for negativo, ou seja, o operando *X* for menor que o operando *Y*, será feito o COMPLEMENTO DE 2 do resultado. Nesse caso, o *CarryOut* vai receber '1' indicando uma *flag* de sinal negativo e a saída da ULA, vai retornar o valor correspondente em positivo para ser passado para o display.

Foi feito utilizando a lógica e materiais fornecidos, sobre a aplicação e desenvolvimento do *full-adder* junto ao conceito de *borrow* na parte teórica da matéria, bem como de materiais referenciados na bibliografia.

3.8. Unidade Aritmética - MULTIPLICADOR

Quando o seletor armazena o valor '110' a operação feita é X * Y.

Como os operandos possuem 4 bits cada, a operação em VHDL foi pensada para ser realizada de forma encapsulada, utilizando o conceito do SOMADOR, além de deslocar o vetor X para a direita utilizando vetores auxiliares B, e realizar operação AND do vetor X com o bit do operando Y multiplicado na iteração da vez .

Caso o bit de Y a ser multiplicado (que possui ordem n) seja '0', será feito um AND de cada bit de X com '0', resultando em '0000' para a soma da vez. Por outro lado, caso o bit de Y seja '1', será somado o vetor X ao resultado, contudo, deslocado de n posições, a considerar o peso correspondente do bit de Y multiplicado da vez.

Utilizando a lógica e materiais fornecidos, sobre a aplicação e desenvolvimento do *full-adder* junto ao conceito de *carry* na parte teórica da matéria, bem como de materiais referenciados na bibliografia.

3.9. Unidade Aritmética - COMPLEMENTO DE 2

Quando o <u>seletor</u> armazena o valor '111' a operação feita é *C2(X), ou seja,* o complemento de 2 de *X*.

Como o operando X possui 4 bits, a operação em VHDL foi pensada de modo a analisar se o valor de X é positivo ou negativo. Caso seja positivo (bit mais significativo de X tem valor '0'), o valor é decodificado para um Display de 7 segmentos.

No caso do valor ser negativo (bit mais significativo de X tem valor '1'), é feito um *NOT* para todos os bits de *X*. Feito isso, somamos o *NOT X* a '0001' utilizando o módulo do *SOMADOR*, e o resultado é decodificado em um display de 7 segmentos.

O *CarryOut* sempre recebe o valor do bit mais significativo de *X*, ou seja, X(3), pois representa o sinal do resultado.

A lógica foi baseada nos materiais fornecidos na parte teórica da matéria, bem como de materiais referenciados na bibliografia.

3.10. Decodificador de 7 segmentos

Para que o resultado seja traduzido para um display de 7 segmentos como solicitado, foi implementado um módulo de decodificador que faz a representação de um vetor de 4 bits em um display de 7 segmentos com representação numérica em hexadecimal.

Como nossa saída da *ULA* possui 8 bits, fizemos a decodificação dos 4 bits mais significativos da saída em um display *HEX3*, e a decodificação dos 4 bits menos significativos da saída em um segundo display *HEX2*.

Além disso, para facilitar a visualização das chaves de entrada X e Y no Labsland, fizemos a decodificação dos operandos nos displays HEXO para o vetor de bits X, e HEX1 para o vetor de bits Y, além da decodificação do seletor no display HEX4, como citado anteriormente.

4. Implementação

4.1. Quartus

4.1.1. Módulo mysomador.vhd

```
library ieee;
use IEEE.STD_LOGIC_1164.ALL;
 2
       ENTITY mysomador IS
 5
6
7
8
9
              GENERIC (N: INTEGER := 4); -- Numero de bits
       ᆸ
              PORT (Cin : IN STD_LOGIC;
                        X, Y : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0);
10
         Cout : OUT STD_LOGIC ) ;
END mysomador;
11
12
       □ ARCHITECTURE teste OF mysomador IS
L --SIGNAL C : STD_LOGIC_VECTOR(4 DOWNTO 0) ;
15
       BEGIN
17
18
              PROCESS(X, Y, Cin)
   VARIABLE C : STD_LOGIC_VECTOR(N DOWNTO 0);
19
20
21
22
23
24
25
26
27
28
       BEGIN
                   C(0) := Cin;
for i in 0 to N-1 loop
       S(i) \leftarrow X(i) \times OR Y(i) \times OR C(i); C(i+1) := (X(i) \times OR Y(i)) \times OR (X(i) \times OR Y(i)) \times OR (Y(i) \times OR Y(i)); end loop;
29
                   Cout <= C(N);
              END PROCESS;
         END teste;
```

4.1.2. Módulo mymulty.vhd

```
library ieee;
use ieee.std_logic_1164.all;
⊟entity mymulty is
              GENERIC (N: INTEGER := 4); -- Numero de bits
             port (
    X: in std_logic_vector (N-1 downto 0);
    Y: in std_logic_vector (N-1 downto 0);
    S: out std_logic_vector ((2*N)-1 downto 0) );
        end entity mymulty;
       □architecture teste of mymulty is
               component mysomador
port (
       in std_logic_vector (3 downto 0);
in std_logic;
out std_logic_vector (3 downto 0);
out std_logic );
                           x, Y
                           s:
                          Cout:
               end component;
        -- Termos Gi para AND de X com y(i+1):
signal GO, G1, G2: std_logic_vector (3 downto 0);
       begin
               soma 1:
               mysomador port map ( X \Rightarrow G0, Y \Rightarrow B0, Cin \Rightarrow '0', Cout \Rightarrow B1(3), S(3) \Rightarrow B1(2), S(2) \Rightarrow B1(1), S(1) \Rightarrow B1(0), S(0) \Rightarrow S(1);
        soma_2:
               mysomador port map ( X \Rightarrow G1, Y \Rightarrow B1, Cin \Rightarrow '0', Cout \Rightarrow B2(3), S(3) \Rightarrow B2(2), S(2) \Rightarrow B2(1), S(1) \Rightarrow B2(0), S(0) \Rightarrow S(2);
        soma_3:
               mysomador port map ( X => G2, Y => B2, Cin => '0', Cout => S(7),
S => S(6 downto 3)); -- ultima soma deslocada para a esquerda em 3 casas
         - S(0) <= X(0) and Y(0);
end architecture teste;</pre>
```

4.1.3. Módulo myula.vhd

```
library ieee;
use IEEE.STD_LOGIC_1164.ALL;
  2
 4
5
6
7
8
9
        ENTITY myula IS
               GENERIC (N: INTEGER := 4); -- Numero de bits
               PORT (Selector : IN STD_LOGIC_VECTOR(2 DOWNTO 0) ;
    X, Y : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0) ;
    S : OUT STD_LOGIC_VECTOR((2*N)-1 DOWNTO 0) ;
    Cout : OUT STD_LOGIC ) ;
10
11
12
13
        END myula;
        14
         □ARCHITECTURE teste OF myula IS
15
16
17
18
19
20
21
22
23
                 signal Saida_Multy: STD_LOGIC_VECTOR((2*N)-1 DOWNTO 0);
        component mymulty
                                 port(
                                      X: in std_logic_vector (N-1 downto 0);
Y: in std_logic_vector (N-1 downto 0);
S: out std_logic_vector ((2*N)-1 downto 0));
                 end component;
```

```
component mysomador
26
27
28
29
30
                         port (
X, Y:
Cin:
         in std_logic_vector (3 downto 0);
in std_logic;
out std_logic_vector (3 downto 0);
out std_logic
31
32
33
34
                               Cout:
                    end component;
 35
36
                  SIGNAL S_Aux: STD_LOGIC_VECTOR(N-1 DOWNTO 0); --para complemento de 2 na subtracao
38
39
40
41
42
43
44
                multiplicacao: mymulty port map ( X \Rightarrow X, Y \Rightarrow Y, S \Rightarrow Saida_Multy );
                my_case : process (Selector, X, Y) is
                --Variaveis auxiliares para a ULA:

VARIABLE C : STD_LOGIC_VECTOR(N DOWNTO 0);

VARIABLE Comp2 : STD_LOGIC_VECTOR(3 DOWNTO 0);

VARIABLE NOTX : STD_LOGIC_VECTOR(3 DOWNTO 0);

VARIABLE NOTY : STD_LOGIC_VECTOR(3 DOWNTO 0);

VARIABLE NOTS : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
45
46
47
48
49
50
51
52
53
54
                begin
                     CASE Selector IS
 55
56
57
58
59
60
61
62
63
64
65
66
67
                        -- AND
                              when "000" =>
                                   for i in {0 \atop S(i)} \leftarrow {1 \atop AND} Y(i);
end loop;
          ڧ
                                   Cout <= '0':
                                   for j in N to (2*N)-1 loop S(j) <= '0'; --completando os bits de saida mais significativos com 0 end loop;
          ᆸ
 68
69
70
71
72
73
74
75
76
77
78
79
80
                            -- OR
when "001" =>
                                  for i in 0 to N-1 loop
   S(i) <= X(i) OR Y(i);
end loop;</pre>
         ᆸ
                                  for j in N to (2*N)-1 loop
   S(j) <= '0'; --completando os bits de saida mais significativos com 0
end loop;</pre>
         81
                             -- NOT
when "010" =>
 84
 85
86
87
                                    for i in 0 to N-1 loop
          ᆸ
 88
89
90
91
92
93
94
95
96
97
                                        S(i) \leftarrow NOT X(i);
                                    end loop;
                                    Cout <= '0';
                                    for j in N to (2*N)-1 loop S(j) <= '0'; --completando os bits de saida mais significativos com 0 end loop;
 98
```

```
100
 101
102
                                -- xOR
when "011" =>
 103
                                       for i in 0 to N-1 loop
  S(i) <= X(i) XOR Y(i);
end loop;</pre>
            \vdash
 104
 105
106
 107
108
                                       Cout <= '0':
 109
110
111
112
113
114
115
116
117
118
119
                                       for j in N to (2*N)-1 loop S(j) <= '0'; --completando os bits de saida mais significativos com 0 end loop;
            ₽
            ᆸ.
                                -- SOMADOR
when "100"
                                             -- Setando o CarryIn em O para a soma do fulladder
 120
121
                                            C(0) := '0';
 122
123
                                            for i in 0 to N-1 loop S(i) \mathrel{<=} X(i) \times OR Y(i) \times OR C(i); \\ C(i+1) \mathrel{:=} (X(i) \times OR Y(i)) \times OR (X(i) \times OR C(i)) \times OR (Y(i) \times OR C(i)); \\ end loop;
 124
125
126
127
128
129
130
131
132
133
                                            Cout <= '0'; -- Para sinal sempre positivo! S(N) \leftarrow C(N); --atribuindo o Carry para o S(4), pois saida da ULA tem 8 bits
                                            for j in N+1 to (2*N)-1 loop S(j) <= '0'; --completando os bits de saida mais significativos com 0 end loop;
135
136
137
138
139
                               -- SUBTRATOR when "101" =>
                                          C(0) := '0';
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
                                          for i in 0 to N-1 loop
NOTX(i) := NOT X(i);
                                           \begin{array}{l} \text{S\_Aux(i)} <= \text{X(i) XOR Y(i) XOR C(i)}; \\ \text{C(i+1)} := (\text{NOTX(i) AND Y(i)}) \text{ OR (NOTX(i) AND C(i)) OR (Y(i) AND C(i))}; \\ \text{end loop;} \end{array} 
                                          -- Aplicando agora complemento de 2 no resultado,
-- caso negativo, para tratar numa flag de sinal
                                          Cout <= C(N); --flag de sinal
                                          if(C(N) = '1') then
                                                Comp2(0) := '1';
Comp2(1) := '0';
Comp2(2) := '0';
Comp2(3) := '0';
                                                for i in 0 to N-1 loop
NOTS(i) := NOT S_Aux(i);
161
162
163
164
                                                S(i) \leftarrow NOTS(i) XOR Comp2(i) XOR C(i); C(i+1) := (NOTS(i) \ AND \ Comp2(i)) OR (NOTS(i) \ AND \ C(i)) OR (Comp2(i) \ AND \ C(i)); end loop;
165
166
167
168
169
170
171
172
173
174
175
176
                                          else
    for i in 0 to N-1 loop
        S(i) <= S_Aux(i);
    end loop;
end if;</pre>
                                          for j in N to (2*N)-1 loop S(j) <= '0'; --completando os bits de saida mais significativos com 0 end loop;
178
179
180
                                  -- MULTIPLICAÇÃO
                                  when "110" =>
 181
 182
 183
                                        for i in 0 to (2*N)-1 loop
  S(i) <= Saida_Multy(i); -- saida recebe resultado do componente mymulty
end loop;</pre>
 184
 185
 186
                                        Cout <= '0'; --sinal sempre positivos
 187
188
189
```

```
190
191
192
                                                                                                                 -- COMPLEMENTO DE 2
                                                                                                             when others =>
 193
194
195
                                                                                                              -- Setando o CarryIn em O para a soma do fulladder
 196
197
                                                                                                                                                    Cout <= X(3); -- Sinal do numero passado em Complemento de 2
 198
199
200
201
202
                                                                                                                                                    if(X(3) = '1') then
                                                                                                                                                                       Comp2(0) := '1';
Comp2(1) := '0';
Comp2(2) := '0';
Comp2(3) := '0';
 203
204
205
                                                                                                                                                                        C(0) := '0';
for i in 0 to N-1 loop
NOTX(i) := NOT X(i);
                                                                                                                                                                        S(i) \leftarrow NOTX(i) \times OR \times Comp2(i) \times OR \times C(i); C(i+1) := (NOTX(i) \times AND \times C(i)) \times OR \times C(i) OR C(i) \times C(i) \times C(i) OR C(i) OR
                                                                                                                                                                            --Cout <= C(N);
                                                                                                                                                 else
for i in 0 to N-1 loop
S(i) <= X(i);
end loop;
                                       end if;
                                       占
                                                                                                                                                    for j in N to (2*N)-1 loop S(j) \leftarrow 0';
                                                                                                                                                     end loop;
                                                                      END CASE;
end process my_case;
                                                   END teste:
```

4.1.4. Módulo myclock.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  2
  3
  4
         ⊟ENTITY myclock is
  5
6
7
         □PORT (
                           clk_in, reset : in std_logic_vector(0 downto 0);
clk_out: out std_logic_vector(0 downto 0)
         END myclock;
  8
  9
11
12
13
        BARCHITECTURE Teste of myclock is
    signal novo_clk: std_logic_vector(0 downto 0);
    signal contador : integer range 0 to 49999999 := 0;
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
        BEGIN
        myfrequency: process (reset, clk_in)
                     if (reset = "1") then
  novo_clk <= "0";
  contador <= 0;</pre>
        ₿
        ļ
                     elsif rising_edge(clk_in(0)) then --Subida do clock
         ļ
                          if (contador = 49999999) then --(50000000) - 1
    novo_clk <= NOT(novo_clk);
    contador <= 0;</pre>
        1
                     contador <= contador + 1;
end if;
end if;</pre>
31
32
33
                END process;
34
35
                clk_out <= novo_clk;
36
37
         LEND Teste;
```

4.1.5. Módulo mycontador3bits.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  23
           □ENTITY mycontador3bits IS
□PORT ( clk: in std_logic
  4
5
6
7
                                     clk: in std_logic; -- clock input
reset: in std_logic; -- reset input
contador: out STD_LOGIC_VECTOR(2 downto 0) -- output 3bits
  8
          END mycontador3bits;
10
11
12
13
           15
16
           □BEGIN
           PROCESS(c1k)
17
18
19
20
21
                       BEGIN
                              if(rising_edge(clk)) then
  if(reset='1') then
    contador_up <= "000";</pre>
           占
22
23
24
25
26
27
28
29
30
                                            if(contador_up = "000") then contador_up <= "001";
elsif (contador_up = "001") then contador_up <= "010";
elsif (contador_up = "010") then contador_up <= "011";
elsif (contador_up = "011") then contador_up <= "100";
elsif (contador_up = "100") then contador_up <= "101";
elsif (contador_up = "101") then contador_up <= "110";
elsif (contador_up = "110") then contador_up <= "111";
elsif (contador_up = "111") then contador_up <= "000";
end if:</pre>
           ⊟
31
32
           end if;
end if;
end if;
33
34
35
36
37
                      END PROCESS;
contador <= contador_up;</pre>
          END Teste;
```

4.1.6. Módulo mydecodificador7seg.vhd

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.all;

EENTITY mydecodificador7seg is
GENERIC (N: INTEGER := 4); -- Numero de bits

PORT (
Sinal : in std_logic_vector(N-1 downto 0);
Display: out std_logic_vector(6 downto 0)
);

END mydecodificador7seg;
```

```
15
16
17
18
                    □ARCHITECTURE Teste of mydecodificador7seg is
                    ⊟ BEGIN
                                             -anodo
19
20
21
22
23
24
25
26
27
                    process(Sinal)
                    begin
                                                   case sinal is
when x"0" => Display<="1000000";
when x"1" => Display<="1111001";
when x"2" => Display<="0100100";
when x"3" => Display<="0100100";
when x"3" => Display<="0110000";
when x"4" => Display<="0011001";
when x"5" => Display<="0010010";
when x"6" => Display<="0010010";
when x"7" => Display<="1111000";
when x"8" => Display<="01000000";
when x"8" => Display<="0010000";
when x"8" => Display<="0010000";
when x"0" => Display<="0010000";
when x"0" => Display<="0010001"; -- hex(b)
when x"c" => Display<="1000110"; -- hex(c)
when x"d" => Display<="01000011"; -- hex(d)
when x"e" => Display<="0000110"; -- hex(d)
when x"e" => Display<="0000110"; -- hex(f)
when x"f" => Display<="0000110"; -- hex(f)
                                                      case Sinal is
28
29
30
31
32
33
34
35
36
37
38
 39
40
                                                      when others=> Display<="1111111";
41
42
43
44
45
46
47
                                         end case;
end process;
                       LEND Teste:
```

4.1.7. Top Level Entity *myproject.vhd*

Para implementar a Top Level Entity e testar no quartus, o programa não suporta o clock de 50MHzs, somente no Labsland para teste utilizando a placa e componentes. Portanto, aqui no quartus, para fins de teste, utilizamos como clock o próprio sinal de entrada std_logic *CLOCK_50*.

```
component myclock
         30
31
32
33
34
35
36
37
38
39
40
41
42
                      port(
                                clk_in, reset : in std_logic;
clk_out: out std_logic
                 end component myclock;
         \Box
                 component mycontador3bits
                      port (
    clk: in std_logic; -- clock input
    reset: in std_logic; -- reset input
    contador: out std_logic_vector(2 downto 0) -- output 3-bit contador para seletor
                 end component mycontador3bits;
44
45
46
47
48
                component mydecodificador7seg --Precisaremos de 4 desses, um para cada display.
        port (
                          Sinal : in std_logic_vector(3 downto 0);
                          Display : out std_logic_vector(6 downto 0)
49
                end component mydecodificador7seg;
 50
51
52
53
54
55
56
57
58
60
61
62
63
64
65
                --Declação de sinais:
                SIGNAL clk1seg: std_logic;
SIGNAL contadorSeletor: std_logic_vector(2 downto 0);
SIGNAL saidaUla: std_logic_vector(7 downto 0);
SIGNAL CarryOutUla: std_logic;
           BEGIN
                clock50MHz: myclock port map(CLOCK_50,'0',clk1seg); --clk_in, reset, clk_out.
                --contador3bits: mycontador3bits port map(clk1seg, V_SW(8), contadorSeletor); -> No labsland contador3bits: mycontador3bits port map(CLOCK_50, V_SW(8), contadorSeletor);
                ula: myula port map (
contadorseletor,
V_SW(7 downto 4),
V_SW(3 downto 0),
         Ė
 66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
                     saidaula,
CarryOutUla
                dec0: mydecodificador7seg port map(V_SW(7 downto 4),HEX0); --V_SW, HEX0.
dec1: mydecodificador7seg port map(V_SW(3 downto 0),HEX1);
                dec2: mydecodificador7seg port map(saidaUla(3 downto 0),HEX2);
dec3: mydecodificador7seg port map(saidaUla(7 downto 4),HEX3);
                LEDG <= CarryOutUla:
           END estrutura:
 82
```

4.2. Labsland

No Labsland, será necessário passar um clock de 50MHz e utilizar a saída do clock de 1 segundo do componente myclock, para a entrada do contador, para que seja feito um incremento de uma unidade a cada segundo, selecionando então uma nova operação na ULA.

Logo, o mapeamento da entrada no contador será diferente no Quartus do que para teste no Labsland. Além disso, importamos o sinal do contador de 3 bits para um display de 7 segmentos, para mostrar numericamente qual operação está sendo feita.

4.2.1. Top Level Entity *myprojectLABSLAND.vhd* Labsland:

```
library ieee;
use IEEE.STD_LOGIC_1164.ALL;
  3
  4
         □ENTITY myprojectLABSLAND IS
  5
  6
                  GENERIC (N: INTEGER := 4); -- Numero de bits
  8
9
         白
                            CLOCK_50: in std_logic; --Recebe o clock da FPGA

V_SW: in std_logic_vector(8 downto 0); --Reset_Seletor, X3,X2,X1,X0,Y3,Y2,Y1,Y0

HEXO, HEX1: out std_logic_vector (6 downto 0); --Representacao de X,Y em displays.

HEX2, HEX3: out std_logic_vector (6 downto 0); --Resultado da ULA EM 2 Displays


HEX4: out std_logic_vector (6 downto 0); -- Display pro Seletor.


LEDG: out std_logic_vector(3 downto 0) --LEDG(3) flag de sinal
10
11
12
13
14
15
16
17
18
          END myprojectLABSLAND;
20
21
22
23
24
25
26
27
         ☐ARCHITECTURE estrutura OF myprojectLABSLAND IS
                 component myula
         port(
                                       Selector : IN STD_LOGIC_VECTOR(2 DOWNTO 0) ;
X : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0) ;
Y : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0) ;
                                      S : OUT STD_LOGIC_VECTOR((2*N)-1 DOWNTO 0) ; Cout : OUT STD_LOGIC
28
29
30
31
32
33
34
                 end component;
                 component myclock
         F
                      port(
                                 clk_in, reset : in std_logic;
clk_out: out std_logic
35
36
37
                 end component myclock;
38
40
                 component mycontador3bits
                      port (
    clk: in std_logic; -- clock input
    reset: in std_logic; -- reset input
    contador: out std_logic_vector(2 downto 0) -- output 3-bit contador para seletor
...
41
42
43
44
45
46
47
48
49
50
51
52
                 end component mycontador3bits;
                 component mydecodificador7seg -- Precisaremos de 4 desses, um para cada display.
         Sinal : in std_logic_vector(3 downto 0);
Display : out std_logic_vector(6 downto 0)
                 );
end component mydecodificador7seg;
53
55
56
57
58
59
60
                 --Declação de sinais:
                SIGNAL clk1seg: std_logic;
SIGNAL contadorSeletor: std_logic_vector(2 downto 0);
SIGNAL contadorDisplay: std_logic_vector(3 downto 0);
SIGNAL saidaUla: std_logic_vector(7 downto 0);
--SIGNAL CarryOutUla: std_logic;
BEGIN
                clock50MHz: myclock port map(CLOCK_50,'0',clk1seg); --clk_in, reset, clk_out.
                contador3bits: mycontador3bits port map(clk1seq, V_SW(8), contadorSeletor);
                ula: myula port map (
contadorSeletor(2 downto 0),
V_SW(7 downto 4),
V_SW(3 downto 0),
saidaula,
                      LEDG(3)
                contadorDisplay(3) <= '0';
contadorDisplay(2 downto 0) <= contadorSeletor(2 downto 0);</pre>
                dec0: mydecodificador7seg port map(V_SW(7 downto 4),HEX0); --V_SW, HEX0.
dec1: mydecodificador7seg port map(V_SW(3 downto 0),HEX1);
                 dec2: mydecodificador7seg port map(saidaUla(3 downto 0),HEX2);
dec3: mydecodificador7seg port map(saidaUla(7 downto 4),HEX3);
                 dec4: mydecodificador7seg port map( contadorDisplay,HEX4);
88
89
        END estrutura:
```

5. Testes

5.1. Quartus

O programa foi verificado e compilado com sucesso, nas imagens abaixo estão identificadas as subidas de clock, que ocasionam na alteração da operação corrente(incremento do <u>seletor</u>), os valores de entrada em cada decodificador para os displays 7 segmentos (HEX2 e HEX3) com seus respectivos valores em Hexadecimal, o LEDG, que representa o sinal do resultado (1 = negativo e 0 = positivo), e as entradas da nossa ULA juntamente com o bit de Reset.






5.2. Labsland

O programa foi verificado e compilado com sucesso, na imagem abaixo estão identificadas as chaves de entrada e os displays de saída do nosso projeto. (Na imagem abaixo o led de sinal está apagado, representando que o resultado é positivo)



Laboratório Intel FPGA





6. Conclusão

O projeto implementado da Unidade Lógica Aritmética funcionou como deveria nos testes realizados tanto no Labsland como no Quartus, sendo necessário apenas algumas mudanças na Top Level Entity para testar nas diferentes plataformas utilizadas.

7. Referências Bibliográficas

- ★ https://www.gta.ufrj.br/ensino/EEL480/Introducao-VHDL.pdf
- ★ https://ic.unicamp.br/~cortes/mc602/slides/VHDL/VHDL_3_MC_Circ_Arit_v1.pdf
- ★ https://www.ics.uci.edu/~jmoorkan/vhdlref/ifs.html
- ★ https://electronics.stackexchange.com/questions/273467/how-do-i-link-two-components-from-different-files-in-vhdl
- ★ https://stackoverflow.com/questions/26288447/using-entities-from-another-file-in-v https://stackoverflow.com/questions/26288447/using-entities-from-another-file-in-v
- ★ https://stackoverflow.com/questions/53329810/vhdl-4-bit-multiplier-based-on-4-bit-adder
- ★ https://www.fpga4student.com/2017/06/vhdl-code-for-counters-with-testbench.ht ml
- ★ https://www.allaboutcircuits.com/technical-articles/std-logic-vector-data-type-in-vh dl-code/
- ★ https://technobyte.org/vhdl-code-synchronous-upcounter-behavioral/
- ★ https://buzztech.in/vhdl-modelling-styles-behavioral-dataflow-structural/