



中国科学院大学
University of Chinese Academy of Sciences

硕士学位论文

进位链时延分割及标定方法的 FPGA 设计与实现

作者姓名: 蔡东东

指导教师: 樊战友 正高工 中国科学院国家授时中心

何在民 副研究员 中国科学院国家授时中心

学位类别: 工程硕士

学科专业: 电子与通信工程

培养单位: 中国科学院国家授时中心

2019 年 6 月

**FPGA Design and Implementation of Carry Chain Delay
Segmentation and Calibration Method**

A thesis submitted to

University of Chinese Academy of Sciences

In partial fulfillment of the requirement

For the degree of

Master of Engineering

In Electronics and Communications Engineering

By

Cai Dongdong

Supervisor: Senior Engineer Fan Zhanyou

Professor He Zaimin

[National Time Service Center, Chinese Academy of Sciences

June, 2019

摘 要

时间作为科学研究、科学实验和工程技术等诸多方面的基本物理参量，为一切运动学系统和时序过程的测量和定量研究提供必不可少的基准。时间包含“时刻”和“时间间隔”两个概念，均与人们日常生活息息相关。在卫星导航、重离子加速器、载人航天等诸多高科技领域更加关注时间间隔，对精度的要求越来越高，目前已达到纳秒（ 10^{-9}s ）甚至于皮秒（ 10^{-12}s ）量级。

精密时间间隔测量方法众多，基于 FPGA（Field Programmable Gate Array）的 TDC（Time to Digital Converter）技术以其精度高、配置灵活、便于集成、开发周期短等优点，在大量工程应用中被采用，该方法的核心是实现进位链时延分割及标定。本课题采用尺度组合（Scale Combination）和波形联合（Wave Union）两种方法实现进位链时延的分割与标定，研究内容包括以下三个部分：

1. 深入理解并详细分析不同时间间隔测量方法。通过对精密时间间隔测量几种经典方法的对比分析，确定选用 FPGA 内部的进位链单元作为延迟内插单元来实现时间间隔的精密测量。

2. FPGA 进位链单元时延分割和标定方法的原理分析。对码密度法的时延标定原理、时延计算方法以及样本数量选取进行了详细推导。针对 FPGA 原始进位链中存在着大时延单元的缺陷，对 Wave Union 技术分割大时延单元的原理进行分析；并提出了使用 Scale Combination 技术分割大延迟单元的新方法。

3. FPGA 进位链时延分割及标定方法的设计、硬件实现与平台验证。以 Cyclone II 系列 FPGA 芯片为硬件核心，搭建实验平台，对 FPGA 原始进位链单元时延进行标定；使用 Wave Union、Scale Combination 两种技术实现了对进位链大时延单元的分割，并对分割效果进行了验证。

通过内部逻辑分析仪采集数据并对数据进行处理，实验结果表明：经 Wave Union 技术分割后最大的延迟时间由 158.66ps 降低至 80.96ps，平均延迟时间由 57.18ps 降低至 28.25ps；经 Scale Combination 技术分割后最大的延迟时间由 131.03ps 降低至 62.69ps，平均延迟时间由 64.72ps 降低至 32.21ps。

关键词：精密时间，波形联合，尺度组合，FPGA，进位链

Abstract

As the basic physical parameters of scientific research, scientific experiments and engineering technology, time provides an essential benchmark for the measurement and quantitative research of all kinematic systems and time series processes. Time contains two concepts of “time” and “time interval”, all of which are closely related to people's daily lives. In satellite navigation, heavy ion accelerators, manned spaceflight and many other high-tech fields, more attention is paid to time intervals, and the requirements for accuracy are getting higher and higher. At present, nanoseconds (10^{-9} s) or even picoseconds (10^{-12} s) level have been reached.

There are many methods for measuring precise time interval. The Field Programmable Gate Array TDC technology is adopted in a large number of engineering applications because of its high precision, flexible configuration, easy integration, and short development cycle. The core of the method is to implement carry chain delay segmentation and calibration. This topic uses Scale Combination, Wave Union to achieve segmentation and calibration of carry chain delay. The research content includes the following three parts:

1. In-depth understanding and detailed analysis of different time interval measurement methods. Through the comparative analysis of several classical methods of precise time interval measurement, it is determined that the carry chain unit inside the FPGA is selected as the delay interpolation unit to realize the precise measurement of the time interval.

2. Principle analysis of FPGA carry chain unit delay segmentation and calibration method. The principle of time delay calibration, time delay calculation method and sample size selection of code density method are deduced in detail. Aiming at the defect of large delay unit in the original carry chain of FPGA, the principle of dividing the large delay unit by Wave Union technology is analyzed. A new method of dividing large delay unit by Scale Combination technology is proposed.

3. FPGA carry chain delay segmentation and calibration method design, hardware implementation and platform verification. The Cyclone II series FPGA chip is used as the hardware core, and the experimental platform is built to calibrate the original carry-chain unit delay of the FPGA. The Wave Union and Scale Combination technologies are used to realize the segmentation of the large delay unit of the carry chain, and the

segmentation effect is carried out. verification.

The data is collected by the internal logic analyzer and processed. The experimental results show that the maximum delay time is reduced from 158.66ps to 80.96ps after the Wave Union technology is segmented, and the average delay time is reduced from 57.18ps to 28.25ps. The maximum delay time was reduced from 131.03ps to 62.69ps, and the average delay time was reduced from 64.72ps to 32.21ps.

Key Words: Precision Time, Wave Union, Scale Combination, FPGA, Carry Chain,

目 录

摘 要.....	III
Abstract.....	III
插图目录.....	IX
表格目录.....	IX
第 1 章 绪论.....	1
1.1 研究背景与意义.....	1
1.2 精密时间间隔测量的研究进展.....	3
1.2.1 国外研究现状.....	3
1.2.2 国内研究现状.....	4
1.3 FPGA 简介.....	5
1.4 论文的主要内容以及结构安排.....	7
第 2 章 时间间隔测量的指标与原理.....	9
2.1 时间间隔测量的重要指标.....	9
2.1.1 精度与准确度.....	9
2.1.2 分辨率.....	9
2.1.3 量程与通道数.....	10
2.2 精密时间间隔测量的方法.....	10
2.2.1 脉冲计数法.....	10
2.2.2 电流积分技术.....	11
2.2.3 游标卡尺技术.....	12
2.2.4 延迟单元内插技术.....	13
2.2.5 时钟相位内插技术.....	14
2.3 本章小结.....	15
第 3 章 FPGA 进位链的 TDC 原理.....	17
3.1 Plain TDC 原理.....	17
3.2 Wave Union TDC 原理.....	18
3.2.1 原始进位链单元中的大时延单元.....	18
3.2.2 Wave Union 分割大时延的原理.....	19
3.2.2 原始波形的定制.....	20
3.3 Scale Combination TDC 原理.....	21
3.4 码密度法.....	22

3.4.1 码密度法时延标定原理.....	22
3.4.2 码密度法时延计算方法.....	24
3.4.3 码密度法样本数选取策略.....	25
3.5 本章小结	25
第4章 Plain TDC 方案验证与分析	27
4.1 总体设计	27
4.2 设计中各个模块功能解析	28
4.2.1 时钟处理模块.....	28
4.2.2 测试信号产生模块	28
4.2.3 加法器模块.....	29
4.2.4 编码器模块.....	29
4.3 进位链的生成与锁定	31
4.4 测量结果与分析	34
4.5 走线延迟的说明	35
4.6 本章小结	36
第5章 Wave Union TDC 方案验证与分析	37
5.1 总体设计	37
5.2 设计中各个模块功能解析	38
5.2.1 时钟处理模块.....	38
5.2.2 测试信号产生模块.....	38
5.2.3 加法器模块.....	38
5.2.4 编码器模块.....	39
5.3 实验结果与分析	42
5.3.1 Wave Union 分割前后的各级延迟时间的对比	42
5.3.2 Wave Union 分割前后的 LSB 对比	43
5.3.3 Wave Union 分割前后的查找表对比	43
5.3.4 Wave Union 分割前后的 DNL 和 INL 对比	44
5.4 本章小结	46
第6章 Scale Combination TDC 方案验证与分析	47
6.1 总体设计	47
6.2 设计中各个模块功能解析	47
6.2.1 时钟处理模块.....	47
6.2.2 测试信号产生模块.....	48
6.2.3 加法器模块.....	48
6.2.4 编码器模块.....	49

6.3 实验结果与分析	51
6.3.1 Scale Combination 分割前后的各级延迟时间的对比	51
6.3.2 Scale Combination 分割前后的 LSB 对比	52
6.3.3 Scale Combination 分割前后的查找表对比	52
6.3.4 Scale Combination 分割前后的 DNL 和 INL 对比	53
6.4 本章小结	55
第 7 章 总结与展望.....	57
7.1 当前工作总结	57
7.2 提升与展望	57
参考文献	59
致 谢.....	63
个人简历、在学期间发表的论文与研究成果	65

插图目录

图 1.1 DE2-70 开发板	6
图 1.2 Cyclone 系列开发板中 LE 的基本结构示意图	7
图 2.1 精度与准确度的示意图	9
图 2.2 计数器技术测时差原理示意图	10
图 2.3 电流积分技术测时差原理示意图	11
图 2.4 游标卡尺技术测时差原理示意图	12
图 2.5 时间内插技术测时差原理示意图	13
图 2.6 一个时钟周期被等分为 8 份	14
图 3.1 Plain TDC 原理	18
图 3.2 LAB 中的进位链单元的理论延迟时间	18
图 3.3 Wave Union 的分割原理	19
图 3.4 待测信号到来前后加法器的输出波形	21
图 3.5 Scale Combination TDC 原理	22
图 3.6 码密度法的原理示意图	23
图 3.7 随机脉冲的生成	24
图 4.1 Plain TDC 方案设计	27
图 4.2 时钟处理模块	28
图 4.3 测试信号产生模块	29
图 4.4 加法器模块	29
图 4.5 分段编码器 RTL 级示意图	30
图 4.6 Cyclone II 实验平台的搭建	31
图 4.7 未能生成进位链时的资源占用	32
图 4.8 进位链是否锁定的资源占用	33
图 4.9 需要额外消耗的 LBA	33
图 4.10 Cyclone II 落在各级延迟单元的测试信号个数统计	34

图 4.11 Cyclone II 中 LAB 的基本结构	35
图 4.12 测试信号到达进位单元的走线时延	36
图 5.1 Wave Union TDC 方案设计	37
图 5.2 测试信号产生模块	38
图 5.3 加法器模块	39
图 5.4 generate 语句对 result[194:0]的预处理	39
图 5.5 Result 转化为 sum_changed 的流程图	40
图 5.6 测试信号落在各级延迟单元上的个数	41
图 5.7 Wave Union 分割前后的各级延迟时间的对比	42
图 5.8 Wave Union 分割前后的查找表对比	44
图 5.9 原始进位链测时的 DNL	44
图 5.10 Wave Union 分割后的 DNL	45
图 5.11 原始进位链测时的 INL	45
图 5.12 Wave Union 分割后的 INL	46
图 6.1 Scale Combination TDC 方案设计	47
图 6.2 时钟处理模块	47
图 6.3 第一个加法器	48
图 6.4 第二个加法器	49
图 6.5 物理位置相邻的加法器	49
图 6.6 Scale Combination 分割前后的各级延迟时间的对比	52
图 6.7 Scale Combination 分割前后的查找表对比	53
图 6.8 Scale Combination 分割前的 DNL	53
图 6.9 Scale Combination 分割后的 DNL	54
图 6.10 Scale Combination 分割前的 INL	54
图 6.11 Scale Combination 分割后的 INL	55

表格目录

表 4.1 温度计码与十进制数对应关系.....	29
表 5.1 分段编码输入值与十进制码对应关系.....	40

第1章 绪论

本章介绍了精密时间间隔测量技术的研究背景以及重要意义,然后分析了本课题的国内外研究现状,最后简述了文章的研究内容以及各个章节的内容。

1.1 研究背景与意义

时间是七个基本物理量(电流、热力学温度、物质的量、长度、光强度、质量)之一^{[1][2]},相较于其他六个物理量,时间有着最高的测量复现分辨率和准确度,也是唯一可以实现远距离传输和校准的物理量。爱因斯坦在相对论中提出:时间轴与空间的 X、Y 和 Z 三个坐标轴一起组成四维空间,构成了宇宙的基本结构,因此说时间是物质存在和运动的基本属性之一,不能把时间、空间、物质三者分开解释^[3]。

在国际单位制中,时间的单位是秒,符号 s。1967 年召开的第 13 届国际度量衡大会上,规定了秒的定义为:零磁场状态下,位于海平面的 ^{133}Cs (^{133}Cs) 原子基态的两个超精细能级间跃迁对应辐射周期的 9,192,631,770 倍的时间^{[1][4]}。生活中常用的时间单位还有年、月、日、时、分、毫秒等。现代宇宙学认为:“宇宙大爆炸”之前的时间没有意义,且时间的增量永远不会是负值,即时间不会倒退。

古代的计时方法有“漏刻计时法”,它由四个盛水高低排列的铜壶组合而成,较高处三个铜壶的底部有一个小孔,最低处的铜壶里面放了一个浮标,浮标可以根据水位的升高而显示相应的刻度;“太阳方位计时法”是采用一个晷针和一个有刻度的圆盘组合而成,太阳照射在晷针上,晷针的影像随着太阳的位置而变化。根据影像的位置就可以判断时间了,然而到了夜间或阴雨天,这种计时方法就失效了。明万历年间,机械钟表首先传入我国,上面安装的钟面和指针形象的将无形的时间生动得展现了出来。随着机械表的发展,“分”、“秒”的概念逐渐深入人心。

人们所说的“时间”通常可以包括两层意思,即“某一时刻”与“两个时刻的间隔”^[1]。“某一时刻”指的是时间轴上某一特定的点,比如“宇宙大爆炸”的那一时刻、刘翔 110 米跨栏撞线的那一时刻、1992 年 11 月 12 日 14 点整等等。“两个时刻的间隔”指的是时间轴上某一特定的时间间隔。比如“中华上下五千年”

“五千年”指的是从传说中的黄帝炎帝时期到如今这持续的近五千年的时间间隔；再比如 2006 年刘翔在 110 米跨栏取得 12 秒 88 的成绩，“12 秒 88”就是起跑与撞线的时间间隔。对“两个时刻的间隔”进行测量即可称为时间间隔测量，相应的测量电路被称为时间数字转换器^[2]（TDC），它把携带的时间信息的模拟量进行数字化。

对日常生活来说，时间的概念一般精确到分钟或者秒就足够了。在原子核和核子物理研究，量子通讯等领域，时间间隔测量需要精确到纳秒（ 10^{-9}s ）甚至于皮秒（ 10^{-12}s ）的量级才能满足科研的需求^{[5][6]}。精密的时间作为科学研究、科学实验和工程技术等诸多方面的基本物理参量，为一切运动学系统和时序过程的测量和定量研究提供必不可少的时基坐标。精密的时间不仅在航空航天、深空通讯、卫星发射及监控、导航通信有普遍的应用，甚至已经深入到社会生活的方方面面，可以说时间的概念在各个方面几乎无所不及^[7]。

在物理实验中，对于高能粒子的甄别是通过精确测量能量相同，而质核比不同的粒子是在飞行时间质量分析中的飞行时间的精密测量而完成的^{[8][9]}。高能粒子飞行时间间隔测量的分辨率与精度将直接决定着对粒子特性的判断正确与否。在导航系统中，长度和时间的联系更为紧密，定位需要精准地确定卫星与地面的距离，而这其实是通过时间的精密测量转换而成的^[10]。在激光测距应用中，由于光在 1s 的时间内即可传输近 30 万公里，要实现分辨率优于 1cm 的距离测量，就必须实现分辨率优于 33ps 的时间间隔测量。人们通常将精度优于 1ns 的时间间隔测量称为精密时间间隔测量，精密时间间隔测量技术的提升已经成为很多科研工作者孜孜以求的目标^{[11][11]}。

时间间隔测量精度的提升总能带来新的物理效应的发现，据统计目前已经有 12 个诺贝尔物理学奖的获得与时间基准和时间间隔测量有着或多或少的联系。以 2005 年为例：美国的 R. J. Glauber 教授、J. L. Hall 教授和德国的 T. W. Hansch 教授共同获得了诺贝尔物理学奖，后者是因为“光学频率梳技术”而获奖，频率梳对基础物理学的研究益处甚多，然而光频的频率在 10^{14} 的量级，这甚至比微波的频率还要高出几个数量级，光学频率梳技术提供稳定的光源，而这就也需要高稳定和高精度的时间间隔测量技术。

本课题来源于中国科学院西部青年学者重点项目《GNSS 信号直接驯服频标技术研究》时差精密测量和相位精密控制部分，项目中提出采用单向定时、共视

比对、双向比对等时间传递手段来实现二级频率标准的驯服,可采用直接驯服和间接驯服两种方案。在双向时间比对中,由于主端系统工作时钟频率的分辨率有限,造成主端发射信号难以与标准 1PPS 脉冲信号对齐,存在开机时延的不确定性,可通过时差精密测量来解决该问题。在采用间接驯服方案时,需要精密测量本地产生 1PPS 和标准 1PPS 信号之间的时差,转换成频差后实现二级频标的驯服。精密测量时间间隔是项目实现的关键技术,因此有必要开展精密时间间隔测量技术的研究工作。

1.2 精密时间间隔测量的研究进展

1.2.1 国外研究现状

近代以来,精密时间间隔测量技术的理论部分已经相对成熟和完善,欧美国家凭借其在集成电子、基础物理和精密制造等领域的先发优势,研制出了各种性能应用于不同场景的精密时间间隔测量系统,它们因精确度高、稳定性好以及可实现多通道测量而在科研、工程、教学等领域而得到了广泛的应用。

型号为 SR620 的时间频率计数器是由美国斯坦福大学研发的,它是时间频率领域公认的标杆。它具备两种功能,一是精密测量时间间隔,比如脉冲宽度、上升时间、下降时间、周期等;二是精确测量出待测信号的频率值、相位。SR620 采用 A/D 转换系统可以实现单次 25ps 的时间分辨率,量程可以达到 $\pm 1000\text{s}$ 。在频率值的测量上,SR620 的可测量范围为 0.001Hz 到 1.3GHz。另外,SR620 可在 1s 内提供高达 11 位的频率分辨率,适用于对短期锁相环的抖动到原子钟的长期漂移等多种应用场景的测量,并且各种测量的模式都有灵活的布防和触发选项^{[1][7]}。

HPTDC 是欧洲粒子物理研究所采用延迟锁相环的技术研发的芯片,采用 0.25 μm 的 CMOS 工艺,它是应用用于大型强子对撞机上高能物理实验,所研发的精密时间间隔测量芯片^[12]。HPTDC 有 32 个通道,可以提供约 800ps、200ps、100ps 和 50ps 的四种可编程模式下的分辨率。HPTDC 因其通道数多、完全流水线工作以及几乎无“死”时间等优点代表了当前高能物理实验中精密时间间隔测量领域的最高水准。

TDC-GP1 是德国的 ACAM 公司研发的时间间隔测量芯片,在医疗电子、航空航天和微距测量等领域得到了广泛的应用^{[13][14]}。TDC-GP1 可以实现 2 个测量通道

均为 250ps 精度的测量模式和单通道的 125ps 精度的测量模式。前者的测量范围为 2ns 到 7.6 μ s；后者的测量范围为 60 ns 到 200ms。同样是该公司研发的 TDC-GPX，可以选择 I、R、M 和 G 四种工作模式，其中 I-模式下，可以提供通道数为 8，精度为 81ps 的选择；M-模式下，可以提供通道数为 2，精度为 10ps 的选择，测量范围为 0-10 μ s，以上模式均支持上升沿或下降沿触发的方式。

无论是欧洲粒子物理研究所研发的 HPTDC，还是德国的 ACAM 公司研发的 TDC-GP1 和 TDC-GPX，都无法独自完成测量任务，需要其他器件配合以扩展量程，并且芯片自身的控制也需要别的器件辅助^[1]。而随着电子技术的飞速发展，使用 FPGA 实现精密时间间隔测量不需要额外的器件支持，而且因其内部存在专用快速进位链（Carry Chain），可应用于精密时间间隔测量^{[15][17][18]}。

1.2.2 国内研究现状

由于我国精密时间间隔测量的研究起步较晚，且在集成电路和精密制造等领域的长期落后，导致我国在精密时间间隔测量领域长期以来依赖进口设备或芯片，和西方发达国家仍有较大的差距，目前还处于追赶的状态。以 SR620 为例，该产品已研发数十年，仍在时间频率领域得到广泛应用，我国目前依然没有可以替代的产品，仍然需要高价买入。目前国内的精密时间间隔测量技术，有两种比较热门：一种是基于配置成熟的时间-数字转换芯片，如前文提到的 TDC-GP1、TDC-GPX 等^{[12][14]}；另一种是基于 FPGA 内部的专用进位链单元或别的布线资源作为延迟内插单元来实现时间间隔的精密测量^{[15][18]}。

2008 年，空军工程大学工程学院的刘东斌和曹闹昌等人，利用 FPGA 内部的逻辑门延迟的方法，在 Actel 公司生产的 FPGA-AGLE6000 芯片上实现了约为 45ps 的测量精度。该系统体积较小，可应用于高精度激光测距^[16]。

2010 年，王金红在 Altera 公司生产的 Virtex 4 系列芯片上，使用 Wave Union B 的技术，实现了精度为 9ps 且通道数为 9 的测量^[19]。

2011 年，清华大学的祁迹在 Altera 公司生产的 Stratix II 系列芯片上，使用 Wave Union A 的 5 沿分割技术，实现了 20ps 的精度^[20]。

2012 年，赵雷在 Virtex 5 系列芯片上使用进位链单元，实现了精度为 15ps 且通道数为 16 的测量^[10]。

2013 年,中国科学院国家授时中心的辜新宇和郭际等人通过对 TDC-GPX 的配置以及微处理器的辅助,完成了通道数为 8,准确度为 50ps 的测量^[1]。

2018 年,中国科学院国家授时中心的刘音华和刘正阳等人在 Altera 公司生产的 Cyclone IV 和 Arria V 系列芯片上,实现了量程为 1s,测量精度优于 83ps 的时间间隔测量系统的研制^[16]。

以上研究进展,除文献 16 采用的方法外,有的需要借助于微处理器的帮助,有的会产生较大的“死”时间,还有的因为采用多沿分割而导致编码复杂度和时序约束难度的加大。使用 FPGA 实现时间间隔测量无需微处理器的等外围设备的辅助,且因其可重复编程而可以大大提升开发效率,大幅缩短开发周期。需要指出的是 Wave Union B 技术因其死时间较大,并未被广泛使用,本文采用的 Wave Union 技术为 Wave Union A 技术,在下文中均使用 Wave Union 特指 Wave Union A。

1.3 FPGA 简介

随着数字集成电路的飞速发展与广泛应用,最初的元件数量小于 100 个的小规模集成电路已经发展到现在元件数量超过 10 万个的超大规模集成电路,甚至出现了超过 1 亿的巨大规模电路^{[6][22]}。在微电子领域,时间就是生产力,早一天推出产品就可能关系到公司的市场占有率,甚至公司的生死存亡。这就要求系统设计师们要将 ASIC 的设计周期尽可能的缩短,并将成熟的产品立刻推向市场,他们希望能出现一款可以现场编程的器件,FPGA 就应运而生。

FPGA 是 ASIC 领域中出现的一种半定制的电路,它不光克服了定制电路的不能重复编程的不足,还解决了可编程电路资源匮乏的缺点^[21]。除了可重复编程,FPGA 还具有开发周期短,灵活性强等优点^{[18][20]}。FPGA 内部的专用进位链的平均延迟只有几十皮秒^{[6][23][24]},因此可以应用于精密时间间隔测量。

FPGA 诞生于 1984 年,赛灵思(Xilinx)公司于 1985 年推出了第一款商业化的产品 XC2064,它采用了 2 μ m 工艺,包含 64 个逻辑单元,以及 8500 个晶体管,逻辑门的数量也不超过 1000 个。经过了 30 多年的发展,FPGA 上的资源早已成指数的增长,Xilinx 公司于 2010 年推出的 Virtex-7 系列树立了全新的业界性能基准,与前一代的 Virtex-6 相比,系统性能提升了一倍,功耗降低了 50%。

Virtex-7 系列采用 28nm 的工艺容量，包含 200 万个逻辑单元。Altera 公司 2013 年上市的 Stratix 10 TX 系列，它采用 14nm 的工艺，使用 3D SIP 封装，它包含最高达 275 万个逻辑单元以及 300 亿个晶体管，浮点性能达到每秒 10 万亿次。得益于其强大的灵活性和可定制性，FPGA 的市场规模有望达到 84 亿美金。目前主流的 FPGA 厂家有 Xilinx 和 Altera，由于两家生产商的 FPGA 芯片内部结构的差异导致了其工作原理的不同^[25]。

文章选用的是 Altera 公司 Cyclone II 系列的型号为 DE2-70 的开发板，故对其做简要介绍。




图 1.1 DE2-70 开发板

DE2-70 开发板如图 1.1 所示，从 Altera 公司提供的 Cyclone II 器件的 Datasheet 中可知：DE2-70 开发板内的资源包括 68416 个逻辑单元（LE，Logic Element），4 个锁相环（PLL，Phase Locked Loop）622 个 I/O 管脚，2M 字节的 SSRAM，2 个 32M 字节的 SDRAM 等。除了板上提供时钟源的 50MHz 晶振和 28.63MHz 晶振，还额外提供一个 SMA 外部时钟输入。

LE 是 Cyclone II 系列开发板是实现用户逻辑功能的最小单元，如图 1.2 所示：每个 LE 通常由一个四输入查找表（LUT，Look-Up Table），一个可编程寄存器，一条进位链和一条寄存器级联链组成。LE 内部没有专用加法器，如果要实现加法器功能，需要通过借助 LUT 来实现。一个 LUT 可以看成是一个有 4 位地

址线的 16×1 的 RAM。当用户通过原理图或硬件描述语言生成一个逻辑电路，Quartus II 软件会自动计算该电路的全部可能的结果并写入 RAM。这样每当输入任何一个信号，会立刻有一个对应的逻辑输出。LE 中的进位链是为快速加减法设计的，通过设置加法器的加数和被加数即可实现信号在进位链中的逐级传输。




图 1.2 Cyclone 系列开发板中 LE 的基本结构示意图

1.4 论文的主要内容以及结构安排

本课题基于 FPGA 芯片搭建了硬件平台，采用 Wave Union 和 Scale Combination 两种方法实现了进位链时延的分割与标定，论文各个章节的具体内容如下：

第 1 章：绪论。主要通过详细介绍时间的意义，计时方法的发展等引出了精密时间间隔测量的研究现状，并对国内外在该领域的研究现状进行分析。论文的结尾介绍了后续章节的主要研究内容和结构安排。

第 2 章：时间间隔测量的指标与原理。首先介绍了精密时间间隔测量的几个重要指标参数，详细分析了近些年来国内外精密时间间隔测量技术的所采用的方法，如：脉冲计数法，游标卡尺技术和时间内插技术等。通过对时间内插技术的

详细对比分析，引出了第 3 章基于 FPGA 内部的专用进位链单元来实现精密时间间隔测量的可能。

第 3 章：FPGA 进位链的 TDC 原理。本章节详细介绍了 Plain TDC、Wave Union TDC、Scale Combination TDC 的原理，并对 Wave Union 和 Scale Combination 技术分割大时延单元的原理做出分析。最后对码密度法准确标定分割前后的进位链单元延迟时间的原理做出详细推导。

第 4 章：Plain TDC 方案设计与分析。由第 3 章中对本方案的原理的解析，设计出精确标定 FPGA 原始进位链单元延迟时间的实验方案，对设计中的各个功能模块进行解释，并给出了生成和锁定含有进位链的加法器的详细步骤。

第 5 章：Wave Union TDC 方案设计与分析。由第 3 章中对本方案的原理的解析，设计出精确标定 FPGA 原始进位链单元经 Wave Union 分割后延迟时间的实验方案，对设计中的各个功能模块进行解释，通过与第四章中的数据结果进行对比，来评估 Wave Union 分割的效果。

第 6 章：Scale Combination TDC 方案设计与分析。由第 3 章中对本方案的原理的解析，设计出精确标定 FPGA 原始进位链单元经 Scale Combination 分割后延迟时间的实验方案，对设计中的各个功能模块进行解释，通过与第 1 条加法器中进位链的数据结果进行对比，来评估 Scale Combination 分割的效果。

第 7 章：总结与展望。对文章的主要研究工作进行总结，并指出目前研究工作存在的问题和不足，对目前存在的问题进行分析。对下一步的工作进行规划，期望后续研究者能解决这些问题。

第2章 时间间隔测量的指标与原理

本章节首先详细解释了时间间隔测量的重要指标,其次对近些年国内外一些常用的精密时间间隔测量技术的发展与优缺点进行介绍和分析,最后引出作者所采用的FPGA专用进位链单元作为内插延迟单元实现时间间隔测量的方法。

2.1 时间间隔测量的重要指标

测量即是通过测量仪器或测量系统对待测的物理量进行量化,得到测量结果的一个过程。除了测量仪器的因素,测量方法的选取,外界环境的影响(如:温度、湿度、大气压)都有可能影响测量过程,使得测量值与真实值存在或多或少的偏差。用哪些重要的指标来表征测量仪器的性能和测量结果的精准度,下文做出了具体的解释。

2.1.1 精度与准确度

精度表征多次重复测量所得的测量值的稳定性,即测量值的离散程度越低,测量的精度就越高^{[9][10]}。准确度表征的是测量值与真实值的偏离程度,测量值与真实值越接近,测量的准确度就越高。如下图2.1所示,圆心红色区域表示真实值,离散黑点表示多次测量值,四种情况可以生动表现精度与准确度的关系。




图 2.1 精度与准确度的示意图

2.1.2 分辨率

分辨率表征测量仪器或测量系统所能检测或识别的最小增量,精密时间间隔测量的分辨率是指在待测定时差量化后测量系统所能识别的最小变化值,在精密时间间隔测量系统中,测量系统选用的测量方法直接影响分辨率的高低^{[9][11]}。

2.1.3 量程与通道数

量程表征测量系统或测量设备在正常工作时所能测量的待测范围，所能测量的最小值称为测量下限，所能测量的最大值称为测量上限。测量下限和测量上限之间的测量范围即可称为测量的量程。通道数表征测量系统或测量设备可以在某个时间段同时测量的最大数目，通道数越多则测量系统的负载能力就越强^[13]。

2.2 精密时间间隔测量的方法

随着数字电子技术的快速发展，时间间隔测量技术的发展不仅局限于模拟法，还有脉冲计数法与模拟内插法等数字测量方法与模拟数字结合的测量方法也已经比较成熟，下文对近些年比较流行的测量技术进行介绍并简要分析其优缺点。

2.2.1 脉冲计数法

脉冲计数法又称为直接计数法，它的优点是电路简单，全数字化且易于集成。在众多的时间间隔测量技术中，脉冲计数法是一种经典且易理解的测时方法^[2]。如图 2.2 所示，Start 和 Stop 分别为待测时间间隔的开门信号和关门信号，开门信号到来后，基准时钟 Clock 开始计数直到关门信号到来。假设基准时钟的周期为 T_i ，待测时间间隔得到的计数器的值为 N_i ，则开门关门信号间隔的测量值 T_n 为：

$$T_n = T_i \times N_i \quad (2.1)$$




图 2.2 计数器技术测时差原理示意图

这种测量方法想要实现高分辨率的测量就要求能给系统提供一个稳定且高频的时钟，比如要实现 100ps 的分辨率，就必须提供 10GHz 的稳定时钟，而这个量级的高时钟频率无法实现^[7]。其次，就目前的物理工业和技术手段，高速翻转的计数器研制难度更大。因此，脉冲计数法的测时技术通常应用于大量程、低分辨率的时间间隔测量，或者用于精密时间间隔测量的“粗计数”部分。

2.2.2 电流积分技术

电流积分技术是上个世纪 50 年代提出，又称为双斜率型 TDC。其原理如图 2.3 所示，当开门信号到来时，恒流源 I_1 对电容进行充电；当关门信号到来时，恒流源停止充电。紧接着，恒流源 I_2 对电容进行放电，同时有一个高速翻转的计数器会对放电时间进行计数，直至放电结束^[17]。由于 I_1 远大于 I_2 ，因此充电时间被等比例放大了较大的倍数。假设充放电的时间分别为 T_1 和 T_2 ，那么这 4 个物理量满足式 2.2 的关系：

$$T_1 \times I_1 = T_2 \times I_2 \quad (2.2)$$




图 2.3 电流积分技术测时差原理示意图

应用电流积分技术，通过设置 I_1 和 I_2 的倍数关系，可以大幅提升时间间隔测量的分辨率。目前已有科研人员应用该技术获得了分辨率为 25ps 的测试结果。然而由于该电路易受到干扰，难以集成化且存在较大的“死时间”。

2.2.3 游标卡尺技术

1631 年，法国数学家 Pierre Vernier 发明了用于测量长度的游标卡尺。游标卡尺由主尺和附在主尺上能滑动的游标两部分组成，主尺和游标的最小刻度的差值即为游标卡尺的分辨率^{[10] [11] [17]}。如图 2.4 所示：游标卡尺测量长度的原理被应用在精密时间间隔测量上，当开门信号到来时，门控振荡器产生周期为 T_1 的时钟信号，并由计数器开始计数；当与关门信号到来时，门控振荡器产生周期为 T_2 的时钟信号，并由另一计数器开始计数；当两个时钟信号的上升沿重合后，两个计数器停止计数。




图 2.4 游标卡尺技术测时差原理示意图

通过两个时钟的周期和两个计数器的计数值 N_1 和 N_2 ，即可得到开门关门信号之间的时间间隔。即：（其中 τ 为 T_1 和 T_2 的差）

$$\begin{aligned} T &= T_1 \times N_1 - T_2 \times N_2 \\ &= (N_1 - N_2)T_1 + N_2\tau \end{aligned} \quad (2.3)$$

和游标卡尺测量长度的原理类似，两个时钟周期的差值即为游标卡尺技术测量时间间隔的分辨率。显而易见，两个时钟周期的差值越接近，测量得就越准确。比如 T_1 为 20ns， T_2 为 18ns， τ 为 2ns；当 T_1 保持不变， T_2 变为 19.5ns，那么 τ 为 0.5ns，这样就把测量的分辨率提高了 3 倍，然而这通常会消耗经过更长的测量时间，才可以使得两个时钟的上升沿重合。其次，这种技术对频率的稳定性要求极高，且要求门控振荡器产生的两个时钟周期相差很小。

2.2.4 延迟单元内插技术

内插技术主要分为两种：一种是通过实实在在的延迟单元作为内插单元；一种是通过基准时钟的相位差作为内插单元。下面对两种技术分别讨论。

两个非门逻辑资源或者 FPGA 内部的进位链单元都可以组成内插延迟单元，多级内插延迟单元可以串联组成延迟单元链^{[26][27][28]}。开门信号到来后，延迟单元会从左至右逐级翻转直到基准时钟信号到来，时间内插技术的原理如下图 2.5 所示。值得注意的是，起始信号和终止信号不仅仅局限于代表开门信号和基准时钟信号，还可以是开门信号和关门信号的组合，或者基准时钟与关门信号的组合。




图 2.5 时间内插技术测时差原理示意图

以开门信号和基准时钟的组合为例，假设基准时钟的周期为 5ns，而在一个时钟周期内最多可以传出 9 个延迟单元，那么测量的分辨率就可以提升至 0.5ns。当开门信号到来，0.5ns 之内基准时钟到来，信号未越过任何延迟单元，Q₁ 至 Q_n 的输出全部为 0；在 0.5ns 至 1ns 之间，信号越过了第一个延迟单元而未越过第二个，Q₁ 的输出值为 1；Q₂ 至 Q_n 的输出全为 0...通过对 Q₁ 至 Q_n 的输出值所构成的“温度计码”编码，即可得到开门信号和基准时钟的时间间隔 t。

$$t = \tau \times n \quad (2.4)$$

其中 τ 为内插延迟单元的延迟时间， n 为待测信号在内插延迟单元链上传输的级数。（“温度计码”指的是只有一个 0-1 跳变的二进制码，如 00001111、1110000000）

延迟单元用于内插延迟技术测量时差要求各级延迟单元的延迟时间必须是已知的或可测得的。以两个非门串联组成的延迟单元为例，由于物理特性与工艺差异的原因，并不能保证每个延迟单元的延迟时间是一成不变且大小相等的。

2.2.5 时钟相位内插技术

时钟相位内插技术是将多个同频异相的时钟的相位差作为内插单元，如图2.6所示：Clk_1 为基准时钟，Clk_2、Clk_3、……、Clk_8 是由 Clk_1 移相得到的。它们和 Clk_1 之间的相位差分别是 45° 、 90° 、……、 315° ，这样这 8 个时钟就把一个时钟周期等分为 8 分。将脉冲计数法无法测量的“细时间间隔测量”部分通过图示的时钟引入，就可以在同样频率的时钟周期下实现 8 倍分辨率的时间间隔测量。基准时钟均匀移相的次数越多，时间间隔测量的分辨率就越大^{[6][29][30]}。




图 2.6 一个时钟周期被等分为 8 份

想要实现移相，通常采用的方法有两种：模拟的方法和数字的方法。模拟的方法最具代表性的是锁相环技术，锁相环技术的工作原理是：鉴相器的作用是比较输入参考时钟和压控振荡器产生的时钟的频率和相位差，根据相位差的大小，来控制电压进而控制压控振荡器产生的时钟，使得两者的相位差保持在某一个特定的值^[9]。如此通过反馈便完成了输出时钟的移相；模拟的方法具有代表性的是延迟锁定环技术，它的移相原理和锁相环的原理类似，所不同的是延迟锁定环的内部有一个可变延时线，它也是由电压来控制，延迟锁定环内部的相位检测器可

以判断输入输出时钟的相位差进而控制电压^[6]。

以上方法中提到的脉冲计数法和延迟单元内插技术可以结合起来，脉冲计数法用于实现大量程的粗计数测量，延迟单元内插技术实现高精度的测量，这就是“粗计数”+“细时间测量”。这种方法的难点在于如何构建时延小的内插延迟单元，文章的第3章给出了解答。

2.3 本章小结

本章详细介绍了时间间隔测量技术中常用的几个重要的指标参数，特别是用图片的方式生动区分精度和准确度的概念，在2.2节中对近些年一些通用的时间间隔测量方法的原理，如脉冲计数法，电流积分技术等进行分析并分析其优缺点及适用场景。

第3章 FPGA 进位链的 TDC 原理

第2章介绍了几种通用的时间间隔测量的方法,在综合考虑想要实现无外围辅助设备的情况下并且无“死时间”的测量,本文选用FPGA内部的专用进位链,作为延迟内插单元实现精密时间间隔测量。本章主要分析原始进位链作为延迟内插单元的构造方法,两种分割原始进位链的原理,以及如何用码密度法精确标定进位链分割前后的延迟时间。

3.1 Plain TDC 原理

Plain TDC 是使用FPGA的原始进位链单元作为延迟内插单元来实现时间-数字转换的方法^{[31][32]}。由Cyclone II的数据手册可以得知,FPGA的原始进位链单元的平均延迟只有几十皮秒,因此可用于精密时间间隔的测量。

如图3.1所示,第一级加法器的加数端接入Start信号,其余各级加法器的加数端接低电平;各级加法器的被加数段都接高电平,各级加法器均由进位链级联成链。

当待测信号Start到来,第1级加法器的进位输出端Co由低电平紧接着变为高电平,并传送至与其级联的第2级加法器的进位链输入端Ci,如此,进位信号会沿着进位链逐级往右传输,各级加法器的输出S也会由高电平逐级变为低电平。进位链下方的一组D触发器在Clock上升沿来临后把各级加法器输出的“温度计码”锁存(温度计码指的是只有0-1跳变的二进制码),通过确认温度计码中0-1跳变的位置即可判断进位信号在进位链的位置。比如当S的值为00111111……,说明进位信号传输了前2级进位链,同时编码器的输出为2;当S的值为00000111……,说明进位信号传输了前5级进位链,同时编码器的输出为5。




图 3.1 Plain TDC 原理

假设每一级进位链单元的延迟时间都已知，将进位信号经过的各级进位链的延迟时间相加，即可得到待测的时间间隔。比如：当待测信号在进位链上传输了 3 级，将前 3 级的延迟时间相加就可以得到待测信号传输的时间间隔。

3.2 Wave Union TDC 原理

3.2.1 原始进位链单元中的大时延单元

由于 FPGA 的制造工艺和底层物理差异，导致了各级进位链单元的时间延迟是不一致的，并且每 8 个进位链单元会产生一个大时延的延迟单元^{[27][31][32]}。各级进位链单元延迟时间的理论值如图 3.2 所示：在 Chip Planner 给出的理论上的路径延迟中，每两个相邻的 LAB 中的进位链时延为 146ps，每半个相邻的 LAB 中的进位链时延为 159ps，每两个相邻的 LE 中的进位链时延为 71ps。




图 3.2 LAB 中的进位链单元的理论延迟时间

3.2.2 Wave Union 分割大时延的原理

对 FPGA 内部进位链单元的介绍可知,每 8 个进位链单元会产生一个大时延的延迟单元,而运用 Wave Union 技术可以实现对大时延进行有效的分割^{[15][23][24]}。以双沿分割的 Wave Union 为例,标号为 1-8 的小线段代表着串行的进位链单元,其中 1-3 和 5-6 级为延迟时间较小的进位链单元,指向下方的两个箭头代表在进位链上接入的待测信号,并且两个信号的间隔始终是固定不变的。事实上实验方案的设计中,一共需要 100 多级进位链单元。为了简要说明原理,图 3.3 中仅用 8 级进位链单元代表整条进位链。




图 3.3 Wave Union 的分割原理

如图 3.3 所示,将待测信号分别接入第 1 级和第 4 级进位链单元的起始端,即为初始状态 1;随着信号的向右传输,由于第 1 级的延迟时间远远小于第 4 级,前面一个待测信号会在后面一个待测信号到达第 5 级延迟单元之前到达第 2 级,即为状态 2;信号继续向右传输,前面一个待测信号到达了第 3 级延迟单元,后一个待测信号依旧停留在第 4 级,即为状态 3;信号继续向右传输,后一个待测信号距离第 5 级延迟单元的时间已经小于前一个待测信号距离第 4 级延迟单元的时间,因此后一个延迟单元到达第 5 级延迟单元的时候,前一个待测信号落在第 3 级,即为状态 4……同理,两个待测信号会先后到达第 5、6、7、8 级进位单

元并继续逐渐往右传递，直到基准时钟到来。

根据两个测试信号所到达的位置的不同可以对每一种状态进行编码，显然两个位置取和是较为方便的，比如状态 1 对应的两个位置的和是 5 即：1+4；状态 2 对应的两个位置的和是 6 即：2+4；同理状态 3 对应的和是 7；状态 4 对应的和是 8；通过区分两个待测信号所处的位置的和就可以判断当前所处的状态。

每种状态跳跃到下一种相邻状态所消耗的时间，即为分割后的进位链延迟时间^[34]。需要注意的是：两个待测信号的接入位置要选取得当，不能相隔太近，避免在一段时间后落入同一个大时延的延迟单元的情况；也不能相隔太远，这样会需要设计出更长的进位链，以至于造成资源的无端浪费^{[35][36]}。

3.2.3 原始波形的定制

Wave Union 技术是通过巧妙的设置加法器上的加数和被加数的方法，如图 3.4 所示：图中设置了 12 位的串行加法器，第 1 级和第 7 级的加法器上的加数接入 Start，被加数设置为 1；第 4 级的加法器上加数接入 NStart，Nstart 是 Start 的非，被加数设置为 1；其余各级的加数和被加数的均分别被设置为 0 和 1。

当待测信号没有到来时，Start 为 0，NStart 为 1，第 4 级加法器的加数和被加数均为 1，在二进制中 $1+1=10$ ，第 4 级加法器会生成一个值为 0 进位为 1 的结果。进位值 1 会继续输出到第 5 级加法器，第 5 级加法器的进位值输入和被加数的 1 又会生成一个值为 0 进位为 1 的结果，进位值 1 会继续输出到第 6 级加法器，同理第 6、7 级加法器的输出值为 0。由于第 7 级加法器的加数和被加数均为 0，第 7 级加法器就不再产生进位。综上所述：当采样时钟到来时，12 级串行加法器的输出为“111000011111”。




图 3.4 待测信号到来前后加法器的输出波形

当待测信号刚到来时，Start 会立刻翻转为 1，Nstart 翻转为 0，第 1 级和第 7 级的加法器的输出会先后变为 0，两个输出变为 0 的顺序与这两级加法器的进位链时延有关，该段进位链时延越小，则该级加法器的输出越早变为 0。假设第 1 级加法器进位链的时延较小，Start 立刻翻转为 1 后，第一级加法器的加数和被加数均为 1，其会生成一个值为 0 进位为 1 的结果。其余各级的输出结果还没来得及改变。综上所述：当采样时钟到来时，12 级串行加法器的输出为“011100011111”。需要说明的是，实验只对输出波形的上升沿的位置进行编码与求和，不考虑下降沿的位置，因此下降沿是否先于两个上升沿移动是无关紧要的。

当待测信号到来一段时间后，加法器输出波形的两个上升沿都会右移一段距离。显然当采样时钟到来的越慢，两个上升沿向右移动的距离越长。上升沿向右所能移动的最大距离与采样时钟的频率有关，频率越高，移动的距离越小。这是因为采样时钟频率越高，待测信号和采样时钟的相位差就越小^[37]。

3.3 Scale Combination TDC 原理

Scale Combination TDC 方法的灵感来源于 2.2.3 节中介绍的游标卡尺技术，在游标卡尺技术中，通过 T_1 和 T_2 两种刻度的交叉，就可以完成刻度的进一步分割。同样，使用 FPGA 内部的专用进位链测量时间间隔，也可以产生 2 条进位

链，如图 3.5 中的 Scale1 和 Scale2，使得第 1 条进位链的大延迟单元匹配第 2 条进位链的小延迟单元。

(1) a 位置代表待测信号落入第 1 条进位链的大延迟单元且落入第 2 条进位链的小延迟单元，这样可以读取第 2 条进位链的输出值来计算待测时间；

(2) b 位置代表待测信号落入第 2 条进位链的大延迟单元且落入第 1 条进位链的小延迟单元，这样可以读取第 1 条进位链的输出值来计算待测时间；




图 3.5 Scale Combination TDC 原理

对比 2.2.3 节中游标卡尺技术的介绍，可以知道使用游标卡尺技术并不会在关门信号到来后立刻给出测量结果，而是需要继续等待直到两个不同时钟周期的信号上升沿重合。而使用 Scale Combination 的方法并不会出现这种情况，当关门信号到来后，两条 Scale 会立刻给出输出值，即信号在 Scale 上所处的位置。通过两个输出值的组合即可得到待测时间间隔。

3.4 码密度法

各个延迟单元的延迟时间可以通过查看 Quartus II 软件中的 Timequest 得到，然而实际延迟时间受到温度和电压的影响，软件提供的只是理论上的参考值。每一级延迟单元的理论参考延迟时间和实际延迟时间的微小差异，都可能会因为累加而放大导致最终计算的累计时间产生较大的偏差。因此，准确、实时的标定各个延迟单元实际的延迟时间对 TDC 测量时间间隔意义重大。

3.4.1 码密度法时延标定原理

码密度法是标定进位链延迟时间行之有效的方法^{[29][38]}。使用大量的随机脉冲作为 Start 的输入，各个跳变的取值范围为 $[0, T_c)$ 且尽可能的均匀分布于该区间，统计得到的随机脉冲落在每一级延迟单元的个数，即为码密度。其原理如图 3.6

所示：




图 3.6 码密度法的原理示意图

当样本容量足够大，即可以认为输入的随机脉冲均匀分布在 $[0, T_c)$ 。如果某一级延迟单元的延迟时间越长，那么落在该延迟单元的随机脉冲的个数越多。如图 3.6 所示，延迟链上矩形的长度代表该单元的延迟时间，对应“容器的水位高”代表脉冲的个数。

随机脉冲作为测试信号，可以由两个非相关的时钟信号通过一定的逻辑运算产生。如图 3.7 所示，Clk_1 是一个相对低频的时钟输入，Clock 为基准时钟，随机脉冲 Clk_1 的上升沿和紧随该上升沿的 Clock 的上升沿之间时间间隔。在逻辑运算上，Clock 对 Clk_1 进行采样得到 Clk_2，再由 Clk_2 的非和 Clk_1 相与即可得到大量的随机脉冲。

为了使得所得到的随机脉冲的周期是随机均匀分布在 $[0, T_c)$ ，相对低频的时钟的 Clk_1 和基准时钟 Clock 的非相关性越大，对各级延迟单元的延迟时间越准确^{[16][40]}。为尽可能的满足上述条件：

1. 应使 Clk_1 和基准时钟 Clock 两者的频率不成整数倍的关系；
2. 应选用质量“较差”的频率源作为 Clk_1 的输入，即抖动和频率漂移较大；
3. 应使分频后的测试时钟有足够长的时间发生随机变化，即 Clk_1 的频率应相对稍小一点。




图 3.7 随机脉冲的生成

3.4.2 码密度法时延计算方法

由于各个随机脉冲的取值范围为 $[0, T_c)$ 且均匀分布于该区间,输入 N 个足够多的随机脉冲,统计的随机脉冲落在第 i 个延迟单元的个数 N_i 与随机脉冲的总数成正比,且比值为第 i 个延迟单元的延迟时间 T_i 与总的延迟时间 T_c 的比值^{[16][27][41]},即:

$$T_i = T_c \frac{N_i}{N} \quad (3.1)$$

式 3.1 可以通过对各级延迟单元上随机脉冲次数的统计得到所有延迟单元的延迟时间,再对前 i 级延迟单元的延迟时间进行累加,就可以计算出随机脉冲到达每一级延迟单元所用的累计时间 t_i ,即:

$$t_i = \sum_{k=0}^i T_c \frac{N_k}{N} \quad (3.2)$$

测量值 t 的取值范围为 $[t_{i-1}, t_i]$,假设取值为 t_a ,则标准方差为:

$$\sigma^2 = \frac{1}{t_i - t_{i-1}} \int_{t_{i-1}}^{t_i} (t - t_a)^2 dt = \frac{(t_i - t_a)^3 - (t_{i-1} - t_a)^3}{3(t_i - t_{i-1})} \quad (3.3)$$

当且仅当 $t_a = (t_i + t_{i-1})/2$ 时,标准方差达到最小值。所以应取测量值 t :

$$t = \sum_{k=1}^i T_{i-1} + \frac{1}{2} T_i = \left(\sum_{k=1}^i N_{i-1} + \frac{1}{2} N_i \right) \frac{T_c}{N} \quad (3.4)$$

也就是说:

(1) 当编码器的输出为 0, 随机脉冲落在第一级延迟单元, 第一级延迟单元延迟时间的一半就认为是测得的延迟时间;

(2) 当编码器的输出为 1，随机脉冲落在第二级延迟单元，第二级延迟单元延迟时间的一半和第一级的延迟单元延迟时间的和就认为是测得的延迟时间；

(3) 当编码器的输出为 2，随机脉冲落在第三级延迟单元，第三级延迟单元延迟时间的一半和前两级延迟单元的延迟时间的和就认为是测得的延迟时间；

.....

3.4.3 码密度法样本数选取策略

如果随机脉冲的样本个数选取过小，导致统计结果的偏差过大；反之，选取过大又会加剧无谓的计算量^{[38][39]}。统计落在各个延迟单元的随机脉冲的个数 N_i ，其服从二项分布^[30]，且方差为：

$$D(N_i) = NP_i(1 - P_i) \quad (3.5)$$

由公式 3.4 可得下式：

$$t < \left(\sum_{k=1}^i N_i \right) \frac{T_c}{N} \quad (3.6)$$

由概率论的相关知识可知，若 X ， Y 是两个随机变量且相互独立，则有：

$$D(X + Y) = D(X) + D(Y) \quad (3.7)$$

设延迟单元的总数为 N_L ，则 $P_i = 1/N_L$ ，由于落在各个延迟单元的跳变的个数 N_i 相互独立，由公式 (3.5)，(3.6)，(3.7) 可得：

$$\sigma_t = \sqrt{D(t)} = \frac{T_c}{N} \sqrt{N_L \times NP_i(1 - p_i)} \leq \frac{T_c}{\sqrt{N}} \quad (3.8)$$

3.5 本章小结

本章对使用 Plain TDC、Wave Union TDC 和 Scale Combination TDC 三种基于 FPGA 进位链，实现时间-数字转换的方法的原理进行分析，然后对码密度实现分割前后进位链单元时延的精确标定的原理做出详细的推导。

第 4 章 Plain TDC 方案验证与分析

原始进位链单元作为延迟内插单元实现时间间隔的精密测量是本文的基础，只有实现了这种测量方法，才有可能对其进行进一步的分割，本章主要讲的是这种方法的实现方式以及实验结果的分析。

4.1 总体设计

由 3.4 节对码密度法的分析可知，测试时钟和基准时钟的非相关性越强，对延迟单元的标定越准确。基于此，测试时钟应选用频率漂移和抖动较大的频率源以增加测试信号的随机性；测试时钟和基准时钟的频率不成整数倍的关系。设计中，FPGA 开发板自带的漂移和抖动较大的 50MHz 晶振，其分频的 13MHz 测试时钟作为随机脉冲的输入；钟房接入频率为 10MHz 的铷钟倍频的 100MHz 信号作为基准时钟的输入。




图 4.1 Plain TDC 方案设计

加法器模块和编码器模块是设计的核心，基准时钟对测试信号 Start 进行上升沿采样得到 Start_delay，对测试信号 Start 和 Start_delay 进行逻辑处理就可以得到大量随机均匀分布在 $(0, T_i]$ 的随机脉冲。测试信号在加法器模块的进位链上逐级传输，得到含有一个 0-1 跳变的输出结果。加法器的输出结果由于位数较多不能直接输出，其经过编码器模块将温度计码转化为位数较少的二进制码。编码器模块的输出值经过内部逻辑分析仪采样并输出，将输出结果进行手动统计处理，就可以得到各级原始进位链单元的延迟时间了。

4.2 设计中各个模块功能解析

4.2.1 时钟处理模块

由码密度法的分析可知，想要准确标定各级进位链的实验，需要产生测试信号的时钟和基准时钟。这两个时钟信号都是先通过 PLL 预处理得到。如图 4.2 所示：其中 i_clk50M 开发板自带的 50MHz 晶振信号，它经过 PLL 被分频到 13MHz 作为测试信号的时钟。i_clk10M 是铷钟输出的 10MHz 信号，它经过 PLL 被倍频到 100MHz 作为基准时钟。另外为了在 SignalTap II 逻辑分析仪中在线查看输出结果，还需向 SignalTap II 逻辑分析仪提供一路采样时钟，这也是铷钟输出的 10MHz 信号倍频到 13MHz 来提供。




图 4.2 时钟处理模块

4.2.2 测试信号产生模块

测试信号的生成原理如图 4.3 所示，clk_test 为开发板自带的 50MHz 晶振分频得到 13MHz 测试信号，i_clk 为 100MHz 的基准时钟。由于两个时钟是非相关的，所以经过图中的测试信号产生模块后，所得到的 INB 是时间均匀分布在 [0,10ns) 的随机脉冲。这个随机脉冲直接接入到加法器中 dataa 的最低位。




图 4.3 测试信号产生模块

4.2.3 加法器模块

加法器模块在原理上很简单，在时钟 i_clk 到来时， $dataa$ 和 $datab$ 的和会赋值给 $result$ ，并且这三个数都是 195 位，即进位链的长度设置的是 195 节。其中 $dataa[0]$ 接入待测时钟信号， $dataa[194:1]$ 始终为 0000...0000， $datab[194:0]$ 的值始终为 1111...1111。




图 4.4 加法器模块

4.2.4 编码器模块

编码器模块是设计中的重点和难点，它的主要功能是把加法器输出的温度计码 111...111000...000 编码为十进制码。其中的对应关系如下表 4.1，十进制数代表的温度计码中 0 的个数或者说是 0-1 跳变的位置。

表 4.1 温度计码与十进制数对应关系

温度计码	十进制数
1111...1111	0

1111...1110	1
1111...1100	2
...	...
1000...0000	195
0000...0000	196

温度计码转换为十进制数，最简单的办法就是直接将温度计码中所有位数的值相加，然而这需要消耗 194 个串行的加法器，想要满足时序要求，必须在多个时钟周期下才能完成。为了实现编码的快速完成，又不消耗过多的 FPGA 资源，实验采用分段输入的方法，将温度计码中的 195 位分成若干段，分别进行编码，再根据编码的结果判断 0-1 跳变发生的位置在哪一小段。确定了 0-1 跳变发生在哪一小段和在该小段的位置就可以得到 0-1 跳变在整条温度计码的位置了。具体的实现方法是：将 195 位的温度计码分成 25 节，前面 24 节分别接入 result[7:0]、result[15:8]、result[23:16]、result[31:24] ...、result[183:190] 和 result[191:184]，第 25 节接入 result[194:192]。




图 4.5 分段编码器 RTL 级示意图

以第 1 节为例，分段编码器的 decoder 的作用是分析出 result[7:0]的全部 256 种可能性，每当有一个 result[7:0]的输入，都会有一个特定的输出值。result[7:0]

经过图示的分段编码器模块得到 $\text{cnt_1}[3:0]$, $\text{cnt_1}[3:0]$ 即为 $\text{result}[7:0]$ 8 位二进制码中 0 的个数, 或者说是 0-1 跳变的位置。当第 1 节的输出为 1-8 中的某个值, $\text{cnt_1}[3:0]$ 的值就是温度计码中的 0-1 跳变的位置; 当第 2 节的输出为 1-8 中的某个值, $\text{cnt_2}[3:0]$ 的值加上 8 就是温度计码中的 0-1 跳变的位置; 当第 3 节的输出为 1-8 中的某个值, $\text{cnt_3}[3:0]$ 的值加上 16 就是温度计码中的 0-1 跳变的位置... 当第 24 节的输出为 1-8 中的某个值, $\text{cnt_24}[3:0]$ 的值加上 184 就是温度计码中的 0-1 跳变的位置。

4.3 进位链的生成与锁定




图 4.6 Cyclone II 实验平台的搭建

实验选用的开发板是 Altera 公司 Cyclone 系列的 DE2-70, 编译软件选用版本为 13.0 的 Quartus II。搭建了图 4.6 所示的实验平台, 工程实现编译完成后, 加入测试信号, 软件 SignalTap II 逻辑分析仪并未出现含有一个 0-1 跳变的输出, 而是一个全部为 0 或者全部为 1 的结果, 这显然是进位链的问题。在 Quartus II 软件中查看工程的 RTL 级编译结果, 并没有发现问题; 打开“Chip Planner”中查看工程所占用的资源, 如图 4.7 所示: 并未发现所预想的加法器。原来编译软件总是会对加法器进行逻辑优化而无法生成一条串行连接的进位链。(当生成含有进位链单元的加法器, 该加法器会呈现出一连串深蓝色的矩形)

对工程进行修改，在 Altera 公司提供的 AITEP_ADD_SUB 和 LPM_ADD_SUB 两个 IP 核进行试验，也无法实现进位链的生成。使用模板的原语 CARRY_SUM 也是同样的结果。经过大量论文和数据手册的阅读以及多次尝试，最终找到了实现生成进位链的方法。其步骤如下：




图 4.7 未能生成进位链时的资源占用

1. 在编译软件中，新建文件，首先依次选择 Insert Templates→Verilog HDL→Full Designs→Arithmetic→Adders→Unsigned Adder 即可插入模板原语 unsigned_adder;
2. 将原语中的位宽修改为需要设置的进位链的长度；再然后在原语中加入时钟，使得时钟来临时，将 dataa 与 datab 的和赋值给 result;
3. 选择加法器模块右键设置为“Set as Design Partition”;

最终完成了进位链的生成，如 4.8 左侧图。因为工程所占用的资源不大，因此可以将 Quartus II 软件中的 Optimization Technique 的设置勾选为“Area”，这就是 FPGA 设计中以面积换速度的原则。

进位链生成后，测试发现进位链的延迟时间在每次编译后相去甚远，在“Chip Planner”中查看加法器的情况发现，进位链的位置是飘忽不定的，不能一直固定在某一个位置，由此可知进位链的时延与其所在的位置也有关系。为了解决这个问题，使用了编译软件自带的逻辑锁定（Logic Lock）功能，将加法器模块的位置和大小都固定，如 4.8 右侧图所示，其中“Width”必须设置为 1，这样可以使得进位链在一条线上串行排列；“Height”为进位链的长度除以 16（“Height”的值为 LAB 的个数，每个 LAB 中有 16 个 LE，每个 LE 可以配置成一个加法器），所得结果的整数部分加 1 或 2。这是因为逻辑锁定的区域必须足够装得下加法器模块，同时为了避免加法器模块在逻辑锁定区域内部的浮动，因此逻辑锁

定区域应略大于加法器模块所占用的位置。




图 4.8 进位链是否锁定的资源占用

在工程的实际编译时需要注意：当设定的加法器的长度为 16 的整数倍时，将 Height 的值设置为倍数，会出现编译错误，这是因为加法器要额外占用其他资源。比如当加法器的长度为 160，设置“Height”为 10，这样逻辑锁定区域就正好能装满加法器模块，然而这并不能编译生成实际的电路，如图 4.9 所示：这个时候就需要额外占用一个到两个 LAB 才能使得编译成功，也就是把“Height”设置为 11 或 12。




图 4.9 需要额外消耗的 LBA

4.4 测量结果与分析

本文采用码密度法输入 458160 次随机脉冲测试 DE2-70 的开发板内部的专用进位链, 结果得到了测试信号落在各级进位链单元的个数, 落在前两级的个数为 44936 个和 12461 个, 估算前两级的时延为 979.51ps 和 271.62ps, 这个数值明显偏大了 (这是由于测试信号到第一级进位链单元的走线延迟导致的, 实验试图通过逻辑锁定改变进位链的位置以减小该值, 但效果并不理想, 对于该延迟的详细介绍会在 4.6 节具体讨论)。其余各级延迟单元的测时信号的个数如图 4.10 所示, 由图 4.10 可知: 随机脉冲在进位链上最多传输了 150 多级, 落在第 8、16、24、32……级进位链的测时信号远远大于落在其余各级。简单估算可以得到: 大多数进位链的延迟时间为 20-60ps, 每 8 级延迟单元中会出现一个 100-160ps 的大延迟单元。




图 4.10 随机脉冲落在各级进位链单元的个数统计

显然, 大的延迟是影响精密时间间隔测量分辨率的主要原因, 想要提升时间间隔测量的分辨率, 首先要了解大延迟单元是如何形成的。在 1.3 节中, 已经介绍了 LE, 如图 4.11 所示, 16 个 LE 组成一个逻辑阵列块 (LAB, Logic Array Blocks), 一个 LAB 除了包含 16 个 LE, 还包括 LE 之间的进位链, LAB 控制信号寄存器链, 以及本地互联信号等。




图 4.11 Cyclone II 系列器件 LAB 的基本结构

在 Quartus II 软件中，打开工程后，依次选择 Tools → Chip Planner，选择进位链所占据的 LE，点击“Generate Fan-Out Connections”，即可观察到所选择的进位链的扇出情况。由于 FPGA 的特殊结构，每个 LAB 中，前 8 个 LE 与后 8 个 LE 之间存在着一段较长的物理距离，每 2 个 LAB 之间也存在着这种距离，这是导致每 8 级进位链会有一个较大的延迟时间的根本原因。

4.5 走线延迟的说明

在 4.4 节和 5.4 节以及后续的 6.3 节，都会出现前两级或前三级延迟单元的时延偏大的情况，下面对这种情况进行分析。测试信号的走线延迟主要包括三个部分：测试信号从输入管脚到达信号处理单元的延迟时间；信号处理到第一级加法器输入的时间；第一级加法器输入到第一级进位单元的时间。第一种时延在 100 皮秒以上，目前未能解决；第二种时延可以采用将测试信号直接引入至第一级加法器的方法来解决；第三种时延的物理走线较短，故影响较小。




图 4.12 测试信号到达进位单元的走线时延

基准时钟到达加法器的进位链的走线延迟大概分为两个部分：输入时钟到达锁相环的延迟时间，锁相环输出的基准时钟到达进位链上时间。

4.6 本章小结

本章主要完成了原始进位链的 TDC 方案设计与分析，对实验中各个模块的功能进行详细分析。完成了进位链的生成和逻辑锁定，并通过码密度法测得测试信号落在各级进位链单元的个数。

第 5 章 Wave Union TDC 方案验证与分析

由于 FPGA 内部的专用进位链时延的不一致性，每 8 个延迟单元会出现一个较大的延迟单元，因此需要对其进行分割才能进一步提高测量的精度，而 Wave Union 被证明是分割大延迟单元行之有效的办法，本章主要对这种方法进行深入解析。

5.1 总体设计

和 4.1 节中相同的是，测试时钟选用开发板自带的频率为 50MHz 晶振分频的 13MHz 作为随机脉冲的输入；频率为 10MHz 的铷钟信号倍频的 100MHz 信号作为基准时钟的输入。加法器模块和编码器模块设计的核心，基准时钟对测试时钟 Start 进行上升沿采样得到 Start_delay，对测试时钟 Start 和 Start_delay 进行逻辑处理就可以得到大量随机均匀分布在 $(0, T_i]$ 的测试信号。




图 5.1 Wave Union TDC 方案设计

由于波形的定制需要产生 NStart，即为 Start 取反，所以测试信号共同时产生了两个。测试信号在进位链上逐级传输，得到有两个上升沿的输出结果。编码器模块计算出两个上升沿的位置，并求和后输出。铷钟分频的 13MHz 作为内部逻辑分析仪的采样时钟，这样可以保证每一个时钟周期输出一个编码，即每次测试得到的两个上升沿的位置的求和。

5.2 设计中各个模块功能解析

5.2.1 时钟处理模块

由于 Wave Union 使用和原始进位链相同的输入时钟源和输出时钟，本节的时钟处理模块部分与 4.2.1 节相同，本节不再赘述。

5.2.2 测试信号产生模块

同 4.2.1 节相同的是：clk_test 为开发板自带的 50MHz 晶振分频得到 13MHz 测试信号，i_clk 为 100MHz 的基准时钟。测试信号的生成原理略有差异，如图 5.2 所示：INB 是时间均匀分布在[0,10ns)的随机脉冲。这个随机脉冲直接接入到加法器中 dataa[0]和 dataa[40]。为了巧妙的生成双沿的加法器输出，还需另外产生一路 INB 的非，即 INBN。INBN 接入的是 dataa[0]和 dataa[40]中间的某一节，本实验选取的是 dataa[18]。需要指出的是 INB 的另一路接入 dataa[40]，这是由工程实现时的经验所得，并非必须接入该级。




图 5.2 测试信号产生模块

5.2.3 加法器模块

同 3.3.3 节，本节的加法器模块依旧设置为 195 节的长度，在时钟 i_clk 到来时，dataa 和 datab 的和会赋值给 result。与之略有差异的是，dataa[0]和 dataa[40]接入 INB，dataa 的其余各级均接入 0；datab[18]接入 INBN，datab[40]接入 0，datab 的其余各级均接入 1。




图 5.3 加法器模块

5.2.4 编码器模块

由于加法器的输出 $result[194:0]$ 中通常有 3 个 0-1 跳变，而编码器的任务是将 $result$ 中满足 4.1 式的 2 个 n 求和并输出。基于此，4.2.4 节所采用的编码方法不再适用。工程在 Verilog 语句中采用 `generate` 语句进行逻辑复制，对输出的 $result$ 进行预处理，将 $result[194:0]$ 转化为 $sum_changed[191:0]$ 。

$$result[n+3:n] == 4'b1100 \quad (4.1)$$

通过 `generate` 语句，判断 $result[194:0]$ 每相邻 4 位是否等于 $4'b1100$ ，这样就将形为 $111...111000...000111000$ 转换为了形为 $000...000010...0000010$ 只含有两个 1 的二进制码。其中 $sum_changed$ 序列中的 1 所在的位置就是 $result$ 中“1100”序列最低位所在的位置。这种转换的好处是：通过判断 $result[194:0]$ 是否含有“1100”序列，可以避免毛刺的影响，即当 $result[194:0]$ 序列连续为 1 的部分冒出一个 0，或者连续为 0 的部分冒出一个 1，对编码的结果不会产生影响。

```
generate
  for(i=0;i<192;i=i+1)
  begin:change
    assign sum_changed[i] = (result[i+3:i] == 4'b1100);
  end
endgenerate
```

图 5.4 `generate` 语句对 $result[194:0]$ 的预处理




图 5.5 Result 转化为 sum_changed 的流程图

generate 语句可以大大降低编码的复杂性，但是也会带来一个问题：当 result 最低 4 位分别是 4'b1110 和 4'b1111 时，输出的 sum_changed[0] 均为 0。显然最低 4 位为 4'b1110 情况并未被识别，下面对这种未被识别的情况进行简要说明：当 resul[3: 0] 由 4'b1111 先变为 4'b1110，再变为 4'b1100，sum_changed[3: 0] 的值分别对应 4'b0000、4'b0000、4'b0001；与此同时，resul[41: 38] 由 4'b1100，先变为 4'b1000，再变为 4'b0000，sum_changed[41: 38] 的值分别对应 4'b0001、4'b0010、4'b0100，所以当最低 4 位发生变化而未被识别时，可以通过较高位的变化来弥补这种缺陷。

接下来就是判断 sum_changed [191:0] 中 1 所在的位置，并将两个相加后输出。采用与 3.3.4 节相似的办法，把 sum_changed 的 192 位二进制数值分为 24 节，每节包含 8 位二进制数值。其对应关系如下：

表 5.1 分段编码输入值与十进制码对应关系

分段编码输入值	输出值
00000000	0

00000001	1
00000010	2
...	...
01000000	7
10000000	8

分段编码部分被例化 24 次，就可以得到了 24 个分段编码输出值，然后分别判断 24 个输出值是否为大于 0。将大于 0 的两个值加上其对应的初始数位差就可以得到两个 0-1 跳变所在的位置了。比如第 1 节分段编码器输出的值如果大于 0，就把输出结果加上 0 得到第二节中 0-1 跳变所在的位置；第 2 节分段编码器输出的值如果大于 0，就把输出结果加上 8 得到第二节中 0-1 跳变所在的位置；第 3 节分段编码器输出的值如果大于 0，就把输出结果加上 16 得到第二节中 0-1 跳变所在的位置……第 24 节分段编码器输出的值如果大于 0，就把输出结果加上 184 得到第二节中 0-1 跳变所在的位置。

接下来的工作就是把这加了初始数位差的 24 个数相加求和，同样采用分级分组求和的办法。第一级：分别将第 1 至第 4 个数相加得到 sum_1；将第 5 至第 8 个数相加得到 sum_2……将第 21 至第 24 个数相加得到 sum_6。第二级：再把 sum_1、sum_2……sum_6 分别相加，如此就完成了整个编码器部分的工作。




图 5.6 Wave Union 分割后测试信号落在各级延迟的个数

5.3 实验结果与分析

将 SignalTap II 逻辑分析仪采得的数据进行统计,发现测时信号落在前三级的个数分别为 50881、530 和 12121,简单估算前三级的时延分别为 1109.1ps、11.55ps 和 264.21ps,其余落在各级延迟单元的测试信号的个数如图 5.6 所示:可以发现经过 Wave Union 分割后,全部的大时延的延迟单元都被有效的分割,小时延的延迟单元也被部分分割。通过 SignalTap II 逻辑分析仪采得的编码器输出值,统计 Wave Union 分割前后落在各级延迟单元的测试信号的个数,可以对比前后的时延、查找表曲线,微分非线性(DNL)和积分非线性(IDL)。

5.3.1 Wave Union 分割前后的各级延迟时间的对比

在 3.1.3 节中给出了码密度法时延标定原理,可以知道落在第 i 级的测时信号的个数正比于该级延迟单元的延迟时间,因此可以通过图 4.10 和图 5.6 所示的落在各级延迟单元测试信号的个数的数据计算得到分割前后各级延迟单元的延迟时间。




图 5.7 Wave Union 分割前后的各级延迟时间的对比

原始进位链的前两级延迟单元的时延为 979.5ps 和 271.6ps, Wave Union 分割后的前三级时延为 1109.10ps、11.55ps 和 264.21ps,其余各级时延如图 5.7 所示,蓝色线条代表分割前原始进位链的延迟时间,橙色线条代表 Wave Union 分割后的延迟时间。对比可以发现测试信号在进位链的传输级数由原来的 155 级增加了一倍至 308 级,且整体的延迟时间都有所降低。

5.3.2 Wave Union 分割前后的 LSB 对比

用周期为 T 的基准时钟进行采样, 测试信号传输的最长时间也是 T , 假设在该段时间内, 测试信号最多传输了 M 个延迟单元, 那么每一级延迟单元的平均延迟时间的大小:

$$LSB = T/M \quad (5.1)$$

那么可以得到使用原始进位链的 LSB_1 :

$$LSB_1 = \frac{T}{M_1} = \frac{10 \times 1000 \text{ps}}{155} = 64.52 \text{ps} \quad (5.2)$$

由于前两级的时延为 979.5ps 和 271.6ps, 并不是单纯进位链的时延时间, 因此应对上式进行修正, 即:

$$LSB_1 = \frac{T_{\text{修正}}}{M_{\text{修正}}} = \frac{10 \times 1000 - 979.5 - 271.6 \text{ps}}{155 - 2} = 57.18 \text{ps} \quad (5.3)$$

同样计算使用 Wave Union 分割后进位链的 LSB_2 , 应该去除前三级延迟单元的时延:

$$LSB_2 = \frac{T}{M_2} = \frac{10 \times 1000 - 1109.1 - 11.6 - 264.2 \text{ps}}{308 - 3} = 28.25 \text{ps} \quad (5.4)$$

5.3.3 Wave Union 分割前后的查找表对比

在 3.4 节中给出了码密度法时延计算方法, 如公式 3.4 所表: 当测试信号落在第 i 级, 那么该信号传输的时间就为前 $i-1$ 级延迟时间以及第 i 级延迟时间的一半的和, 这样就可以计算得到落在每一级的测试信号所累积的延迟时间。查找表是指: 给出一个测试信号落在的级数, 就可以得到这个信号的累积传输时间。如图 5.1 所示: 蓝色曲线代表原始进位链的查找表, 橙色曲线代表 Wave Union 分割后的查找表。很明显, 蓝色曲线要比橙色曲线更为陡峭, 当测试信号经过的进位链单元每多一级, 蓝色曲线对应的值变化更大。那么实现同样测量范围的时间间隔测量, 经过 Wave Union 分割后的, 时间间隔测量得更精细。

需要指出的是, 两条曲线在左下角都出现了很陡峭的情况, 这是测试信号从 FPGA 开发板的管脚至第一个延迟单元的走线延迟所产生的。这个延迟时间的数值通常是数百皮秒甚至是纳秒级别的, 目前无法克服。为了便于数据的处理与分析, 在后续 IDL 和 INL 的计算中, 不再加入原始进位链前 2 级延迟单元的时

延数据和 Wave Union 分割后前 3 级延迟单元的时延数据。




图 5.8 Wave Union 分割前后的查找表对比

5.3.4 Wave Union 分割前后的 DNL 和 INL 对比

微分非线性 DNL 反映的是每一级延迟单元的时延和 LSB 的偏差，当每一级延迟单元的时延大小越接近，图 5.8 中的曲线就越接近直线，那么 DNL 的值就越接近 0。

$$DNL_i = \frac{t_i - LSB}{LSB} \tag{5.5}$$

其中 t_i 为第 i 级延迟单元的延迟时间。




图 5.9 原始进位链测时的 DNL




图 5.10 Wave Union 分割后的 DNL

由图可知原始进位链的 DNL 介于-0.875 和 1.775 之间，经 Wave Union 分割后的 DNL 介于-0.960 和 1.840 之间。

积分非线性 INL 反映的是微分非线性 DNL 的累积效果，因此有：

$$INL_i = \sum_{i=0}^i DNL_i \quad (5.6)$$

将图 5.9 和图 5.10 中得到的 DNL 逐级相加即可得到 Wave Union 分割前后的各级 INL，如图 5.11 和图 5.12 所示：




图 5.11 原始进位链测时的 INL




图 5.12 Wave Union 分割后的 INL

由图可知原始进位链的 INL 介于-0.994 和 1.646 之间，经 Wave Union 分割后的 INL 介于-2.714 和 4.596 之间。

5.4 本章小结

本章主要完成了 Wave Union TDC 方案的设计与实现，并通过实验数据的处理与分析，对比经过 Wave Union 分割前后，进位链单元延迟时间的变化情况。数据处理结果表明：测试信号在进位链的传输级数由原来的 155 级增加至 308 级，平均每级的延迟时间由 57.18ps 降至 28.25ps，Wave Union 的分割效果显著。DNL 的范围由分割前的 (-0.875, 1.775) 之间变为分割后的 (-0.960, 1.840)，可以知道 Wave Union 的分割并没有改善各级延迟时间的非均匀性。INL 的范围由分割前的 (-0.994, 1.646) 之间变为分割后的 (-2.714, 4.596)。虽然延迟单元经过 Wave Union 的分割，使得 INL 的值偏大，但是其大大降低了大时延单元的延迟时间，使得各级进位链单元的延迟时间均低于 80.96ps。

第 6 章 Scale Combination TDC 方案验证与分析

Wave Union 技术实现了大延迟单元的有效分割,通过对当前工作的思考,本文提出了另外一种分割方法即 Scale Combination 技术,本章主要深入解析该种方法的设计方案及分割效果。

6.1 总体设计

在 3.3 节对 Scale Combination TDC 的原理介绍上,可知:采用该种方案实现时间间隔测量,需要在 FPGA 芯片内部设置两个加法器模块用来生成两条进位链。两个加法器模块的输出结果由各自对应的编码器模块对加法器模块的输出结果进行编码,进而由内部逻辑分析仪输出。




图 6.1 Scale Combination TDC 方案设计

6.2 设计中各个模块功能解析

6.2.1 时钟处理模块




图 6.2 时钟处理模块

如图 6.2 所示是时钟处理模块，与 Plain TDC 方案和 Wave Union TDC 方案不同的是，在 Scale Combination TDC 方案选用了更高频率的基准时钟信号。
iclk_10M 是铷钟输出的 10MHz 信号，它经过 PLL 被倍频得到的 150MHz 信号作为基准时钟。iclk_50M 是 FPGA 开发板自带的 50MHz 晶振信号，它经过 PLL 分频得到的 13MHz 信号作为测试信号的输入。

6.2.2 测试信号产生模块

Scale Combination TDC 方案与 Plain TDC 方案的测试信号产生模块的原理和设计方案相同，本小节不再赘述。

6.2.3 加法器模块

Scale Combination TDC 方案需要两个加法器模块，第一个加法器模块的与 Plain TDC 方案该模块的设计相似，测试信号 Start 接入加法器 dataa[0],而 data[125:1]均接低电平, data[125:0] 均接高电平。图 6.3 中的 dataa_one 接入 dataa, datab_one 接入 datab, 这样就完成了第一个加法器模块的设计。




图 6.3 第一个加法器

与第一个加法器模块不同的是，第二个加法器模块测试信号 Start 接入加法器 dataa[5], 而 data[4:0]和 data[125:6]均接入低电平, data[125:0] 均接高电平。图 6.4 中的 dataa_two 接入 dataa, datab_two 接入 datab, 这样就完成了第二个加法器模块的设计。




图 6.4 第二个加法器




图 6.5 物理位置相邻的两个加法器

除了要合理的设定两个加法器的加数的值,为了使得测试信号尽可能同时到达两个加法器,需要使得两个加法器的位置尽可能的接近。如图 6.5 所示,通过逻辑锁定的方式,将两个加法器的位置和大小均固定。其中“Width”均为 1;“Height”均为 9;“Origin”分别为 X68_Y17 和 X69_Y17。

6.2.4 编码器模块

加法器模块的两个加法器输出的结果 $result_1[126:0]$ 和 $result_2[126:0]$ 会先经过一个数据预处理模块,将 127 位的温度计码转化为 124 位的独热码。独热码再经过编码器模块,即可判断出测试信号在进位链上传输的级数,即温度计码中 0-1 跳变的位置,也即独热码中“1”所在的数位。

编码器模块采用“5×5×5”的分级分段编码办法,Encoder_124 为父编码模块,Encoder_25 为子编码模块,Encoder_5 为孙编码模块。由于编码器模块的输入中,最多只有一个“1”,当每 5 位数经过 Encoder_5 孙模块,如果这每 5 位数

中没有“1”，那么该模块输出的结果为“0”，否则，输出独热码中“1”所在的数位。

Encoder_25 子模块可以判断 25 位独热码中“1”所在的数位，它例化有 5 个 Encoder_5 孙模块，假设各个孙模块的输出值分别为 Sum5_1、Sum5_2、Sum5_3、Sum5_4 和 Sum5_5，将这 5 个输出值判断处理分别得到 Sum5_a、Sum5_b、Sum5_c、Sum5_d 和 Sum5_e。其对应关系是：

1. 当 Sum5_1 为“0”时，Sum5_a 的值也为 0；否则，Sum5_a 的值为 Sum5_1 加上“0”的和；
2. 当 Sum5_2 为“0”时，Sum5_b 的值也为 0；否则，Sum5_b 的值为 Sum5_2 加上“5”的和；
3. 当 Sum5_3 为“0”时，Sum5_c 的值也为 0；否则，Sum5_c 的值为 Sum5_3 加上“10”的和；
4. 当 Sum5_4 为“0”时，Sum5_d 的值也为 0；否则，Sum5_d 的值为 Sum5_4 加上“15”的和；
5. 当 Sum5_5 为“0”时，Sum5_e 的值也为 0；否则，Sum5_e 的值为 Sum5_5 加上“20”的和；

Sum5_a、Sum5_b、Sum5_c、Sum5_d 和 Sum5_e 这 5 个数中最多个 1 个是大于 0 的，将这 5 个数直接相加就可以达到 25 位独热码中“1”所在的数位。

Encoder_124 父模块可以判断 124 位独热码中“1”所在的数位，它例化有 5 个 Encoder_25 子模块，其中第 5 个 Encoder_25 子模块的最高位空接。假设各个子模块的输出值分别为 Sum25_1、Sum25_2、Sum25_3、Sum25_4 和 Sum25_5，将这 5 个输出值判断处理分别得到 Sum25_a、Sum25_b、Sum25_c、Sum25_d 和 Sum25_e。其对应关系是：

1. 当 Sum25_1 为“0”时，Sum25_a 的值也为 0；否则，Sum25_a 的值为 Sum25_1 加上“0”的和；
2. 当 Sum25_2 为“0”时，Sum25_b 的值也为 0；否则，Sum25_b 的值为 Sum25_2 加上“25”的和；
3. 当 Sum25_3 为“0”时，Sum25_c 的值也为 0；否则，Sum25_c 的值为 Sum25_3 加上“50”的和；
4. 当 Sum25_4 为“0”时，Sum25_d 的值也为 0；否则，Sum25_d 的值为

Sum25_4 加上“75”的和;

5. 当 Sum25_5 为“0”时, Sum25_e 的值也为 0; 否则, Sum25_e 的值为 Sum25_5 加上“100”的和;

Sum25_a、Sum25_b、Sum25_c、Sum25_d 和 Sum25_e 这 5 个数中最多个 1 个是大于 0 的, 将这 5 个数直接相加就可以得到 124 位独热码中“1”所在的数位。

6.3 实验结果与分析

编码器模块的输出值 Sum124_one 和 Sum124_two, 分别为测试信号在两条进位链上传输的级数。由 3.4 节中对码密度的分析可知, 当测试的次数足够多, 就可以准确的计算出各级进位链单元的延迟时间了。Sum124_one 和 Sum124_two 均由 SignalTap II 逻辑分析仪同时采样并输出, 统计测试信号落在每一级进位链单元的个数, 其正比于该级进位链单元的延迟时间。

6.3.1 Scale Combination 分割前后的各级延迟时间的对比

测试信号在第一条进位链上传输了 103 级, 在第二条进位链上传输了 105 级, 将 Sum124_one 和 Sum124_two 求和, 和的范围在[6,212], 统计出这 207 个取值的个数, 就可以用码密度计算得到 Scale Combination 分割后的进位链单元的延迟时间。如图 6.6 所示: 蓝色柱状图为第一条加法器的进位链单元的延迟时间, 橙色柱状图为分割后的进位链单元的延迟时间。

由图 6.6 可知, 测试信号在进位链上传输的计数由分割前的 103 级增加一倍到 207 级, 较大的延迟时间由分割前的 100-130ps 降低至 62.7ps 以下。




图 6.6 Scale Combination 分割前后的各级延迟时间的对比

6.3.2 Scale Combination 分割前后的 LSB 对比

由于本次实验的第一级进位链单元延迟时间较小，仅有 131.1ps，故不再扣除该延迟时间，实验选用的基准时钟为 150MHz，测试信号在第一条进位链上传输了 103 级，可以得到第一条进位链的 LSB_1 ：

$$LSB_1 = \frac{T}{M_1} = \frac{1000000ps}{103 \times 150} = 64.72ps \quad (6.1)$$

使用 Scale Combination 分割后传输的级数为 207 级，那么可以得到分割后的 LSB_2 ：

$$LSB_2 = \frac{T}{M_2} = \frac{1000000ps}{207 \times 150} = 32.21ps \quad (6.2)$$

6.3.3 Scale Combination 分割前后的查找表对比

在第三章中对码密度法时延计算方法的分析可知，码密度法可以估算出各级进位链单元的延迟时间，得到的延迟时间进行累加，就可以计算出测试信号在进位链上传输的时间了。而累加并非直接相加，而是本级延迟时间的一半和前面各级延迟时间进行相加。




图 6.7 Scale Combination 分割前后的查找表对比

如图 6.7 所示蓝色曲线为测试信号落在第一个加法器中原始进位链的查找表，橙色曲线为 Scale Combination 分割后，测试信号落分割后各级进位链的查找表。很明显，蓝色曲线要比橙色曲线更为陡峭，当测试信号经过的进位链单元每多一级，蓝色曲线对应的值变化更大。那么实现同样测量范围的时间间隔测量，经过 Scale Combination 分割后的，时间间隔测量得更精细。

6.3.4 Scale Combination 分割前后的 DNL 和 INL 对比




图 6.8 Scale Combination 分割前的 DNL

类比第五章中 Wave Union 对延迟单元的分割，由公式 5.5 和公式 5.6，再结合 6.3.2 节中得到的 LSB_1 和 LSB_2 可以计算得到 Scale Combination 分割前后的 DNL 和 INL。如图 6.8 至 6.9 所示：




图 6.9 Scale Combination 分割后的 DNL




图 6.10 Scale Combination 分割前的 INL

由图 6.8 和图 6.9 所示：Scale Combination 分割前的 DNL 范围为 $(-0.511, 1.025)$ ，分割后的 DNL 范围为 $(-0.947, 1.039)$ 。




图 6.11 Scale Combination 分割后的 INL

由图 6.10 和图 6.11 所示：Scale Combination 分割前的 INL 范围为 $(-0.898, 1.065)$ ，分割后的 DNL 范围为 $(-0.814, 3.071)$ 。

6.4 本章小结

本章主要完成了 Scale Combination TDC 方案的设计与实现，并通过实验数据的处理与分析，对比经过 Scale Combination 技术分割前后，进位链单元延迟时间的变化情况。数据处理结果表明：测试信号在进位链的传输级数由原来的 103 级增加至 207 级，平均每级的延迟时间由 64.72ps 降至 32.21ps，Scale Combination 技术分割效果显著。DNL 的范围由分割前的 $(-0.511, 1.025)$ 之间变为分割后的 $(-0.947, 1.039)$ ，可以知道 Scale Combination 技术的分割并没有改善各级延迟时间的非均匀性。INL 的范围由分割前的 $(-0.898, 1.065)$ 之间变为分割后的 $(-0.814, 3.071)$ 。虽然延迟单元经过 Scale Combination 技术的分割，使得 INL 的值偏大，但是其大大降低了大时延单元的延迟时间，使得各级进位链单元的延迟时间均低于 62.69ps。

第7章 总结与展望

7.1 当前工作总结

基于延迟内插技术的精密时间间隔测量技术在卫星导航、重离子加速器、载人航天等诸多高科技领域应用广泛,该种方法的难度在于构建延迟时间较小的延迟内插单元。为此,本文通过对大量相关文献的阅读和理解,深入理解了精密时间间隔测量方法,并利用 Cyclone II 系列的 FPGA 专用进位链,完成了平均延迟只有几十 ps 的延迟内插单元的构建,并利用 Wave Union 技术和 Scale Combination 技术对其进一步分割。本文的主要研究工作有以下几点:

1. 首先对常用的精密时间间隔测量技术进行理解和研究,详细对比几种方法的优缺点,构建了 FPGA 专用进位链,作为延迟内插单元。
2. 通过对系统需求的理解,完成了 FPGA 芯片的选型,设计了实验的总体方案并搭建了硬件实验平台。
3. 使用 Quartus II 编译软件和 Verilog HDL 语言完成了实验各个模块的功能设计,并通过 Signaltap II 软件输出实验数据。
4. 将得到的实验数据利用 Matlab 进行处理,得到原始进位链的延迟时间,以及两种方法分割后的延迟时间等。

实验结果表明:经 Wave Union 技术分割后最大的延迟时间由 158.66ps 降低至 80.96ps,平均延迟时间由 57.18ps 降低至 28.25ps;经 Scale Combination 技术分割后最大的延迟时间由 131.03ps 降低至 62.69ps,平均延迟时间由 64.72ps 降低至 32.21ps。

7.2 提升与展望

本课题目前的研究内容仅限于 Scale Combination 和 Wave Union 两种技术实现进位链单元时延的分割与标定,目前的研究重点是“细时间测量”部分,一个完整的时间间隔测量系统需要再结合“粗计数”。由于本人时间和精力原因,未能完善整个测量系统。

Scale Combination 技术和 Wave Union 技术并非对立的,相反,两者可以进行融合。将 Wave Union 技术中 dataa 和 datab 的设置引入到 Scale Combination,理

论上可以大幅提升 Scale Combination 分割进位链单元的效果。

本课题提出的 Scale Combination 技术实现了大时延单元的有效分割，在硬件的实现上，只采用了两个交叉的 Scale，在后续的工作中可以使用更多的 Scale 以进一步分割进位链单元。更多的 Scale 还可以产生多个测量通道，这样可以在高分辨率和多通道的需求中，切换测量模式以满足需要的场景。比如：在 FPGA 内部生成 16 个相邻的 Scale，当用户的需求是实现 10ps 级高精度的时间间隔测量，可以用 16 个 Scale 共同协作完成一个单通道高精度的测量；当用户对精度的需求不高，但是要求多通道测量，那么可以配置成 16 通道，单个 Scale 的测量；或者 8 通道，每相邻的 2 个 Scale 共同协作的测量。这样就可以在不同的需求场景下灵活切换配置方式。

参考文献

- [1] 闫菲菲. 基于 FPGA 与 TDC-GPX2 的精密时间间隔计数器设计实现[D]. 北京:中国科学院大学, 2018.
- [2] 李孝辉, 杨旭海, 刘娅等. 时间频率信号的精密测量[M]. 北京:科学出版社, 2010.
- [3] 左飞. 新型的远程时间频率校准系统[D]. 北京:北京交通大学, 2014.
- [4] 黄海舰. 基于 FPGA 时间内插技术的 TDC 设计[D]. 武汉:华中师范大学, 2013.
- [5] 郑佳俊. CBM-TOF 超级模块高密度、高精度时间测量方法[D]. 合肥:中国科学技术大学, 2017
- [6] 赫小萱. 基于 FPGA 的精密时间间隔测量技术研究[D]. 哈尔滨, 哈尔滨工业大学, 2018.
- [7] 侯志军. 高精度时间间隔计数器的设计[D]. 北京:中国科学院大学, 2017.
- [8] Jinyuan Wu, Several Key Issues on Implementing Delay Line Based TDCs Using FPGAs.[J] IEEE Transactions on Nuclear Science , 2014, 61(3): 1543-1548.
- [9] 潘维斌, LHAASO 实验高精度时间测量系统研究[D]. 北京:清华大学工程物理系, 2014.
- [10] 沈奇. 量子通信中的精密时间测量技术研究[D]. 合肥:中国科学技术大学, 2013.
- [11] 宋健. 基于 FPGA 的精密时间-数字转换电路研究[D]. 合肥:中国科学技术大学, 2006.
- [12] 江晓山, 盛华义. BESIII 主漂移室时间测量中 HPTDC 的应用研究[J]. 核电子学与探测技术, 2004, 24(4):335-337.
- [13] 郭静. 基于 TDC-GPX 的飞行时间质谱仪数据采集系统的设计与实现[D]. 吉林:吉林大学, 2015
- [14] 赵德平, 韩建平. 基于 TDC-GP2 的高精度时间差测量的关键技术研究[J]. 材料与冶金学报, 2014, 13(4): 306-311
- [15] 刘冲. 基于 FPGA 的 TDC 电路验证与研究[D]. 合肥:中国科学技术大学, 2012.
- [16] 刘音华, 刘正阳, 刘琼瑶等. FPGA 进位链实现 TDC 的若干关键技术问题[J]. 电子测量技术, 2018, 41(14):122-127.
- [17] 安琪. 粒子物理实验中的精密时间间隔测量 [J]. 核技术, 2006, 29(6):453-462.
- [18] 涂申俊. 基于 FPGA 的全局时钟分配和 TDC 模块设计[D]. 武汉:华中科技大学, 2011.
- [19] 许孟强. 基于 FPGA 进位链的高精度测时仪研制[D]. 南京:南京理工大学, 2014.
- [20] 祁迹, 邓智, 刘以农. 一种基于 FPGA 的高精度单周期 TDC 设计[J]. 核电子学与探测技术, 2011, 31(4):378-385.
- [21] 王敏志. 深入理解 Altera FPGA 应用设计[M]. 北京:北京航空航天大学出版社, 2014.
- [22] 潘维斌, 龚光华, 李荐民. 基于进位链的多通道时间数字转换器[J]. 清华大学学报(自然科学版), 2013, 53(10):1391-1396.

- [23] Ryszard Pelka, Jozef Kalisz, Ryszard Szplet. Nonlinearity Correction of the Integrated Time-to-Digital Converter with Direct Coding [J]. IEEE Transactions on instruction and measurement, 1997, 46(2): 449-453.
- [24] Weibin Pan, Guanghua Gong, Jianmin Li. A 20-ps Time-to-Digital Converter(TDC) Implemented in Field-Programmable Gate Array(FPGA) with Automatic Temperature Correction [J]. IEEE Transactions on Nuclear Science, 2014, 61(3): 1468-1473.
- [25] 康晓文, 刘亚强, 崔均健等. 基于 FPGA 进位链 TDC 延时模型的建立与性能测试设计[J]. 核电子学与探测技术, 2011, 31(3): 267-273.
- [26] 刘树斌, 郭建华, 张艳丽等. 高精度数据驱动型 TDC 在高能物理实验中应用的研究[J]. 核技术, 2006, 29(1): 72-76.
- [27] Ji Qi, Hui Gong, Yinong Liu. On-Chip Real-Time Correction for a 20-ps Wave Union Time-to-Digital Converter(TDC) in a Field-Programmable Gate Array(FPGA)[J]. IEEE Transactions on Nuclear Science, 2012, 59(4): 1605-1610.
- [28] 方化潮, 郑利兵, 方光荣等. 一种基于 FPGA 进位延迟链的 IGBT 栅极电压米勒时延的高精度测量方法研究[J]. 电工电能新技术, 2015, 34(11): 75-80.
- [29] 方穗明, 王占仓. 码密度法测量模数转换器的静态参数[J]. 北京工业大学学报, 2006, 32(11): 977-981.
- [30] 贾云飞, 钟志鹏, 许孟强等. 基于码密度法的时间数字转换器非线性校正方法研究[J]. 测控技术, 2015, 34(1): 142-145.
- [31] Jinhong Wangle, Shubin Liu, Lei Zhao, Xueye Hu. The 10-ps Multitime Measurement Averaging TDC Implemented in an FPGA [J]. IEEE Transactions on Nuclear Science, 2011, 58(4): 2011-2018.
- [32] 王志莹, 王子斌. 逻辑锁定和时序约束在高速数据采集中的应用[J]. 信息与电子工程, 2008, 6(3): 187-190.
- [33] 尹文芹, 施韶华, 刘音华等. 基于 FPGA 实现 TDC 的布局布线优化方法研究[J]. 时间频率学报, 2018, 41(1): 27-36
- [34] 李树洲, 史丰丰, 张小朋等. 皮秒级时间间隔测量精度检定方法的研究[J]. 电子测量与仪器学报, 2010, 24(6): 521-527.
- [35] 屈八一, 周渭, 陈发喜. 高精度时间间隔测量仪的研制[J]. 仪器仪表学报, 2009, 30(7): 1476-1480
- [36] 屈八一. CPT 原子钟、星载钟及时频测控领域的新技术研究[D]. 西安: 西安电子科技大学, 2010.
- [37] 邓星部, 陈勇. 时间间隔测量芯片 TDC-GP1 在频率测量系统中的应用[J]. 电子元器件应用, 2008(9): 7-10
- [38] 邱渡裕, 田书林等. 基于并行结构的随机等效时间采样技术研究与应用[J]. 仪器仪表学

报, 2014, 35 (7):1669-1675.

- [39] 卜朝晖, 黄佩诚, 陈文星等. 基于编码信号时间内插的高精度时间间隔测量方法[J]. 电子测量与仪器学报, 2015, 29(2) :213-220.
- [40] 吴军, 王海伟, 郭颖等. 资源有限 FPCA 的多通道时间-数字转换系统[J]. 红外与激光工程, 2015, 44 (4) :1208-1217 WANG J H. A fully fledged TDC implemented in field-programmable gate arrays[J]. IEEE Transactions On Nuclear Science, 2010, 57(2) , 446-X50.
- [41] 沈文博, 刘树彬, 刘继国, 安琪. BESIII 中的高精度同步时间放大技术研究[J]. 中国科学技术大学学报. 2005, 35(5) :624-628.

致 谢

2014 年 6 月本科毕业后，在湖北襄阳的一家军工厂上班。生活索然无味，前途黯淡无光，行尸走肉般工作了一年。穷则思变，终于有一天内心有个声音在召唤：不要再这样下去了，你的人生需要改变，于是毅然辞职，备战考研。

重拾书本是在 2015 年的 7 月份，合肥的太阳是那么灼热，一如内心燥热的我，背水一战却又忧心功亏一篑。一个人在陌生的城市，别人的一个微笑，一个点头都是那么珍贵。依稀记得中科大西区图书馆的门卫大叔，了解我的情况后，每次都放我进去自习；也忘不了初试前夕，合租房的小哥对我的鼓励和加油。6 个月的备考痛苦而又踏实，心酸却又决绝。或许是否极泰来吧，经历了漫长的人生低谷，我幸运地通过了初试复试，个中插曲，一言难尽。

2016 年 8 月底，我终于又恢复了学生的身份，录取通知书上那金灿灿的“中国科学院大学”七个大字正如七碗美酒，痛浇心中一年来抑郁难消的块垒。在北京集中上课的时光快乐而又短暂，碧波浩荡的雁栖湖使人流连忘返，别有滋味的野长城让我多次踏足，当然更多的时候还是和小伙伴们在图书馆里埋头苦学，恶补空白。空闲之余，我还多次长距离骑行以及参加马拉松比赛；转战回所，曾在 6 天的时间从北京独自骑车到西安。

毕竟是跨专业，虽然有了一年的基础课学习，回所初期，依旧觉得心孤意怯。幸运的是，我遇到了我的导师樊战友老师和何在民老师。他们根据我的情况，为我“量身定做”了一个研究方向，使用 FPGA 内部的专用进位链来实现时差的精密测量。两位老师手把手地带我砥志研思 FPGA 的奥妙，不厌其烦地解答每一个或易或难的问题。他们渊博的知识和严谨的科研态度让我既感且佩。在生活上，他们无微不至的关心也着实让人感动，可以称得上“如父如兄，亦师亦友”。

除了我的两位导师，我还要感谢科室的胡永辉研究员，武建锋研究员，王康老师，马红皎老师，陈永奇老师等他们给了我学习上的指导和找工作的建议；感谢我的同学张瀚青、叶旅洋、于露、刘岩、李兴林、董文、郭瑶、王萌博士和鄢然博士等人对我学习上帮助；感谢刘琼瑶、湛小蕾、张梦琳、吴耀方、黄冬等人在学习 FPGA 时可以互相讨论，共同提高；感谢我的好朋友肖波博士、黄小东、肖秋龙、王威雄博士、杨帆博士和吴文雅等人在我生活上提供的帮助。我还要特

别感谢测量室已经毕业的刘正阳师姐，在我遇到瓶颈时给我指点迷津。

羊羔跪乳，乌鸦反哺。每次过年返乡看到父母那越发花白的双鬓，都痛心不已。时光像一把残忍的刻刀，在他们的额头刻下一道道沟壑。七尺之躯，年近而立的我没能带给他们弄孙之乐，膝下之欢，相反却要他们时常牵肠挂肚。双亲的鼓励和关爱如“三春晖”温暖着游子心，让我可以义无反顾的昂首前行，追逐梦想。在这里我想说一声：爸妈，您们辛苦了，谢谢你们！

时间如白驹过隙，转瞬即逝。初来西安的情形历历在目，却已是时隔三年。三年后的我终于要奔赴远方，未来的路不会平坦，风雨兼程便是。

2019年6月

