

シリアル インターフェイス内蔵 16 ビット I/O エクスパンダ

特長


- 16 ビットのリモート双方向 I/O ポート
 - I/O ピンは入力が既定値
- 高速 I²C インターフェイス (MCP23017):
 - 100 kHz
 - 400 kHz
 - 1.7 MHz
- 高速 SPI インターフェイス (MCP23S17):
 - 10 MHz(最大)
- ハードウェア アドレスピンが 3 本あるため、最大 8 個のデバイスをバスに接続する事が可能
- ・ 設定可能な割り込み出力ピン:
 - アクティブ High、アクティブ Low、オープ ンドレインのいずれにも設定可能
- INTA と INTB は個別に動作するようにも同じ動作をするようにも設定可能

- 設定可能な割り込み要因:
 - 状態変化割り込み(事前設定済みレジスタ値 からの変化またはピン状態の変化による)
- 入力ポートデータの極性を設定するための極性 反転レジスタ
- ・ 外部リセット入力
- 低スタンバイ電流: 1 µA(最大)
- 動作電圧:
 - 1.8 ~ 5.5 V @ -40 ~ +85 °C
 - 2.7 ~ 5.5 V @ -40 ~ +85 °C
 - 4.5 ~ 5.5 V @ -40 ~ +125 °C


パッケージ

- 28 ピン QFN、6 x 6 mm ボディ
- 28 ピン SOIC、ワイド、7.50 mm ボディ
- 28 ピン SPDIP、300 mil ボディ
- 28 ピン SSOP、5.30 mm ボディ

パッケージタイプ



機能ブロック図



1.0 電気的特性

絶対最大定格 †

通電中の周囲温度	40 ~ +125 °C
保管温度	65 ~ +150 °C
V _{SS} を基準とした V _{DD} の電圧	0.3 ~ +5.5 V
V _{SS} を基準としたその他全てのピンの電圧 (V _{DD} は除く)	0.6 ~ (V _{DD} + 0.6) V
総消費電力	700 mW
V _{SS} ピンの最大ソース電流	150 mA
V _{DD} ピンの最大シンク電流	125 mA
入力クランプ電流、 I_{lK} (V_l < 0 または V_l > V_{DD})	±20 mA
出カクランプ電流、lok (V_O < 0 または V_O > V_{DD})	±20 mA
各出カピンの最大シンク電流	25 mA
各出力ピンの最大ソース電流	25 mA
全ピンの ESD 保護 (HBM/MM)	4 kV/400 V

† Notice: ここに記載した「絶対最大定格」を超える条件は、デバイスに恒久的な損傷を生じさせる可能性があります。これはストレス定格です。本書の動作表に示す条件または上記から外れた条件でのデバイスの運用は想定していません。絶対最大定格条件を超えて長期間曝露させるとデバイスの信頼性に影響する可能性があります。

1.1 DC 特性

表 1-1: DC特性

	電気的仕様:特に明記した	ない限り、	$1.8 \text{ V} \le \text{V}_{DD} \le 5.5$	V、-40 °C	$\leq T_A \leq +12$	25 °C とし	,ます。
パラメータ No.	特性	記号	Min.	Typ. ⁽¹⁾	Max.	単位	条件
D001	電源電圧	V_{DD}	1.8	_	5.5	V	
D002	パワーオン リセット信号を 確保するための V _{DD} 起動電 圧	V_{POR}		V_{SS}		>	
D003	パワーオン リセット信号を 確保するための V _{DD} 立ち上 がり速度	SV _{DD}	0.05	_	_	V/ms	設計指標です。 試験で確認していません。
D004	消費電流	I _{DD}	_	_	1	mA	SCL/SCK = 1 MHz
D005	スタンバイ電流	I _{DDS8}	_	_	1	μΑ	$-40~^{\circ}\text{C} \le T_{A} \le +85~^{\circ}\text{C}$
			_	_	3	μA	$4.5 \text{ V} \le \text{V}_{DD} \le 5.5 \text{ V} + 85 \text{ °C} \le \text{T}_{A} \le +125 \text{ °C} $ (Note 1)
入力 Low 電灯	±						
D030	A0、A1、A2 (TTL バッファ)	V _{IL}	V _{SS}	_	0.15 V _D	٧	
D031	CS、G <u>PIO、S</u> CL/SCK、 SDA、RESET (シュミットトリガ)	V_{IL}	V _{SS}	_	0.2 V _{DD}	>	
入力 High 電月	Ξ						
D040	A0、A1、A2 (TTL バッファ)	V_{IH}	0.25 VDD + 0.8		V_{DD}	V	
D041	CS、G <u>PIO、S</u> CL/SCK、 SDA、RESET (シュミットトリガ)	V_{IH}	0.8 VDD	_	V_{DD}	V	V _{DD} レンジ全域
入力リーク電							
D060	I/O ポートピン	I _{IL}	_	_	±1	μΑ	$V_{SS} \leq V_{PIN} \leq V_{DD}$
出カリーク電	流						
D065	I/O ポートピン	I_{LO}	_	_	±1	μΑ	$V_{SS} \leq V_{PIN} \leq V_{DD}$
D070	GPIO 弱プルアップ電流	I _{PU}	40	75	115	μA	V _{DD} = 5 V GP ピン = V _{SS}
出力 Low 電灯							
D080	GPIO	V _{OL}	_		0.6	V	I _{OL} = 8.0 mA V _{DD} = 4.5 V
	INT	V _{OL}	_	_	0.6	V	I _{OL} = 1.6 mA V _{DD} = 4.5 V
	SO, SDA	V _{OL}	_	_	0.6	V	I _{OL} = 3.0 mA V _{DD} = 1.8 V
	SDA	V _{OL}	_	_	0.8	V	I _{OL} = 3.0 mA V _{DD} = 4.5 V
出力 High 電			T				1
D090	GPIO, INT, SO	V _{OH}	V _{DD} – 0.7	_	_	V	I _{OH} = -3.0 mA V _{DD} = 4.5 V
			V _{DD} – 0.7	_			I _{OH} = -400 μA V _{DD} = 1.8 V
	する容量性負荷の仕様						1
D101	GPIO, SO, INT	C _{IO}	_		50	pF -	
D102	SDA	C _B	_		400	pF	

Note 1: このパラメータは特性データであり、全数検査は実施していません。

1.2 AC 特性

図 1-1: デバイス タイミング仕様に対する負荷条件




図 1-2: RESETとデバイス リセット タイマのタイミング






表 1-2: デバイスリセットの仕様

	AC 特性 : 特に明記しない限り、1.8 V ≤ V _{DD} ≤ 5.5 V、-40 °C ≤ T _A ≤ +125 °C とします。											
パラ メータ No.	特性	記号	Min.	Typ. ⁽¹⁾	Max.	単位	条件					
30	RESET パルス幅 (Low)	T _{RSTL}	1	_	_	μs						
32	リセット信号 High からデバ イス アクティブまでの時間	T _{HLD}	_	0	_	ns	V _{DD} = 5.0 V					
34	RESET Lowから出力がハイ インピーダンスになるまで の時間	T _{IOZ}	_	_	1	μs						

Note 1: このパラメータは特性データであり、全数検査は実施していません。








表 1-3: I²Cバスデータの要件

 I^2 C インターフェイスの AC 特性: 特に明記しない限り、1.8 V \leq V $_{DD}$ \leq 5.5 V、-40 $^{\circ}$ C \leq T $_{A}$ \leq +125 $^{\circ}$ C 、 $_{C}$ R $_{PU}$ (SCL, SDA) = 1 kΩ、 C $_{L}$ (SCL, SDA) = 135 pF とします。

		L V	, ,				
パラ メータ No.	特性	記号	Min.	Тур.	Max.	単位	条件
100	クロック High 時間 :	T _{HIGH}					
	100 kHz モード		4.0	_	_	μs	1.8 ~ 5.5 V
	400 kHz モード		0.6	_	_	μs	2.7 ~ 5.5 V
	1.7 MHz モード		0.12	_	_	μs	4.5 ~ 5.5 V
101	クロック Low 時間 :	T_{LOW}					
	100 kHz モード		4.7		_	μs	1.8 ~ 5.5 V
	400 kHz モード		1.3	_	_	μs	2.7 ~ 5.5 V
	1.7 MHz モード		0.32	_		μs	4.5 ~ 5.5 V
102	SDA と SCL の立ち上がり時間 :	T _R ⁽¹⁾					
	100 kHz モード		_	_	1000	ns	1.8 ~ 5.5 V
	400 kHz モード		20 + 0.1 C _B ⁽²⁾	_	300	ns	2.7 ~ 5.5 V
	1.7 MHz モード		20		160	ns	4.5 ∼ 5.5 V
103	SDA と SCL の立ち下がり時間:	T _F (1)					
	100 kHz モード		_	_	300	ns	1.8 ~ 5.5 V
	400 kHz モード		20 + 0.1 C _B ⁽²⁾	_	300	ns	2.7 ~ 5.5 V
	1.7 MHz モード		20	_	80	ns	4.5 ~ 5.5 V

Note 1: このパラメータは特性データであり、全数検査は実施していません。

2: C_Bの仕様レンジは10~400 pFです。

表 1-3: l²Cバスデータの要件 (続き)


 I^2 C インターフェイスの AC 特性: 特に明記しない限り、1.8 V \leq V $_{DD}$ \leq 5.5 V、-40 $^{\circ}$ C \leq T $_{A}$ \leq +125 $^{\circ}$ C $_{\bullet}$ R $_{PU}$ (SCL, SDA) = 1 k Ω 、 C $_{L}$ (SCL, SDA) = 135 pF とします。

パラ		<u> </u>	100 pr 2 0				
ハラ メータ No.	特性	記 号	Min.	Тур.	Max.	単位	条件
90	START 条件セットアップ時間:	T _{SU:STA}					
	100 kHz モード	00.0171	4.7	_	_	μs	1.8 ~ 5.5 V
	400 kHz モード		0.6	_	_	μs	2.7 ~ 5.5 V
	1.7 MHz モード		0.16	_	_	μs	4.5 ~ 5.5 V
91	START 条件ホールド時間 :	T _{HD:STA}					
	100 kHz モード		4.0	_	_	μs	1.8 ~ 5.5 V
	400 kHz モード		0.6	_		μs	2.7 ~ 5.5 V
	1.7 MHz モード		0.16	_	_	μs	4.5 ~ 5.5 V
106	データ入力ホールド時間:	T _{HD:DAT}		I			
	100 kHz モード		0	_	3.45	μs	1.8 ~ 5.5 V
	400 kHz モード		0	_	0.9	μs	2.7 ~ 5.5 V
	1.7 MHz モード		0		0.15	μs	4.5 ∼ 5.5 V
107	データ入力セットアップ時間:	$T_{SU:DAT}$					
	100 kHz モード		250	_	_	ns	1.8 ~ 5.5 V
	400 kHz モード		100	_	_	ns	2.7 ~ 5.5 V
	1.7 MHz モード		0.01		_	μs	4.5 ~ 5.5 V
92	STOP 条件セットアップ時間:	T _{SU:STO}		ı			T
	100 kHz モード		4.0	_	_	μs	1.8 ~ 5.5 V
	400 kHz モード		0.6	_	_	μs	2.7 ~ 5.5 V
	1.7 MHz モード		0.16	_	_	μs	4.5V ~ 5.5 V
109	クロックから出力有効までの時間:	T_{AA}		ı			T
	100 kHz モード		_		3.45	μs	1.8 ~ 5.5 V
	400 kHz モード		_	_	0.9	μs	2.7 ~ 5.5 V
	1.7 MHz モード		-	_	0.18	μs	4.5 ∼ 5.5 V
110	バスフリー時間:	T _{BUF}		ı			T
	100 kHz モード		4.7	_			1.8 ~ 5.5 V
	400 kHz モード		1.3	_			2.7 ~ 5.5 V
444	1.7 MHz モード	-	N/A	_	N/A	μs	4.5 ∼ 5.5 V
111	バス容量性負荷:	C _B		I	400		Note 1
	100 kHz と 400 kHz				400	pF	Note 1
110	1.7 MHz	т		_	100	pF	NOTE I
112	入力フィルタによるスパイク抑制 (SDA と SCL):	T_{SP}					
	100 kHz と 400 kHz		_	_	50	ns	
	1.7 MHz		_	_	10	ns	スパイク抑制 OFF

Note 1: このパラメータは特性データであり、全数検査は実施していません。

2: C_Bの仕様レンジは10~400 pFです。

<u>図 1-5: SPI入力</u>タイミング






表 1-4: SPIイ ンターフェイス要件

SI	PI インターフェイスの AC 特性 :	特に明記しな	い限り、	1.8 V ≤ \	/ _{DD} ≤ 5.5	V、-40 °0	C ≤ T _A ≤ +125 °C とします。
パラメー タ No.	特性	記号	Min.	Тур.	Max.	単位	条件
_	クロック周波数	F _{CLK}	_	_	5	MHz	1.8 ~ 5.5 V
					10	MHz	2.7 ~ 5.5 V
					10	MHz	4.5 ~ 5.5 V
1	 CS セットアップ時間	T _{CSS}	50		_	ns	
2	CS ホールド時間	T _{CSH}	100		_	ns	1.8 ~ 5.5 V
			50		_	ns	2.7 ~ 5.5 V
3	 CS ディセーブル時間	T _{CSD}	100	_	_	ns	1.8 ~ 5.5 V
			50		_	ns	2.7 ~ 5.5 V
4	データ セットアップ時間	T _{SU}	20	_	_	ns	1.8 ~ 5.5 V
			10	_	_	ns	2.7 ~ 5.5 V

Note 1: このパラメータは特性データであり、全数検査は実施していません。

表 1-4: SPIイ ンターフェイス要件 (続 き)

s	PI インターフェイスの AC 特性:	特に明記しな	い限り、	1.8 V ≤ \	/ _{DD} ≤ 5.5	V、-40 °0	C ≤ T _A ≤ +125 °C とします。
パラメー タ No.	特性	記号	Min.	Тур.	Max.	単位	条件
5	データホールド時間	T _{HD}	20			ns	1.8 ~ 5.5 V
			10	_		ns	2.7 ~ 5.5 V
6	CLK 立ち上がり時間	T_R	_	_	2	μs	Note 1
7	CLK 立ち下がり時間	T _F	_	_	2	μs	Note 1
8	クロック High 時間	T _{HI}	90	_		ns	1.8 ~ 5.5 V
			45	_	_	ns	2.7 ~ 5.5 V
9	クロック Low 時間	T_LO	90	_	_	ns	1.8 ~ 5.5 V
			45	_		ns	2.7 ~ 5.5 V
10	クロック遅延時間	T _{CLD}	50	_		ns	
11	クロック有効時間	T _{CLE}	50	_		ns	
12	クロック Low から出力有効まで	T _V	_	_	90	ns	1.8 ~ 5.5 V
	の時間		_	_	45	ns	2.7 ~ 5.5 V
13	出力ホールド時間	T _{HO}	0	_		ns	
14	出力ディセーブル時間	T_{DIS}	_	_	100	ns	

Note 1: このパラメータは特性データであり、全数検査は実施していません。

図 1-7: GPIOとINTのタイミング




表 1-5: GPピンと INTピンの 要件

GP ピンと INT ピンの AC 特性: 特に明記しない限り、1.8 V \leq V_{DD} \leq 5.5 V、-40 °C \leq T_A \leq +125 °C とします。 パラメータ 特性 記号 Min. Тур. Max. 単位 条件 No. 50 シリアルデータから出力有効 500 T_{GPOV} ns までの時間 51 割り込みピンディセーブル時 600 T_{INTD} ns 52 GP 入力変化からレジスタ有 450 T_{GPIV} ns 効までの時間 600 53 IOC イベントから INT アク T_{GPINT} ns ティブまでの時間 Note 1 GP ピンのグリッチフィルタ T_{GLITCH} 150 ns

Note 1: このパラメータは特性データであり、全数検査は実施していません。

2.0 ピンの説明

表 2-1 に、ピンの説明を示します。

表 2-1: ピンの説明

ピン名QFNSOIC SPDIP SSOPピン タイプ機能GPB0251I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB1262I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB2273I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB3284I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB415I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB526I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB526I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアック GPB5	プ可能端子です。 プ可能端子です。 プ可能端子です。 プ可能端子です。 プ可能端子です。
GPB1262I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアッGPB2273I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアッGPB3284I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアッGPB415I/O双方向 I/O ピンです。状態変化割り込み指定および弱プルアッ	プ可能端子です。 プ可能端子です。 プ可能端子です。 プ可能端子です。 プ可能端子です。
GPB2 27 3 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ GPB3 28 4 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ GPB4 1 5 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。 プ可能端子です。 プ可能端子です。 プ可能端子です。
GPB3 28 4 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ GPB4 1 5 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。 プ可能端子です。 プ可能端子です。
GPB4 1 5 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。 プ可能端子です。
72711 100 E 7 6 17 E 27 11 A 2001 0 49 77 7 7	プ可能端子です。
GPB5 2 6 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアッ	
	プ可能端子です。
GPB6 3 7 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
GPB7 4 8 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアッ	プ可能端子です。
V _{DD} 5 9 P 電源	
V _{SS} 6 10 P グランド	
NC/CS 7 11 I NC (MCP23017)/ チップセレクト (MCP23S17)	
SCK 8 12 I シリアルクロック入力	
SDA/SI 9 13 I/O シリアルデータ I/O (MCP23017)/ シリアルデータ入力 (MCP23	S17)
NC/SO 10 14 O NC (MCP23017)/ シリアルデータ出力 (MCP23S17)	
A0 11 15 I ハードウェア アドレスピンです。外部バイアスをかける必要が	 ぶあります。
A1 12 16 I ハードウェア アドレスピンです。外部バイアスをかける必要が	ぶあります。
A2 13 17 I ハードウェア アドレスピンです。外部バイアスをかける必要が	ぶあります。
RESET 14 18 I ハードウェア リセットです。外部バイアスをかける必要があり	ます。
INTB 15 19 O PORTBに対する割り込み出力です。アクティブ High、アクテいずれにも設定できます。	ィブLow、オープンドレインの
INTA 16 20 O PORTAに対する割り込み出力です。アクティブ High、アクテいずれにも設定できます。	ィブ Low、オープンドレインの
GPA0 17 21 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
GPA1 18 22 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
GPA2 19 23 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
GPA3 20 24 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
GPA4 21 25 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。
GPA5 22 26 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。
GPA6 23 27 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	プ可能端子です。
GPA7 24 28 I/O 双方向 I/O ピンです。状態変化割り込み指定および弱プルアップ	
EP 29 - - 露出サーマルパッドです。V _{SS} に接続するか、または未接続の	

3.0 デバイスの概要

MCP23017/MCP23S17(MCP23X17) ファミリは I^2 C バスまたは SPI バスの I/O を拡張するための 16 ビット 汎用パラレル I/O エクスパンダです。両者はシリアルインターフェイスだけが異なります。

- MCP23017 I²C インターフェイス
- MCP23S17 SPI インターフェイス

MCP23X17 は入力、出力、極性選択にそれぞれ対応した複数の 8 ビット コンフィグレーション レジスタから成ります。各 I/O はシステムマスタから I/O コンフィグレーション ビット (IODIRA/B) を書き込む事により、入力と出力のどちらにでも設定できます。各入出力データは対応する入力レジスタまたは出力レジスタに保存されます。入力ポートレジスタの極性は極性反転レジスタで反転できます。どのレジスタもシステムマスタ側から読み出せます。

16 ビット I/O ポートは機能的に 2 つの 8 ビットポート (PORTA、PORTB) から成ります。MCP23X17 は IOCON.BANK を使う事で 8 ビットまたは 16 ビットモードで動作するように設定できます。

割り込みピンは INTA と INTB の 2 本があります。この 2 本は別々のポートに関連付ける事もでき、論理和をとってどちらかのポートで割り込みが発生した場合に両方とも有効になるようにする事もできます。

この割り込み出力は相互に排他的な以下の2つの条件で有効になるように設定できます。

- 1. 入力の状態が対応する入力ポートレジスタの状態と異なった時: これは入力の状態が変化した事をシステムマスタへ知らせる手段として使われます。
- 2. 入力の状態が事前設定済みのレジスタ値 (DEFVAL レジスタ) と異なった時

割り込みが発生すると、割り込みキャプチャ レジスタ がポートの値を取り込みます。それによって、割り込みを引き起こした条件を保存します。

パワーオン リセット (POR) がかかると全てのレジス タが既定値に設定されると共に、本デバイスのステー トマシンが初期化されます。

本デバイスのアドレスはハードウェア アドレスピン で指定します。

3.1 パワーオン リセット (POR)

内蔵 POR 回路は、内蔵 POR 回路自体が OFF になる電圧(本デバイスをリセットから解放する電圧)に V_{DD} が達するまで本デバイスをリセット状態に保持します。 V_{DD} の最大立ち上がり時間はセクション 1.0「電気的特性」で指定します。

本デバイスがPOR条件から抜けた時(リセットから解放された時)、本デバイスの動作パラメータ(例:電圧、温度、シリアルバス周波数等)は正常動作の要件を満たす必要があります。

3.2 シリアル インターフェイス

シリアル インターフェイス ブロックは I^2 C (MCP23017) または SPI (MCP23S17) のインターフェイス プロトコルの機能を処理します。 MCP23X17 には表 3-1 に示すようにシリアル インターフェイス ブロックを通じてアドレス指定できる 22 個のレジスタ (11 レジスタペア) があります。

表 3-1: レジスタアドレス

アドレス IOCON.BANK = 1	アドレス IOCON.BANK = 0	アクセス先:
00h	00h	IODIRA
10h	01h	IODIRB
01h	02h	IPOLA
11h	03h	IPOLB
02h	04h	GPINTENA
12h	05h	GPINTENB
03h	06h	DEFVALA
13h	07h	DEFVALB
04h	08h	INTCONA
14h	09h	INTCONB
05h	0Ah	IOCON
15h	0Bh	IOCON
06h	0Ch	GPPUA
16h	0Dh	GPPUB
07h	0Eh	INTFA
17h	0Fh	INTFB
08h	10h	INTCAPA
18h	11h	INTCAPB
09h	12h	GPIOA
19h	13h	GPIOB
0Ah	14h	OLATA
1Ah	15h	OLATB

3.2.1 バイトモードとシーケンシャル モード

MCP23X17 ファミリはバイトモードまたはシーケンシャルモード (IOCON.SEQOP) で動作できます。

バイトモードはアドレスポインタの自動インクリメントを無効にします。バイトモードでの動作時、MCP23X17ファミリはデータ転送の1バイトごとに内部アドレスカウンタをインクリメントしません。そのため、追加クロックの提供により同じアドレスに連続してアクセスできます(追加の制御バイトなし)。これはデータの変化を調べるための GPIO レジスタのポーリング、または出カラッチへの連続書き込みに便利です。

特殊なモード (IOCON.BANK = 0 のバイトモード) にすると、関連付けられた A/B レジスタペア間でアドレスポインタが切り換わります。例えば BANK ビットをクリアし、アドレスポインタをアドレス 12h (GPIOA)またはアドレス 13h (GPIOB) に初期設定した場合、アドレスポインタが GPIOA と GPIOB との間で切り換わります。アドレスポインタは最初レジスタペアのどちらのアドレスを指していてもかまいません。

シーケンシャル モードはアドレスポインタの自動インクリメントを有効にします。シーケンシャル モードでの動作時、MCP23X17 ファミリはデータ転送の 1 バイトごとにアドレスカウンタをインクリメントします。最後のレジスタにアクセスした後、アドレスポインタは自動的にアドレス 00h にロールオーバーします。

この 2 つのモードと、どちらもシリアル プロトコルシーケンスである単一書き込み / 読み出し、連続書き込み / 読み出しと混同しないよう注意が必要です。例えば本デバイスをバイトモード用に設定した上でマスタ側から連続読み出しを実行したとします。この場合、MCP23X17 はアドレスポインタをインクリメントせず同じ位置からデータを繰り返し読み出します。

3.2.2 $I^2CT \rightarrow S - T = T = T$


3.2.2.1 I²C 書き込み動作

 $I^{2}C$ の書き込み動作は制御バイトとレジスタアドレスとから成るシーケンスを含みます (図 3-1 参照)。このシーケンスの後にマスタ側の 8 ビットデータと MCP23017 の肯定応答 (ACK) が続きます。この動作はマスタが STOP (P) 条件または RESTART (SR) 条件を生成すると終了します。

データは 1 バイト転送されるたびに MCP23017 に書き込まれます。データ転送中に STOP 条件または RESTART 条件が生成された場合、そのデータは MCP23017 に書き込まれません。

MCP23017 は「バイト書き込み」と「シーケンシャル書き込み」のどちらもサポートしています。シーケンシャルモードが有効な場合 (IOCON、SEQOP = 0) (既定値)、MCP23017 はデータ転送中に各 ACK 後そのアドレスカウンタをインクリメントします。


図 3-1: バイト書き込みとシーケンシャル書き込み



3.2.2.2 I²C の読み出し動作

 I^2 C の読み出し動作は制御バイトのシーケンスで構成されます(図 3-2 参照)。このシーケンスの後に R/W = 1 のように R/W ビットがセットされた別の制御バイト (START 条件と ACK とを含む)が続きます。その後、アドレス指定されたレジスタに格納されているデータを MCP23017 が送信します。このシーケンスはマスタが STOP 条件または RESTART 条件を生成すると終了します。

図 3-2: バイト読み出しとシーケンシャル読み出し




3.2.2.3 I²C のシーケンシャル書き込み / 読 み出し

シーケンシャル動作(書き込みまたは読み出し)の場合、マスタはデータ送信後STOP条件またはRESTART条件を送信する代わりに、アドレスポインタが指している以下のバイトを送信します(シーケンシャル動作制御の詳細はセクション 3.2.1「バイトモードとシーケンシャル モード」参照)。

このシーケンスはマスタが STOP 条件または RESTART条件を送信すると終了します。

MCP23017のアドレスポインタは最後のレジスタアドレスに達した後、アドレス 00h にロールオーバーします。図 3-3 を参照してください。

図 3-3: MCP23017 I^{2C}デバイス プロトコル



3.2.3 SPIインターフェイス

3.2.3.1 SPI の書き込み動作

SPI の書き込み動作は CS を Low にする事で開始します。その後、書き込みコマンド (R/W ビットのクリアされたスレーブアドレス) が本デバイスへ送信されます。オペコードの後にはアドレスが 1 つとデータが 1 バイト以上続きます。

3.2.3.2 SPI の読み出し動作

SPI の読み出し動作は CS を Low にする事で開始します。その後、SPI の読み出しコマンド (R/W ビットのセットされたスレーブアドレス) が本デバイスへ送信されます。オペコードの後にはアドレスが 1 つ続き、本デバイスからデータが 1 バイト以上読み出されます。

3.2.3.3 SPI のシーケンシャル書き込み / 読 み出し

シーケンシャル動作の場合、CS を High にして本デバイスの選択を解除する代わりに、アドレスポインタが指している次のバイトをマスタが送信します (シーケンシャル動作制御の詳細はセクション 3.2.1 「バイトモードとシーケンシャル モード」参照)。

このシーケンスは CS を High にすると終了します。

MCP23S17 のアドレスポインタは最後のレジスタアドレスに達した後、アドレス 00h にロールオーバーします。

3.3 ハードウェア アドレスデコーダ

本デバイスのアドレスはハードウェア アドレスピンで指定します。デバイスのアドレスを指定するには、制御バイトのアドレスビットで対応するアドレスビットが当該ピンの状態に一致している必要がありまます。ピンには外部バイアスをかける必要があります。

3.3.1 I²Cデバイス (**MCP23017**)の アドレス 指定


MCP23017 は 7 ビットのスレーブアドレス指定をサポートするスレーブ I^2C インターフェイス デバイスです。読み出し / 書き込みビットは制御バイトに埋め込

まれます。スレーブアドレスには固定ビットが4ビットとユーザ定義ハードウェアアドレスビットが3ビット(A2、A1、A0の各ピン)含まれます。図 3-4 に制御バイトのフォーマットを示します。

3.3.2 SPIデ バイス (**MCP23S17**)の アドレ ス指定

MCP23S17 はスレーブ SPI デバイスです。スレーブアドレスには固定ビットの4ビットと (IOCON.HAENで有効にした場合) ユーザ定義ハードウェア アドレスビット (A2、A1、A0の各ピン)がスレーブアドレスに含まれ、読み出し/書き込みビットが制御バイトに埋め込まれます。図 3-5 に制御バイトのフォーマットを示します。

アドレスピンは無効にした場合 (IOCON.HAEN = 0 にした場合) であっても外部バイアスをかける必要があります。無効時は A2 = A1 = A0 = 0 と解釈されます。






図 3-6: I²Cのアドレス指定レジスタ





図 3-7: SPIのアドレス指定レジスタ



3.4 GPIO ポート

GPIO モジュールは 16 ビット幅の汎用双方向ポートです。 機能的に 8 ビット幅の 2 つのポートに分割されます。

GPIO モジュールはデータポート (GPIOn)、内部プルアップ抵抗、出力ラッチ (OLATn) を収めています。

GPIOn レジスタから読み出した場合、ポートの値が読み出されます。OLATn レジスタから読み出した場合、ラッチが読み出されるだけであり、実際のポートの値は読み出されません。

GPIOn レジスタに書き込んだ場合、実際にはラッチ (OLATn) へ書き込まれます。OLATn レジスタに書き込んだ場合、関連付けられた出カドライバが OLATn の値で駆動します。入力として設定されたピンは対応する出カドライバを OFF にし、その出カドライバをハイインピーダンスにします。

表 3-2: GPIOポート (BANK = 1)関連レジスタのまとめ

	× 0 = 1 (= 1 (= 1 (= 1)) × × × × × × × × × × × × × × × × × ×									
レジスタ名	アドレス (hex)	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	POR/RST 値
IODIRA	00	107	IO6	IO5	IO4	IO3	IO2	IO1	IO0	1111 1111
IPOLA	01	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENA	02	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
GPPUA	06	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
GPIOA	09	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATA	0A	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000
IODIRB	10	107	106	IO5	IO4	IO3	102	IO1	IO0	1111 1111
IPOLB	11	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENB	12	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
GPPUB	16	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
GPIOB	19	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATB	1A	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000

表 3-3: GPIOポート (BANK = 0)関連レジスタのまとめ

レジスタ名	アドレス (hex)	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	POR/RST 値
IODIRA	00	107	IO6	IO5	IO4	IO3	IO2	IO1	IO0	1111 1111
IODIRB	01	107	106	105	104	IO3	IO2	IO1	100	1111 1111
IPOLA	02	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
IPOLB	03	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENA	04	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
GPINTENB	05	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
GPPUA	0C	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
GPPUB	0D	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
GPIOA	12	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
GPIOB	13	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATA	14	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000
OLATB	15	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000

3.5 コンフィグレーション レジスタと制御レジスタ

MCP23X17 にはレジスタが 21 個あります (表 3-4 と 3-5 参照)。この 2 つの表は BANK ビット値ごとにレジスタ マッピングを示したものです。PORTA に関連するレジスタが 10 個、PORTB に関連するレジスタが 10 個です。残り 1 個のレジスタ (IOCON) は 2 つのポー

トで共有されます。PORTA レジスタは PORTB レジスタと同じであるため、レジスタテーブルではポート名の区別なく参照されます(ポート名の区別を示す「A」「B」はレジスタテーブルには示されないという事)。

表 3-4: 制御レジスタのまとめ (IOCON.BANK = 1)

レジスタ名	アドレス (hex)	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	POR/RST 値
IODIRA	00	107	IO6	IO5	IO4	IO3	IO2	IO1	IO0	1111 1111
IPOLA	01	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENA	02	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
DEFVALA	03	DEF7	DEF6	DEF5	DEF4	DEF3	DEF2	DEF1	DEF0	0000 0000
INTCONA	04	IOC7	IOC6	IOC5	IOC4	IOC3	IOC2	IOC1	IOC0	0000 0000
IOCON	05	BANK	MIRROR	SEQOP	DISSLW	HAEN	ODR	INTPOL	_	0000 0000
GPPUA	06	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
INTFA	07	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INTO	0000 0000
INTCAPA	08	ICP7	ICP6	ICP5	ICP4	ICP3	ICP2	ICP1	ICP0	0000 0000
GPIOA	09	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATA	0A	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000
IODIRB	10	107	IO6	IO5	IO4	IO3	IO2	IO1	IO0	1111 1111
IPOLB	11	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENB	12	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
DEFVALB	13	DEF7	DEF6	DEF5	DEF4	DEF3	DEF2	DEF1	DEF0	0000 0000
INTCONB	14	IOC7	IOC6	IOC5	IOC4	IOC3	IOC2	IOC1	IOC0	0000 0000
IOCON	15	BANK	MIRROR	SEQOP	DISSLW	HAEN	ODR	INTPOL	_	0000 0000
GPPUB	16	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
INTFB	17	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INTO	0000 0000
INTCAPB	18	ICP7	ICP6	ICP5	ICP4	ICP3	ICP2	ICP1	ICP0	0000 0000
GPIOB	19	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATB	1A	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000

表 3-5: 制御レジスタのまとめ (IOCON.BANK = 0)

レジスタ名	アドレス (hex)	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	POR/RST 値
IODIRA	00	107	106	IO5	IO4	IO3	IO2	IO1	100	1111 1111
IODIRB	01	107	106	IO5	104	IO3	IO2	IO1	100	1111 1111
IPOLA	02	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
IPOLB	03	IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0	0000 0000
GPINTENA	04	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
GPINTENB	05	GPINT7	GPINT6	GPINT5	GPINT4	GPINT3	GPINT2	GPINT1	GPINT0	0000 0000
DEFVALA	06	DEF7	DEF6	DEF5	DEF4	DEF3	DEF2	DEF1	DEF0	0000 0000
DEFVALB	07	DEF7	DEF6	DEF5	DEF4	DEF3	DEF2	DEF1	DEF0	0000 0000
INTCONA	08	IOC7	IOC6	IOC5	IOC4	IOC3	IOC2	IOC1	IOC0	0000 0000
INTCONB	09	IOC7	IOC6	IOC5	IOC4	IOC3	IOC2	IOC1	IOC0	0000 0000
IOCON	0A	BANK	MIRROR	SEQOP	DISSLW	HAEN	ODR	INTPOL	_	0000 0000
IOCON	0B	BANK	MIRROR	SEQOP	DISSLW	HAEN	ODR	INTPOL	_	0000 0000
GPPUA	0C	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000
GPPUB	0D	PU7	PU6	PU5	PU4	PU3	PU2	PU1	PU0	0000 0000

表 3-5: 制御レジスタのまとめ (IOCON.BANK = 0) (続 き)

レジスタ名	アドレス (hex)	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	POR/RST 值
INTFA	0E	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INTO	0000 0000
INTFB	0F	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INTO	0000 0000
INTCAPA	10	ICP7	ICP6	ICP5	ICP4	ICP3	ICP2	ICP1	ICP0	0000 0000
INTCAPB	11	ICP7	ICP6	ICP5	ICP4	ICP3	ICP2	ICP1	ICP0	0000 0000
GPIOA	12	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
GPIOB	13	GP7	GP6	GP5	GP4	GP3	GP2	GP1	GP0	0000 0000
OLATA	14	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000
OLATB	15	OL7	OL6	OL5	OL4	OL3	OL2	OL1	OL0	0000 0000

3.5.1 I/O方 向レジスタ

データ I/O の方向を制御します。

ビットをセットすると対応するピンが入力になります。ビットをクリアすると対応するピンが出力になります。

レジスタ 3-1: IODIR: I/O方 向レジスタ (ADDR 0x00)

| R/W-1 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| 107 | IO6 | IO5 | 104 | IO3 | IO2 | IO1 | IO0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 IO<7:0>: データ I/O の方向を制御する <7:0>

1 = ピンを入力として設定する 0 = ピンを出力として設定する

3.5.2 入力極性レジスタ

このレジスタを使うと、対応する GPIO ポートビット の極性が設定できます。

ビットをセットすると、当該ピンの値を反転した値が対応する GPIO レジスタビットに反映されます。

レジスタ 3-2: IPOL: 入力極性ポートレジスタ (ADDR 0x01)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| IP7 | IP6 | IP5 | IP4 | IP3 | IP2 | IP1 | IP0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 IP<7:0>: 入力ピンの極性反転を制御する <7:0>

1 = 入力ピンの論理状態と反対の論理状態が GPIO レジスタビットに反映される

0 = 入力ピンの論理状態と同じ論理状態が GPIO レジスタビットに反映される

3.5.3 状態変化割り込み制御レジスタ

GPINTEN レジスタはピンごとの状態変化割り込み機能を制御するレジスタです。

ビットをセットすると、それに対応するピンが状態変化割り込みに対して有効になります。どのピンを状態変化割り込みに対して有効にする場合も、DEFVAL レジスタとINTCON レジスタとを設定する必要があります。

レジスタ 3-3: GPINTEN: 状態変化割り込みピン (ADDR 0x02) (Note 1)

| R/W-0 |
|--------|--------|--------|--------|--------|--------|--------|--------|
| GPINT7 | GPINT6 | GPINT5 | GPINT4 | GPINT3 | GPINT2 | GPINT1 | GPINT0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 **GPINT<7:0>:** 汎用 I/O の状態変化割り込みビット <7:0>

1 = 状態変化割り込みイベントに対して GPIO 入力ピンを有効にする 0 = 状態変化割り込みイベントに対して GPIO 入力ピンを無効にする

Note 1: INTCON を参照してください。

3.5.4 状態変化割り込み用の既定値

コンペアレジスタ

比較する既定値は DEFVAL レジスタで設定します。 GPINTEN と INTCON を使って DEFVAL レジスタとの 比較を行うため有効にした場合、関連するピンの値が 逆になった時に割り込みが発生します。

レジスタ 3-4: DEFVAL: 既定値レジスタ (ADDR 0x03)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| DEF7 | DEF6 | DEF5 | DEF4 | DEF3 | DEF2 | DEF1 | DEF0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 DEF<7:0>: 既定値からの状態変化割り込み用として設定したピンに対する比較値を設定する

<7:0>(**Note 1**)

関連付けられたピンのレベルが当該レジスタビットと逆になった場合、割り込みが発生する (**Note 2**)

Note 1: INTCON を参照してください。

2: INTCONとGPINTENを参照してください。

3.5.5 割り込み制御レジスタ

INTCON レジスタは関連付けられたピンの値をどのように比較して状態変化割り込み機能を実現するのかを制御するレジスタです。ビットをセットすると、関連付けられた I/O ピンが DEFVAL レジスタ内の関連ビットと比較されます。ビットをクリアすると、関連付けられた I/O ピンが前の値と比較されます。

レジスタ 3-5: INTCON: 状態変化割り込み制御レジスタ (ADDR 0x04) (Note 1)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| IOC7 | IOC6 | IOC5 | IOC4 | IOC3 | IOC2 | IOC1 | IOC0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット、[0] として読み出し [1] = ビットはセット [0] = ビットはクリア [0] x = ビットは未知

bit 7-0 **IOC<7:0>**: 関連付けられたピンの値をどのように比較して状態変化割り込みを実現するのかを制御する <7:0>

1 = ピンの値が DEFVAL レジスタ内の関連ビットと比較される

0 = ピンの値がそのピンの前の値と比較される

Note 1: INTCON と GPINTEN を参照してください。

3.5.6 コンフィグレーション レジスタ

IOCON レジスタには、本デバイスを設定するための ビットが複数あります。

BANK ビットは各レジスタの割り当てを変更するビットです (詳細は表 3-4 と 3-5 を参照)。

- BANK = 1 の場合、それぞれのポートに関連付けられているレジスタへと分離されます。PORTAに関連付けられているレジスタとアドレス 00h ~ 0Ah に割り当てられ、PORTB に関連付けられているレジスタがアドレス 10h ~ 1Ah に割り当てられます。
- BANK = 0 の場合、A/B レジスタがペアになります。例えば IODIRA がアドレス 00h に割り当てられ、その次のアドレス (01h) に IODIRB が割り当てられます。どのレジスタも 00h ~ 15h に割り当てられます。

BANKビットを変更する時は注意する必要があります。当該バイトが本デバイスに読み込まれた後、アドレスの割り当てが変化するからです。BANK ビットの変更後、アドレスポインタが無効な位置を指す場合があります。

例えば、内部アドレスポインタが自動的にインクリメントされるよう本デバイスを設定した場合、以下の事が発生します。

- BANK = 0
- 80h をアドレス 0Ah (IOCON) に書き込んで BANK ビットをセットします。
- 書き込みが完了すると、内部アドレスは BANK ビットがセットされている時には無効である OBh を指します。

このため、BANK ビットを変更する時はコンフィグレーション レジスタに対してはバイト書き込み以外実行しない事を推奨します。

MIRROR ビットは INTA ピンと INTB ピンとを互いに どのように動作させるのかを制御するビットです。

- MIRROR = 1 の場合、各 INTn ピンの論理和 (OR)が取られ、どちらのポートの割り込みであっても両方のピンが有効になります。
- MIRROR = ① の場合、INT ピン同士が分離されます。どれかポートが割り込み条件になった場合、それに対応する INT ピンだけが有効になります。

シーケンシャル動作 (SEQOP) ビットはアドレスポインタのインクリメント機能を制御するビットです。アドレスポインタが無効の場合、シリアル転送時に1バイト送信するたびにアドレスポインタを自動的にインクリメントする処理が実行されません。この機能はレジスタに対してポーリング(読み出し)または変更(書き込み)を連続して行う必要がある場合に便利です。

スルーレート (**DISSLW**) ビットは SDA ピンのスルーレート機能を制御します。このビットを有効にすると、High から Low へ駆動する時に SDA のスルーレートが制御されます。

ハードウェア アドレス イネーブル (HAEN) ビットは ハードウェア アドレス指定の有効化 / 無効化を制御します (MCP23S17 のみ)。アドレスピン (A2、A1、A0) はHAEN ビットの値とは無関係に外部バイアスをかける必要があります。

有効にした場合 (HAEN = 1)、本デバイスのハードウェア アドレスはアドレスピンに一致します。

無効にした場合 (HAEN = 0)、本デバイスのハードウェア アドレスは A2 = A1 = A0 = 0 です。

オープンドレイン(**ODR**) 制御ビットはINTピンのオープンドレイン設定の有効化 / 無効化を制御します。このビットをセットすると、INTPOL ビットが無効になります。

割り込み極性 (INTPOL) ビットは INT ピンの極性を設定します。このビットが機能するのは ODR ビットがクリアの時だけです (INT ピンはアクティブ プッシュプルに設定)。

レジスタ 3-6: IOCON: I/Oエ クスパンダ コンフィグレーション レジスタ (ADDR 0x05)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0
BANK	MIRROR	SEQOP	DISSLW	HAEN	ODR	INTPOL	_
bit 7							bit 0

 Legend:
 R = 読み出し可能ビット
 W = 書き込み可能ビット
 U = 未実装ビット、「0」として読み出し

 -n = POR 時の値
 「1」= ビットはセット
 「0」= ビットはクリア
 x = ビットは未知

bit 7 BANK: レジスタのアドレス指定を制御する

1 = 各ポートに関連付けられているレジスタが別々のバンクに分かれる 0 = レジスタが全部同じバンクに入れられる(アドレスが連続した状態)

bit 6 MIRROR: INT ピンの Mirror ビット

1 = INT ピン同士を内部接続する

0 = INT ピン同士を接続しない。INTA は PORTA に関連付けられ、INTB は PORTB に関連付けられる。

bit 5 SEQOP: シーケンシャル動作モードビット

1 = シーケンシャル動作が無効になり、アドレスポインタはインクリメントされない 0 = シーケンシャル動作が有効になり、アドレスポインタがインクリメントされる

bit 4 DISSLW: SDA 出力のスルーレート制御ビット

1 = スルーレートは無効 0 = スルーレートは有効

bit 3 HAEN: ハードウェア アドレス イネーブル ビット (MCP23S17 のみ)(Note 1)

1 = MCP23S17 のアドレスピンを有効にする 0 = MCP23S17 のアドレスピンを無効にする

bit 2 ODR: INT ピンをオープンドレイン出力として設定する

1 = オープンドレイン出力 (INTPOL ビットよりも優先される) 0 = アクティブ ドライバ出力 (極性は INTPOL ビットで設定する)

bit 1 INTPOL: このビットで INT 出力ピンの極性を設定する

1 = アクティブ High 0 = アクティブ Low

bit 0 未実装:「0」として読み出し

Note 1: MCP23017 はアドレスピンが常に有効です。

3.5.7 プルアップ抵抗コンフィグレーション レジスタ

GPPU レジスタはポートピンのプルアップ抵抗を制御するレジスタです。ビットをセットし、そのビットに対応するピンを入力に設定すると、対応するポートピンが 100 k Ω の抵抗値で内部プルアップされます。

レジスタ 3-7: GPPU: GPIOプルアップ抵抗レジスタ (ADDR 0x06)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| PU7 | PU6 | PU5 | PU4 | PU3 | PU2 | PU1 | PU0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 PU<7:0>: 入力として設定した各ピンの弱プルアップ抵抗を制御する

1 = プルアップ抵抗を有効にする 0 = プルアップ抵抗を無効にする

3.5.8 割り込みフラグレジスタ

INTF レジスタには GPINTEN レジスタで割り込みを有効にしたピンのポートピンの割り込み条件が反映されます。ビットがセットされた場合、そのビットに関連付けられたピンが割り込みを発生した事を示します。

このレジスタは読み出し専用です。このレジスタへの 書き込みは無視されます。

レジスタ 3-8: INTF: 割り込みフラグレジスタ (ADDR 0x07)

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0
bit 7							bit 0

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」 = ビットはセット 「0」 = ビットはクリア x = ビットは未知

bit 7-0 **INT<7:0>:** ポートの割り込み条件を反映する。反映するのは GPINTEN<7:0> で割り込みを有効にした場合のみ。

1 = ピンが割り込みを発生した 0 = 保留中の割り込みはない

3.5.9 割り込みキャプチャ レジスタ

INTCAP レジスタは割り込み発生時の GPIO ポートの 値をキャプチャします。このレジスタは読み出し専用 であり、割り込みが発生した場合にのみ更新されます。INTCAP と GPIO のどちらかを読み取って割り込みをクリアするまで、このレジスタは変化しません。

レジスタ 3-9: INTCAP: 割り込み時にキャプチャしたポート値を示すレジスタ (ADDR 0x08)

R-x	R-x	R-x	R-x	R-x	R-x	R-x	R-x
ICP7	ICP6	ICP5	ICP4	ICP3	ICP2	ICP1	ICP0
bit 7							bit 0

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」= ビットはセット 「0」= ビットはクリア x = ビットは未知

bit 7-0 ICP<7:0>: ピン状態の変化による割り込み発生時のポートピンの論理レベルを反映する <7:0>

1 = 論理 High 0 = 論理 Low

3.5.10 ポートレジスタ

GPIO レジスタはポートの値を反映します。このレジスタから読み出すとポートが読み出されます。このレジスタに書き込むと出力ラッチ (OLAT) レジスタが変更されます。

レジスタ 3-10: GPIO: 汎用 I/Oポートレジスタ (ADDR 0x09)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| GP7 | GP6 | GP5 | GP4 | GP3 | GP2 | GP1 | GP0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「0」として読み出し

-n = POR 時の値 「1」= ビットはセット 「0」= ビットはクリア x = ビットは未知

bit 7-0 **GP<7:0>**: ピンの論理レベルを反映する <7:0>

1 = 論理 High 0 = 論理 Low

3.5.11 出力ラッチレジスタ (OLAT)

OLAT レジスタは出力ラッチを読み取るレジスタです。このレジスタから読み出すと、ポート自体ではなく OLAT が読み出されます。このレジスタに書き込むと出力ラッチが変更され、出力として設定されたピンが変更されます。

レジスタ 3-11: OLAT: 出力ラッチレジスタ 0 (ADDR 0x0A)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| OL7 | OL6 | OL5 | OL4 | OL3 | OL2 | OL1 | OL0 |
| bit 7 | | | | | | | bit 0 |

Legend:

R=読み出し可能ビット W=書き込み可能ビット U=未実装ビット、「O」として読み出し

-n = POR 時の値 「1」= ビットはセット 「0」= ビットはクリア x = ビットは未知

bit 7-0 **OL<7:0>**: 出カラッチの論理レベルを反映する <7:0>

1 = 論理 High 0 = 論理 Low

3.6 割り込みロジック

MCP23X17 は割り込みが有効な場合、ポートピンのどちらか 1 つの状態が変化した時、または事前設定した既定値に一致しないピンがある時に INTn 割り込み出力を有効にします。各ピンは以下のように個別に設定できます。

- GPINTEN を通じて割り込みを有効化 / 無効化する
- ピンの状態が変化した時、または DEFVAL で設定した既定値から変化した時に割り込みできるようにする

どちらの条件も、状態変化割り込み (IOC) と呼びます。 割り込み制御モジュールは以下のレジスタ / ビットを 使います。

- IOCON.MIRROR 2 つの割り込みピンを同じ動作にするかどうかを制御する
- GPINTEN 割り込みイネーブル レジスタ
- INTCON IOC の要因を制御する
- DEFVAL IOC 動作に必要なレジスタ既定値を記憶しておく

3.6.1 INTAと INTB

割り込みピンは INTA と INTB の 2 つがあります。既定値では、INTA が GPAn ピン (PORTA) に関連付けられており、INTB が GPBn ピン (PORTB) に関連付けられています。各ポートは信号が互いに独立していて、各ポートに関連付けられている GPIO レジスタまたは INTCAP レジスタが読み出されると、この信号はクリアされます。

3.6.1.1 INT ピン同士のミラーリング

さらに、いかなる割り込みでも両方のピンが有効になるようINTnピンが互いにミラーリングするように設定する事もできます。これはIOCON.MIRRORで制御します。

IOCON.MIRROR = 0 の場合、内部信号は INTA パッドと INTB パッドへ個別に転送されます。

IOCON.MIRROR = 1 の場合、内部信号の論理和 (OR) が取られて INTn パッドへ転送されます。この場合、関連付けられている GPIO と INTCAP のどちらかを読み出さないと割り込みはクリアされません(表 3-6参照)。

表 3-6: 割り込み動作 (IOCON.MIRROR = 1)

割り込み条件	PORTn の読み出し ⁽¹⁾	割り込み結果		
GPIOA	PORTA	クリア		
GFIOA	PORTB	不変		
GPIOB	PORTA	不変		
GFIOB	PORTB	クリア		
	PORTA	不変		
GPIOA と	PORTB	不変		
GPIOB	PORTA と PORTB の両方	クリア		

Note 1: PORTn = GPIOn と INTCAPn のどちらか

3.6.2 ピン状態の変化による IOC

割り込みが有効な場合、現在のポート値と前のポート値との間に不一致条件が発生した時に MCP23X17 は割り込みを生成します。比較されるのは IOC が有効に設定されたピンだけです。レジスタ 3-3 と 3-5 を参照してください。

3.6.3 レジスタ既定値による IOC

割り込みが有効な場合、DEFVAL レジスタとポートとの間に不一致状態が発生した時に MCP23X17 は割り込みを生成します。比較されるのは IOC が有効に設定されたピンだけです。レジスタ 3-3、3-4、3-5 を参照してください。

3.6.4 割り込み動作

INTn 割り込み出力は IOCON レジスタを利用してアクティブ Low、アクティブ High、オープンドレインのどれにでも設定できます。

IODIR レジスタで入力として設定したピンのうち、IOINTEN レジスタで状態変化割り込み (IOC) を有効に設定したピンだけが、割り込みを引き起こす事ができます。出力として設定したピンは割り込み出力ピンには一切作用しません。

IOC が有効に設定されたポート入力ピンへの入力が変化すると内部デバイス割り込みが発生し、そのポートの値がキャプチャされて INTCAP にコピーされます。INTCAP レジスタと GPIO レジスタのどちらかが読み出されるまで割り込みは続きます。この2つのレジスタに書き込んでも割り込みには影響しません GPIO とINTCAP のどちらかの読み出しコマンドの実行中にデータのLSb が読み出されると、割り込み条件がクリアされます。

最初の割り込みイベントによって、ポートの内容が INTCAP レジスタヘコピーされます。続けてそのポートに対して割り込み条件が発生しても、INTCAP と GPIO のどちらかを読み出して最初の割り込みをクリアしない限り、割り込みは発生しません。

Note: 別の IOC が保留中の時に INTCAP よりも 先に GPIO を読み出すと、INTCAP の値が 失われる恐れがあります。 GPIO を読み出 すと割り込みはクリアされますが、その 後で保留中の IOC によって割り込みが設 定され、その結果、INTCAP レジスタが更 新されるからです。

3.6.5 割り込み条件

割り込みを発生する設定は 2 種類あります (INTCONによる設定)。

- 1. ピン状態変化割り込み用として設定したピンはそのピンが逆の状態に変化した場合に割り込みを発生します。割り込みが発生した後で、その割り込み条件がクリアさると(すなわちGPIOとINTCAPのどちらかが読み出されると)、既定値にリセットされます。例えば、入力が「1」から「0」へ変化すると割り込みが発生します。割り込みがクリアされた後、このピンの新たな初期状態は論理「0」です。
- 2. レジスタ値による状態変化割り込み用として設定したピンは、そのピンに対応する入力ピンが当該レジスタビットと一致しなくなった時に割り込みを発生します。INTCAPと GPIO のどちらかを読み出したとしても、割り込み条件が存在している限りは割り込み条件が続きます。

割り込み動作の詳細は図 3-8 および 3-9 を参照してください。

図 3-8: ピン状態変化割り込み





図3-9: レジスタ既定値による状態変化割り込み



4.0 パッケージ情報

4.1 パッケージのマーキング情報


28ピンQFN




28ピンSOIC



28ピンSPDIP



28ピンSSOP



例:




例:



例:



例:



凡例: XX...X お客様固有情報

Y 年コード(西暦の下1桁)
YY 年コード(西暦の下2桁)
WW 週コード(1月1日の週が「01」)
NNN 英数字のトレーサビリティコード
(e3) つや消し錫(Sn)の使用を示す鉛フ


つや消し錫 (Sn) の使用を示す鉛フリーの JEDEC マーク 本パッケージは鉛フリーです。鉛フリー JEDEC マーク (@3)


は外箱に表記しています。


Note: Microchip 社の製品番号が 1 行に収まりきらない場合は複数行を使います。 この場合お客様固有情報に使える文字数が制限されます。

28-Lead Plastic Quad Flat, No Lead Package (ML) - 6x6 mm Body [QFN] With 0.55 mm Terminal Length

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging








Microchip Technology Drawing C04-105C Sheet 1 of 2

28-Lead Plastic Quad Flat, No Lead Package (ML) - 6x6 mm Body [QFN] With 0.55 mm Terminal Length

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



	Units	M	ILLIMETERS	
Dimension	Limits	MIN	NOM	MAX
Number of Pins	N		28	
Pitch	е		0.65 BSC	
Overall Height	Α	0.80	0.90	1.00
Standoff	A1	0.00	0.02	0.05
Terminal Thickness	A3		0.20 REF	
Overall Width	E		6.00 BSC	
Exposed Pad Width	E2	3.65	3.70	4.20
Overall Length	D		6.00 BSC	
Exposed Pad Length	D2	3.65	3.70	4.20
Terminal Width	b	0.23	0.30	0.35
Terminal Length	L	0.50	0.55	0.70
Terminal-to-Exposed Pad	K	0.20	-	-

Notes:

- 1. Pin 1 visual index feature may vary, but must be located within the hatched area.
- 2. Package is saw singulated
- 3. Dimensioning and tolerancing per ASME Y14.5M.


BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-105C Sheet 2 of 2

28-Lead Plastic Quad Flat, No Lead Package (ML) – 6x6 mm Body [QFN] with 0.55 mm Contact Length

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



MILLIMETERS Units **Dimension Limits** MIN NOM MAX Contact Pitch Ε 0.65 BSC Optional Center Pad Width W2 4.25 Optional Center Pad Length T2 4.25 Contact Pad Spacing C1 5.70 Contact Pad Spacing C2 5.70 Contact Pad Width (X28) X1 0.37 Contact Pad Length (X28) Y1 1.00 Distance Between Pads G 0.20

Notes:


1. Dimensioning and tolerancing per ASME Y14.5M


BSC: Basic Dimension. Theoretically exact value shown without tolerances.


Microchip Technology Drawing No. C04-2105A

28-Lead Plastic Small Outline (SO) - Wide, 7.50 mm Body [SOIC]

For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging









Microchip Technology Drawing C04-052C Sheet 1 of 2

28-Lead Plastic Small Outline (SO) - Wide, 7.50 mm Body [SOIC]

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging





Units		MILLIMETERS		
Dimension Limits		MIN	NOM	MAX
Number of Pins	N		28	
Pitch	е		1.27 BSC	
Overall Height	Α	-	-	2.65
Molded Package Thickness	A2	2.05	-	-
Standoff §	A1	0.10	-	0.30
Overall Width	E	10.30 BSC		
Molded Package Width	E1	7.50 BSC		
Overall Length	D		17.90 BSC	
Chamfer (Optional)	h	0.25	-	0.75
Foot Length	L	0.40	-	1.27
Footprint	L1		1.40 REF	
Lead Angle	Θ	0°	-	-
Foot Angle	φ	0°	-	8°
Lead Thickness	С	0.18	-	0.33
Lead Width	b	0.31	-	0.51
Mold Draft Angle Top	α	5°	-	15°
Mold Draft Angle Bottom	β	5°	-	15°


Notes:

- 1. Pin 1 visual index feature may vary, but must be located within the hatched area.
- 2. § Significant Characteristic
- Dimension D does not include mold flash, protrusions or gate burrs, which shall not exceed 0.15 mm per end. Dimension E1 does not include interlead flash or protrusion, which shall not exceed 0.25 mm per side.
- 4. Dimensioning and tolerancing per ASME Y14.5M
 - BSC: Basic Dimension. Theoretically exact value shown without tolerances.
 - REF: Reference Dimension, usually without tolerance, for information purposes only.
- 5. Datums A & B to be determined at Datum H.

Microchip Technology Drawing C04-052C Sheet 2 of 2

28-Lead Plastic Small Outline (SO) - Wide, 7.50 mm Body [SOIC]

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



RECOMMENDED LAND PATTERN

	N	IILLIMETER	S	
Dimension Limits		MIN	NOM	MAX
Contact Pitch	Е		1.27 BSC	
Contact Pad Spacing	С		9.40	
Contact Pad Width (X28)	Х			0.60
Contact Pad Length (X28) Y				2.00
Distance Between Pads	Gx	0.67		
Distance Between Pads	G	7.40		

Notes:


1. Dimensioning and tolerancing per ASME Y14.5M

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Microchip Technology Drawing No. C04-2052A

28-Lead Skinny Plastic Dual In-Line (SP) – 300 mil Body [SPDIP]

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



	Units		INCHES		
Dimension	n Limits	MIN	NOM	MAX	
Number of Pins	N		28		
Pitch	е	.100 BSC			
Top to Seating Plane	Α	_	_	.200	
Molded Package Thickness	A2	.120	.135	.150	
Base to Seating Plane	A1	.015	-	_	
Shoulder to Shoulder Width	Е	.290	.310	.335	
Molded Package Width	E1	.240	.285	.295	
Overall Length	D	1.345	1.365	1.400	
Tip to Seating Plane	L	.110	.130	.150	
Lead Thickness	С	.008	.010	.015	
Upper Lead Width	b1	.040	.050	.070	
Lower Lead Width	b	.014	.018	.022	
Overall Row Spacing §	eB	_	_	.430	

Notes:


- 1. Pin 1 visual index feature may vary, but must be located within the hatched area.
- 2. § Significant Characteristic.
- 3. Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .010" per side.
- 4. Dimensioning and tolerancing per ASME Y14.5M.

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Microchip Technology Drawing C04-070B

28-Lead Plastic Shrink Small Outline (SS) - 5.30 mm Body [SSOP]

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



	Units		MILLIMETERS		
	Dimension Limits	MIN	NOM	MAX	
Number of Pins	N		28		
Pitch	е		0.65 BSC		
Overall Height	Α	_	_	2.00	
Molded Package Thickness	A2	1.65	1.75	1.85	
Standoff	A1	0.05	_	_	
Overall Width	E	7.40	7.80	8.20	
Molded Package Width	E1	5.00	5.30	5.60	
Overall Length	D	9.90	10.20	10.50	
Foot Length	L	0.55	0.75	0.95	
Footprint	L1		1.25 REF		
Lead Thickness	С	0.09	_	0.25	
Foot Angle	ф	0°	4°	8°	
Lead Width	b	0.22	_	0.38	

Notes:

- 1. Pin 1 visual index feature may vary, but must be located within the hatched area.
- 2. Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.20 mm per side.
- 3. Dimensioning and tolerancing per ASME Y14.5M.


BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-073B

28-Lead Plastic Shrink Small Outline (SS) - 5.30 mm Body [SSOP]

Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging



RECOMMENDED LAND PATTERN

Units		N	II LLIMETER	S
Dimension Limits		MIN	NOM	MAX
Contact Pitch E			0.65 BSC	
Contact Pad Spacing	С		7.20	
Contact Pad Width (X28)	X1			0.45
Contact Pad Length (X28)	Y1			1.75
Distance Between Pads		0.20		

Notes:

1. Dimensioning and tolerancing per ASME Y14.5M

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

Microchip Technology Drawing No. C04-2073A

NOTES:

付録 A: 改訂履歴

リビジョン C (2016年7月)

変更内容は以下の通りです。

- 1. ESDデータをセクション 1.0、電気的特性へ追加しました。
- 2. 表 2-1を更新しました。
- 3. パッケージの外形図を更新しました。
- 4. 誤字脱字を訂正しました。

リビジョンB(2007年2月)

- 1. 図1-1のバイト読み出しおよびシーケンシャル 読み出しを「R」から「W」へ変更しました。
- 2. 表2-4、パラメータ番号51と53: 450から600 へ、500から600へ、それぞれ変更しました。
- 3. パッケージの外形図に免責事項を追加しました。
- 4. パッケージの外形図を更新しました。

リビジョンA(2005年6月)

• 本書は初版です。

NOTES:

製品識別システム

ご注文または製品の価格 / 納期に関しては、弊社または販売代理店までお問い合わせください。

<u>製品番号</u> -	<u> </u>	例:
 デバイス 温度	•	a) MCP23017-E/ML: 拡張温度レンジ、 28ピンQFNパッケージ
	・ ンジ オプション	b) MCP23017T-E/ML: 拡張温度レンジ、 28ピンQFNパッケージ、 テープ&リール
デバイス:	MCP23017: I ² C インターフェイス内蔵 16 ビット I/O エ クスパンダ	c) MCP23017-E/SP: 拡張温度レンジ、 28ピンSPDIPパッケージ
	MCP23S17: SPI インターフェイス内蔵 16 ビット I/O ェクスパンダ	d) MCP23017-E/SO: 拡張温度レンジ、 28ピンSOICパッケージ
温度レンジ:	E = -40~+125°C(拡張レンジ)	e) MCP23017T-E/SO: 拡張温度レンジ、 28ピンSOICパッケージ、 テープ&リール
パッケージ:	MQ = プラスチック クワッド フラット、リードレス	f) MCP23017-E/SS: 拡張温度レンジ、 28ピンSSOPパッケージ
	パッケージ、 $6x6 \text{ mm} ボディ、QFN、28 \text{ ピン} SO = プラスチック スモール アウトライン、ワイド、7.50 mm ボディ、SOIC、28 \text{ ピン} SP = スキニー プラスチック デュアル インライン、$	g) MCP23017T-E/SS: 拡張温度レンジ、 28ピンSSOPパッケージ、 テープ&リール
	300 mil ボディ、SPDIP、28 ピン SS = プラスチック シュリンク スモール アウトライ ン、5.30 mm ボディ、SSOP、28 ピン	a) MCP23S17-E/ML: 拡張温度レンジ、 28ピンQFNパッケージ
テープ&リールオプ		b) MCP23S17T-E/ML: 拡張温度レンジ、 28ピンQFNパッケージ、 テープ&リール
ション:	空白 =チューブ	c) MCP23S17-E/SP: 拡張温度レンジ、 28ピンSPDIPパッケージ
		d) MCP23S17-E/SO: 拡張温度レンジ、 28ピンSOICパッケージ
		e) MCP23S17T-E/SO: 拡張温度レンジ、 28ピンSOICパッケージ、 テープ&リール
		f) MCP23S17-E/SS: 拡張温度レンジ、 28ピンSSOPパッケージ
		g) MCP23S17T-E/SS: 拡張温度レンジ、 28ピンSSOPパッケージ テーブ&リール
		Note 1: テープ&リールの識別情報は、カタログの製品番号説明にのみ記載されています。これは製品の注文時に使う識別情報であり、デバイスのパッケージには印刷されていません。テープ&リールが選択できるパッケージの在庫/供給状況は、最寄りのMicrochip社の営業所までお問い合わせください。

NOTES:

Microchip社製デバイスのコード保護機能に関して以下の点にご注意ください。

- Microchip社製品は、該当するMicrochip社データシートに記載の仕様を満たしています。
- Microchip社では、通常の条件ならびに仕様に従って使用した場合、Microchip社製品のセキュリティレベルは、現在市場に 流通している同種製品の中でも最も高度であると考えています。
- しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解では、こうした手法は全て、Microchip社データシートにある動作仕様書以外の方法でMicrochip社製品を使用する事になります。このような行為は知的所有権の侵害に該当する可能性が非常に高いと言えます。
- Microchip社は、コードの保全性に懸念を抱くお客様と連携し、対応策に取り組んでいきます。
- Microchip社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保護機能とは、Microchip社が製品を「解読不能」として保証するものではありません。

コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip 社のコード保護機能の侵害は、デジタル ミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合、デジタル ミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります。

本書に記載されているデバイス アプリケーション等に関する 情報は、ユーザの便宜のためにのみ提供されているものであ り、更新によって無効とされる事があります。お客様のアプ リケーションが仕様を満たす事を保証する責任は、お客様に あります。Microchip 社は、明示的、暗黙的、書面、口頭、法 定のいずれであるかを問わず、本書に記載されている情報に 関して、状態、品質、性能、商品性、特定目的への適合性を はじめとする、いかなる類の表明も保証も行いません。 Microchip 社は、本書の情報およびその使用に起因する一切の 責任を否認します。Microchip 社の明示的な書面による承認な しに、生命維持装置あるいは生命安全用途に Microchip 社の製 品を使用する事は全て購入者のリスクとし、また購入者はこ れによって発生したあらゆる損害、クレーム、訴訟、費用に 関して、Microchip 社は擁護され、免責され、損害をうけない 事に同意するものとします。特に明記しない場合、暗黙的あ るいは明示的を問わず、Microchip 社が知的財産権を保有して いるライセンスは一切譲渡されません。

Microchip社では、ChandlerとTempe(アリゾナ州)、Gresham(オレコン州)の本部、設計部とウェハー製造工場そしてカリフォルニア州とインドのデザインセンターがISO/TS-16949:2009認証を取得しています。Microchip社の品質システムプロセスと手順は、PIC®MCUとdsPIC®DSC、KEELOQ®コードホッピングデバイス、シリアルEEPROM、マイクロペリフェラル、不揮発性メモリ、アナログ製品に採用されています。さらに、開発システムの設計と製造に関するMicrochip社の品質システムはISO 9001:2000認証を取得していま

QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV = ISO/TS 16949=

商標

Microchip 社の名称とロゴ、Microchip ロゴ、AnyRate、dsPIC、FlashFlex、flexPWR、Heldo、JukeBlox、KeeLoq、KeeLoq ロゴ、Kleer、LANCheck、LINK MD、MediaLB、MOST、MOST ロゴ、MPLAB、OptoLyzer、PIC、PICSTART、PIC32 ロゴ、RightTouch、SpyNIC、SST、SST ロゴ、SuperFlash、UNI/O は、米国およびその他の国における Microchip Technology Incorporated の登録商標です。

ClockWorks、The Embedded Control Solutions Company、ETHERSYNCH、Hyper Speed Control、HyperLight Load、IntelliMOS、mTouch、Precision Edge、QUIET-WIRE は、米国における Microchip Technology Incorporated 社の登録商標です。

Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BodyCom、chipKIT、chipKIT ロゴ、CodeGuard、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNet ロゴ、MiWi、motorBench、MPASM、MPF、MPLAB Certified ロゴ、MPLIB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PureSilicon、RightTouch ロゴ、REAL ICE、Ripple Blocker、Serial Quad I/O、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSpan、WiperLock、Wireless DNA、ZENA は米国およびその他の国における Microchip Technology Incorporated の商標です。

SQTP は、米国における Microchip Technology Incorporated のサービスマークです。

Silicon Storage Technology は米国以外の国における Microchip Technology Inc. の登録商標です。

GestIC と ULPP はその他の国における Microchip Technology Inc. の子会社である Microchip Technology Germany II GmbH & Co. & KG の登録商標です。

その他本書に記載されている商標は各社に帰属します。 © 2005-2016, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

ISBN: 978-1-5224-1342-4



各国の営業所とサービス

北米

本社

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術サポート:

http://www.microchip.com/ support

URI:

www.microchip.com

アトランタ Duluth, GA

Tel: 678-957-9614 Fax: 678-957-1455

オースティン、TX Tel: 512-257-3370

ボストン

Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088

シカゴ Itasca, IL

Tel: 630-285-0071 Fax: 630-285-0075

クリーブランド Independence, OH

Tel: 216-447-0464 Fax: 216-447-0643

Addison, TX Tel: 972-818-7423 Fax: 972-818-2924

デトロイト Novi, MI

Tel: 248-848-4000

ヒューストン、TX Tel: 281-894-5983

インディアナポリス Noblesville, IN Tel: 317-773-8323

Fax: 317-773-5453

ロサンゼルス Mission Viejo, CA

Tel: 949-462-9523 Fax: 949-462-9608

ニューヨーク、NY Tel: 631-435-6000

サンノゼ、CA Tel: 408-735-9110

カナダ - トロント Tel: 905-695-1980 Fax: 905-695-2078 アジア /太 平洋

アジア太平洋支社 Suites 3707-14, 37th Floor Tower 6, The Gateway Harbour City, Kowloon

Hong Kong

Tel: 852-2943-5100 Fax: 852-2401-3431

オーストラリア - シドニー Tel: 61-2-9868-6733 Fax: 61-2-9868-6755

中国 - 北京

Tel: 86-10-8569-7000 Fax: 86-10-8528-2104

中国 - 成都

Tel: 86-28-8665-5511 Fax: 86-28-8665-7889

中国 - 重慶

Tel: 86-23-8980-9588 Fax: 86-23-8980-9500

中国 - 東莞 Tel: 86-769-8702-9880

中国 - 広州

Tel: 86-20-8755-8029

中国 - 杭州

Tel: 86-571-8792-8115 Fax: 86-571-8792-8116

中国 - 香港 SAR

Tel: 852-2943-5100 Fax: 852-2401-3431

中国 - 南京

Tel: 86-25-8473-2460 Fax: 86-25-8473-2470

中国 - 青島

Tel: 86-532-8502-7355 Fax: 86-532-8502-7205

中国 - 上海

Tel: 86-21-5407-5533 Fax: 86-21-5407-5066

中国 - 瀋陽

Tel: 86-24-2334-2829 Fax: 86-24-2334-2393

中国 - 深圳

Tel: 86-755-8864-2200 Fax: 86-755-8203-1760

中国 - 武漢

Tel: 86-27-5980-5300 Fax: 86-27-5980-5118

中国 - 西安

Tel: 86-29-8833-7252 Fax: 86-29-8833-7256 アジア /太 平洋

中国 - 厦門

Tel: 86-592-2388138 Fax: 86-592-2388130

Tel: 86-756-3210040 Fax: 86-756-3210049

インド - バンガロール Tel: 91-80-3090-4444 Fax: 91-80-3090-4123

インド - ニューデリー Tel: 91-11-4160-8631 Fax: 91-11-4160-8632

インド - プネ Tel: 91-20-3019-1500

日本 - 大阪 Tel: 81-6-6152-7160 Fax: 81-6-6152-9310

Tel: 81-3-6880- 3770 Fax: 81-3-6880-3771

韓国 - 大邱

Tel: 82-53-744-4301 Fax: 82-53-744-4302

韓国 - ソウル Tel: 82-2-554-7200

Fax: 82-2-558-5932 または

82-2-558-5934

マレーシア - クアラルンプー

ル

Tel: 60-3-6201-9857 Fax: 60-3-6201-9859

マレーシア - ペナン Tel: 60-4-227-8870

Fax: 60-4-227-4068

フィリピン - マニラ Tel: 63-2-634-9065

Fax: 63-2-634-9069

シンガポール

Tel: 65-6334-8870 Fax: 65-6334-8850

台湾 - 新竹

Tel: 886-3-5778-366 Fax: 886-3-5770-955

台湾 - 高雄

Tel: 886-7-213-7828

台湾 - 台北

Tel: 886-2-2508-8600 Fax: 886-2-2508-0102

タイ - パンコク Tel: 66-2-694-1351 Fax: 66-2-694-1350 ヨーロッパ

オーストリア - ヴェルス Tel: 43-7242-2244-39

Fax: 43-7242-2244-393

デンマーク - コペンハーゲン Tel: 45-4450-2828

Fax: 45-4485-2829 フランス - パリ

Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

ドイツ - デュッセルドルフ Tel: 49-2129-3766400

ドイツ - カールスルーエ Tel: 49-721-625370

ドイツ - ミュンヘン Tel: 49-89-627-144-0 Fax: 49-89-627-144-44

イタリア - ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781

イタリア - ヴェニス Tel: 39-049-7625286

オランダ - ドリューネン Tel: 31-416-690399 Fax: 31-416-690340

ポーランド - ワルシャワ Tel: 48-22-3325737

スペイン - マドリッド Tel: 34-91-708-08-90 Fax: 34-91-708-08-91

スウェーデン - ストックホル

Tel: 46-8-5090-4654

イギリス - ウォーキンガム Tel: 44-118-921-5800 Fax: 44-118-921-5820

2016/6/23