Tahmini Ders İçeriği (Tentative Couse Schedule – Syllabus)



- 1. Hafta: Sayı sistemleri, onluk/ikilik taban sayı gösterimleri, mantıksal kapılar, computer system overview, başarım (performance)
- 2. Hafta: 2'lik tabanda işaretli sayılar, mikroişlemci tarihi, benchmarking, başarım,
- 3. Hafta: Başarım, Amdahl yasası, RISC-V development Environment, Verilog HDL ile Birleşik (Combinational) devreler
- **4. Hafta:**, Verilog HDL ile sıralı (sequential) mantıksal devre ve sonlu durum makinası tasarımı, timing analysis
- **5. Hafta:** Aritmetik devre tasarımları: Toplama, çıkarma, çarpma, bölme
- **6. Hafta:** Fixed ve Floating-Point sayı gösterimleri
- 7. Hafta: RISC-V buyruk kümesi mimarisi (ISA) ve buyrukların tanıtımı
- 8. Hafta: RISC-V buyruk kümesi mimarisi (ISA) ve buyrukların tanıtımı
- **9. Hafta:** Tek-çevrim işlemci tasarımı (single-cycle CPU)
- 10. Hafta: Çok-çevrim işlemci tasarımı (multi-cycle CPU)
- 11. Hafta: Boruhatlı işlemci tasarımı (pipelined CPU)
- **12. Hafta:** Bellek sistemi ve hiyerarşisi
- **13. Hafta:** İleri mimari konuları: Branch prediction, superscalar cpu, out-of-order execution, multi-core systems
- 14. Hafta: Gömülü sistemler, mikrodenetleyiciler, SoCs







SORU: P1, P2 ve P3 adında 3 adet işlemci aynı ISA'yi çalıştırmaktadır.

- P1 işlemcisi 3.0 GHz frekans ve 1.5 CPI değerine sahiptir.
- P2 işlemcisi 2.5 GHz frekans ve 1.0 CPI değerine sahiptir.
- P3 işlemcisi 4.0 GHz frekans ve 2.2 CPI değerine sahiptir.
- a) Bir saniyede işlenen buyruk sayısı baz alındığında işlemcilerin performansını kıyaslayın.
- b) Eğer 3 işlemci de bir program 10 saniyede yürüttüyse, 3 işlemci için de saat çevrim ve buyruk sayılarını hesaplayınız.
- c) Yürütme zamanını %30 azaltmak istiyoruz fakat tasarımdaki bu değişiklik CPI'da %20 artışa neden oluyor. Bu hızlanmayı sağlamak için saat frekansı ne oranda artmalıdır?





SORU: P1, P2 ve P3 adında 3 adet işlemci aynı ISA'yi çalıştırmaktadır.

P1 işlemcisi 3.0 GHz frekans ve 1.5 CPI değerine sahiptir.

P2 işlemcisi 2.5 GHz frekans ve 1.0 CPI değerine sahiptir.

P3 işlemcisi 4.0 GHz frekans ve 2.2 CPI değerine sahiptir.

a) Bir saniyede işlenen buyruk sayısı baz alındığında işlemcilerin performansını kıyaslayın.

$$\frac{Buyruk}{Saniye} = \left(\frac{Buyruk}{Qevrim}\right) * \left(\frac{Qevrim}{Saniye}\right) = \frac{1}{Qevrim} * Freq$$

$$P1 \rightarrow (2/3)*3*10^9 = 2 Milyar$$

$$P2 \rightarrow 1*2.5*10^9 = 2.5 \text{ Milyar}$$

$$P3 \rightarrow 1/2.2*4*10^9 = 1.81 \text{ Milyar}$$

1/CPI → IPC (Instruction per cycle): Eski nesil işlemcilerde teorik olarak bir çevrimde en fazla 1 buyruk tamamlanabildiği için CPI pratikte her zaman 1'den büyük olmak zorundaydı. Yeni nesil superscalar out-of-order işlemcilerde aynı anda birden çok buyruk işlemcide işlenebildiği için toplamda bir çevrimde birden fazla buyruk tamamlanabiliyor. Bu yüzden CPI yerine IPC parametresi kullanılabiliyor.





SORU: P1, P2 ve P3 adında 3 adet işlemci aynı ISA'yi çalıştırmaktadır.

P1 işlemcisi 3.0 GHz frekans ve 1.5 CPI değerine sahiptir.

CPU time = Instruction count \times CPI \times Clock cycle time

P2 işlemcisi 2.5 GHz frekans ve 1.0 CPI değerine sahiptir.

CPU clock cycles = Instructions for a program × Average clock cycles

per instruction

P3 işlemcisi 4.0 GHz frekans ve 2.2 CPI değerine sahiptir.

b) Eğer 3 işlemci de bir program 10 saniyede yürüttüyse, 3 işlemci için de saat çevrim ve buyruk sayılarını hesaplayınız.

```
P1 \rightarrow 10 = \#Buyruk(P1)*1.5*(1/(3*10^9)) \rightarrow \#Buyruk(P1) = 20.00 Milyar
```

$$P2 \rightarrow 10 = \#Buyruk(P2)*1.0*(1/(2.5*10^9)) \rightarrow \#Buyruk(P2) = 25.00 Milyar$$

$$P3 \rightarrow 10 = \#Buyruk(P3)*2.2*(1/(4*10^9)) \rightarrow \#Buyruk(P3) = 18.18 Milyar$$

$$P1 \rightarrow \#Qevrim(P1) = \#Buyruk(P1)*CPI(P1) = 20*10^9*1.5 = 30 Milyar$$

$$P2 \rightarrow \#Qevrim(P2) = \#Buyruk(P2)*CPI(P2) = 25*10^9*1.0$$
 = 25 Milyar

$$P3 \rightarrow \#Cevrim(P3) = \#Buyruk(P3)*CPI(P3) = 18.18*10^9*2.2 = 40 Milyar$$





SORU: P1, P2 ve P3 adında 3 adet işlemci aynı ISA'yi çalıştırmaktadır.

P1 işlemcisi 3.0 GHz frekans ve 1.5 CPI değerine sahiptir.

CPU time = Instruction count \times CPI \times Clock cycle time

P2 işlemcisi 2.5 GHz frekans ve 1.0 CPI değerine sahiptir.

CPU clock cycles = Instructions for a program × Average clock cycles

per instruction

P3 işlemcisi 4.0 GHz frekans ve 2.2 CPI değerine sahiptir.

c) Yürütme zamanını %30 azaltmak istiyoruz fakat tasarımdaki bu değişiklik CPI'da %20 artışa neden oluyor. Bu hızlanmayı sağlamak için saat frekansı ne oranda artmalıdır?

$$\frac{\textit{Y\"{u}\'{r}\'{u}\textit{t}\textit{me}\textit{Z}\textit{a}\textit{mani}(\textit{E}\textit{s}\textit{k}\textit{i})}{\textit{Y\"{u}\'{r}\"{u}\textit{t}\textit{me}\textit{Z}\textit{a}\textit{mani}(\textit{Y}\textit{e}\textit{n}\textit{i})} = \left(\frac{10}{7}\right) = \left(\frac{\#\textit{B}\textit{u}\textit{y}\textit{r}\textit{u}\textit{k} *\textit{CPI}(\textit{E}\textit{s}\textit{k}\textit{i}) *\textit{Freq}(\textit{E}\textit{s}\textit{k}\textit{i})}{\#\textit{B}\textit{u}\textit{y}\textit{r}\textit{u}\textit{k} *\textit{CPI}(\textit{Y}\textit{e}\textit{n}\textit{i}) *\textit{Freq}(\textit{Y}\textit{e}\textit{n}\textit{i})}\right) = \left(\frac{1}{1.2}\right) \left(\frac{\textit{Freq}(\textit{E}\textit{s}\textit{k}\textit{i})}{\textit{Freq}(\textit{Y}\textit{e}\textit{n}\textit{i})}\right)$$

$$\left(\frac{Freq(Yeni)}{Freq(Eski)}\right) = \left(\frac{12}{7}\right) = 1.714$$



AMDAHL YASASI



"The overall performance improvement gained by optimizing a single part of a system is limited by the fraction of time that the improved part is actually used" (Gene Amdahl, 1922 – 2015)

$$Y \ddot{\textbf{u}} r \ddot{\textbf{u}} t me Zamanı (Geliştirme Sonrası) \\ = \left(\frac{Geliştirmeden Etkilenen Kısmın Y \ddot{\textbf{u}} r \ddot{\textbf{u}} t me Zamanı}{Geliştirme Oranı}\right) + Geliştirmeden Etkilenmeyen Kısmın Y \ddot{\textbf{u}} r \ddot{\textbf{u}} t me Zamanı$$

Örnek: 100 saniyede yürütülen bir programın, müşteri en çok 80 saniyede tamamlanmasını istiyor. Bu programda çarpma işlemleri toplam yürütme zamanının %10'u kadarıdır. Proje yöneticisi Amdahl yasasından bihaber olduğu için tasarım ekibine proje maliyetini sarsacak şekilde yüksek maaşla çok iyi bir çarpma donanım tasarımcısı katılıyor ve çarpma işleminin gecikmesini %50 kadar azaltmayı başarıyor. Yeni yürütme zamanı ne olur? Müşteri mutlu olur mu? Proje yöneticisi lisansta hangi derse önem göstermemiştir?

Yeni Yürütme Zamanı = 10/2 + 90 = 95 saniye Müşteri memnun değil. Proje yöneticisi bilgisayar mimarisi dersinde uyumuş.







RISC-V ISA (Instruction Set Architecture) buyruklarını yürütebilmek ve debug edebilmek için çeşitli yöntemler mevcuttur.

1) RISC-V çekirdeğe sahip bir MCU ya da SoC içeren bir geliştirme kartı satın alıp ilgili IDE (Integrated Development Environment) üzerinde C ya da Assembly kod yazıp, compile edip, yürütülebilir (executable) bir dosya oluşturulur (.elf). Bu dosya IDE aracılığıyla geliştirme kartına yüklenir (JTAG). Bir debug protokolü ile (GDB) IDE üzerinde program çalıştırılır, debug edilir, registerlar ve memory gözlenir vs.

SiFive - HiFive Unmatched



GroupGets – LoFive R1



Microchip – Polarfire SoC



Sparkfun – RED-V Redboard







2) Bir donanım emülatörü (hardware emulator) ile, RISC-V işlemcili bir donanım sistemi "emule edilir". Emulasyon ortamında, Linux, FreeRTOS, Bare-Metal gibi OS ve kütüphaneler üzerinde çalışma yapılabilir. Örnek QEMU

* » System Emulation » QEMU System Emulator Targets » RISC-V System emulator



RISC-V System emulator

QEMU can emulate both 32-bit and 64-bit RISC-V CPUs. Use the qemu-system-riscv64 executable to simulate a 64-bit RISC-V machine, qemu-system-riscv32 executable to simulate a 32-bit RISC-V machine.

QEMU has generally good support for RISC-V guests. It has support for several different machines. The reason we support so many is that RISC-V hardware is much more widely varying than x86 hardware. RISC-V CPUs are generally built into "system-on-chip" (SoC) designs created by many different companies with different devices, and these SoCs are then built into machines which can vary still further even if they use the same SoC.

For most boards the CPU type is fixed (matching what the hardware has), so typically you don't need to specify the CPU type by hand, except for special cases like the virt board.

https://www.gemu.org/docs/master/system/target-riscv.html





Board-specific documentation

Unfortunately many of the RISC-V boards QEMU supports are currently undocumented; you can get a complete list by running qemu-system-riscv64 --machine help, or qemu-system-riscv32 --machine help.

- Microchip PolarFire SoC Icicle Kit (microchip-icicle-kit)
- Shakti C Reference Platform (shakti_c)
- SiFive HiFive Unleashed (sifive u)
- 'virt' Generic Virtual Platform (virt)


https://risc-v-getting-started-guide.readthedocs.io/en/latest/linux-qemu.html

https://wiki.qemu.org/Documentation/Platforms/RISCV





3) Bir instruction set simulator ile her bir buyruk adım adım çalıştırılıp yazmaç dosyası (register file), control and status registers (CSRs) ve bellek (memory) içeriği incelenebilir. Örnekler:



https://github.com/riscv-software-src/riscv-isa-sim





3) Bir instruction set simulator ile her bir buyruk adım adım çalıştırılıp yazmaç dosyası (register file), control and status registers (CSRs) ve bellek (memory) içeriği incelenebilir. Örnekler:

riscvOVPsim - Free Imperas RISC-V Instruction Set Simulator

riscvOVPsim - RISC-V Instruction Set Simulator (ISS) - fast, simple, easy to use, cross software development for embedded systems

The riscvOVPsim ISS is an ideal starting point for an embedded software development project.

riscvOVPsim allows the development and debug of code for the target RISC-V processor on an x86 host PC with the minimum of setup and effort. It simply requires the cross compilation of your application and running riscvOVPsim with an argument to specify the name of the application object.

It is FREE to download from

GitHub here: github.com/riscv-ovpsim for FREE!

OVPworld here: OVPworld.org/riscv-ovpsim-plus for FREE! enhanced riscvOVPsim including the


new test suite for RISC-V vector extensions


https://www.imperas.com/riscvovpsim-free-imperas-risc-v-instruction-set-simulator






3) Bir instruction set simulator ile her bir buyruk adım adım çalıştırılıp yazmaç dosyası (register file), control and status registers (CSRs) ve bellek (memory) içeriği incelenebilir. Örnekler:









Memory viewer					
Address	Word	Byte 0	Byte 1	Byte 2	Byte 3
0x0000002c	0x00ff02b7	0xb7	0x02	0xff	0x00
0x00000028	0xf0068893	0x93	0x88	0x06	0xf0
0x00000024	0x000106b7	0xb7	0x06	0x01	0x00
0x00000020	0x00259813	0x13	0x98	0x25	0x00
0x0000001c	0x00b60e33	0x33	0x0e	0xb6	0x00
0x00000018	0x00000f93	0x93	0x0f	0x00	0x00
0x00000014	0x00912423	0x23	0x24	0x91	0x00
0x00000010	0x00812623	0x23	0x26	0x81	0x00
0x0000000c	0xff010113	0x13	0x01	0x01	0xff
0x00000008	0x01900613	0x13	0x06	0x90	0x01
0x00000004	0x02300593	0x93	0x05	0x30	0x02
0x0000000	0xf0000537	0x37	0x05	0x00	0xf0

Memory map				
Name	Size	Range		
.text	180	0x00000000 - 0x000000b3		
.data	0	0x10000000 - 0x0fffffff		
.bss	0	0x11000000 - 0x10ffffff		
LED Matrix 0	3500	0xf0000000 - 0xf0000dab		





Each LED maps to a 24-bit register storing an RGB color value, with B stored in the

The byte offset of the LED at coordinates (x, y) is:

Name	Value
Height	25
Width	35
LED size	8

Į,	Register ii	iah			
	Name	Address	R/W?	Size	^
	LED_0	0x0	R/W	24	
	LED_1	0x4	R/W	24	
	LED_2	0x8	R/W	24	
	LED_3	0xc	R/W	24	
	LED_4	0x10	R/W	24	
I					V


#define LED_MATRIX_0_BASE (0xf0000000) #define LED_MATRIX_0_SIZE (0xdac) #define LED_MATRIX_0_WIDTH (0x23) #define LED_MATRIX_0_HEIGHT (0x19)


Processor: Single-cycle processor ISA: RV32IMC





3) Bir instruction set simulator ile her bir buyruk adım adım çalıştırılıp yazmaç dosyası (register file), control and status registers (CSRs) ve bellek (memory) içeriği incelenebilir. Örnekler:









4) RISC-V General Purpose host PC??? (Bu sayede x86 gibi bir host üzerinde cross-compile ile target için binary üretmek yerine, doğrudan host üzerinde geliştirme yapılabilir)


World's First Laptop with RISC-V Processor Now Available

By Ian Evenden published October 04, 2022

Alibaba gets the first RISC-V laptop on sale









PEKİ RISC-V BUYRUKLARINDAN ASSEMBLY KOD NASIL OLUŞTURACAĞIZ?



- 1) Kendimiz yazabiliriz
- 2) Başkaları yazmış olabilir, onları kullanırız
- 3) Derlenen bir dille (C/C++) kod yazarız. RISC-V toolchain ile derleriz, oluşan binary dosyayı disassemble ederiz.

₱ RISC-V GNU Compiler Toolchain

This is the RISC-V C and C++ cross-compiler. It supports two build modes: a generic ELF/Newlib toolchain and a more sophisticated Linux-ELF/glibc toolchain.


Getting the sources

This repository uses submodules, but submodules will fetch automatically on demand, so --recursive or git submodule update --init --recursive is not needed.

\$ git clone https://github.com/riscv/riscv-gnu-toolchain

Warning: git clone takes around 6.65 GB of disk and download size

https://github.com/riscv-collab/riscv-gnu-toolchain





TOOLCHAIN: COMPILER, LINKER, LIBRARIES, Toolchain

DEBUGGER, ASSEMBLER

文△ 18 languages ∨



Article Talk Read Edit View history

From Wikipedia, the free encyclopedia

In software, a toolchain is a set of programming tools that is used to perform a complex software development task or to create a software product, which is typically another computer program or a set of related programs. In general, the tools forming a toolchain are executed consecutively so the output or resulting environment state of each tool becomes the input or starting environment for the next one, but the term is also used when referring to a set of related tools that are not necessarily executed consecutively. [1][2][3]

A simple software development toolchain may consist of a compiler and linker (which transform the source code into an executable program), libraries (which provide interfaces to the operating system), and a debugger (which is used to test and debug created programs). A complex software product such as a video game needs tools for preparing sound effects, music, textures, 3-dimensional models and animations, together with additional tools for combining these resources into the finished product.^{[1][2]}

What should a toolchain include?

Toolchains may vary depending on the team using them and the product being delivered. However, basic toolchains often include the following components:

- Assembler -- converts assembly language into code.
- Linker -- links a set of program files together into a single program.
- Debugger -- used to test and debug programs.
- Compiler -- used to generate executable code from the source code of a program.
- Runtime libraries -- used to interface with an operating system (OS). It enables the program to reference external functions and resources. An API is an example of this.



Prebuilt RISC-V GCC Toolchains for Linux

Test Toolchains passing license GPL-2.0 | | Chat on gitter

- Available Toolchains
- Download
- Installation

The toolchains were built according to the instructions of the official RISC-V GNU Compiler Toolchain repository using **Ubuntu** on a **64-bit x86 machine** (actually on Ubuntu on Windows). Most of the provided toolchains (the non-multilib versions) also support standard ISA extensions like A, C and M. These prebuilt toolchains are part of the NEORV32 RISC-V Processor project.

Available Toolchains

Toolchain prefix: riscv32-unknown-elf Or riscv64-unknown-elf (see the individual releases)

Release (tag)	Download archive	GCC	binutils	march	mabi	c-lib
rv32i- 4.0.0	download	12.1.0	2.39	rv32i	ilp32	newlib
rv64imc- 3.0.0	download	12.1.0	2.39	multilib: rv32i rv32ic rv32im rv32imc	ilp32	newlib
rv32i- 2.0.0	download	10.2.0	2.35	rv32i	ilp32	newlib
rv32e- 1.0.0	download	10.1.0	2.34	rv32e	ilp32e	newlib





TOOLCHAIN: COMPILER, LINKER, LIBRARIES, DEBUGGER, ASSEMBLER



Linu	x > Ubuntu > opt > risc\
	Name
* ** * * * * * Th	 bin include lib libexec riscv64-unknown-elf share

riscv64-unknown-elf-addr2line
riscv64-unknown-elf-ar
riscv64-unknown-elf-as
riscv64-unknown-elf-c++
riscv64-unknown-elf-c++filt
riscv64-unknown-elf-cpp
riscv64-unknown-elf-elfedit
riscv64-unknown-elf-g++
riscv64-unknown-elf-gcc
riscv64-unknown-elf-gcc-12.1.0
riscv64-unknown-elf-gcc-ar
riscv64-unknown-elf-gcc-nm
riscv64-unknown-elf-gcc-ranlib
riscv64-unknown-elf-gcov

riscv64-unknown-elf-gcov-dump
iscvo4-unknown-en-gcov-uump
riscv64-unknown-elf-gcov-tool
riscv64-unknown-elf-gdb
riscv64-unknown-elf-gdb-add-index
riscv64-unknown-elf-gprof
riscv64-unknown-elf-ld
riscv64-unknown-elf-ld.bfd
riscv64-unknown-elf-lto-dump
riscv64-unknown-elf-nm
riscv64-unknown-elf-objcopy
riscv64-unknown-elf-objdump
riscv64-unknown-elf-ranlib
riscv64-unknown-elf-readelf
riscv64-unknown-elf-run
riscv64-unknown-elf-size
riscv64-unknown-elf-strings
riscv64-unknown-elf-strip

YONGATEK Microelectronics

LINUX ENVIRONMENT

RISC-V Donanım ve Yazılım Geliştirme için Linux gerekebiliyor. Pek çok açık-kaynak yazılım ve donanım projesi de Linux tabanlı distro'lar için hazırlanıyor. Linux komutlarını nasıl çalıştırabilirim?

- 1) Herhangi bir Linux distro (Ubuntu, openSUSE, CentOS, Mint, etc.) bilgisayara kurabiliriz. Windows yanında dual-boot olarak çalışabilmektedir.
- 2) Bir Linux distro'yı Virtual Machine üzerinde (Oracle VM VirtualBox, VMware, etc)
- 3) WSL (Windows Subsystem for Linux) ile Windows üzerinde doğrudan bir distro çalıştırabiliriz.
- 4) Cygwin, Mingw gibi Linux komutlarını çalıştırabilen bir ortamı Windows üzerinde çalıştırabiliriz.

Ben genel olarak 1'i tercih ediyorum, bu sayede OS bütün aygıtlar üzerinde paylaşımsız tam performans çalışıyor. Basit gösterimler için WSL de yeterli oluyor (bu ders kapsamında RISC-V binary üretmek için mesela)



WSL

```
nbaykenar@DESKTOP-TSVKIOU:~/riscv examples$ ls -l /
total 1976
1rwxrwxrwx
           1 root root
                              7 Jan 4 00:40 bin -> usr/bin
                           4096 Apr 18 2022 boot
           2 root root
drwxr-xr-x
                           3040 Mar 20 22:35 dev
drwxr-xr-x 11 root root
drwxr-xr-x 76 root root
                           4096 Mar 20 22:35 etc
                           4096 Mar 13 23:45 home
           3 root root
drwxr-xr-x
           1 root root 1955960 Jan 1 1970 init
-rwxrwxrwx
           1 root root
                              7 Jan 4 00:40 lib -> usr/lib
1rwxrwxrwx
                              9 Jan 4 00:40 lib32 -> usr/lib32
           1 root root
1rwxrwxrwx
                              9 Jan 4 00:40 lib64 -> usr/lib64
1rwxrwxrwx
          1 root root
                             10 Jan 4 00:40 libx32 -> usr/libx32
lrwxrwxrwx 1 root root
           2 root root
                          16384 Mar 13 23:33 lost+found
drwx-----
                           4096 Jan 4 00:40 media
           2 root root
drwxr-xr-x
                           4096 Mar 13 23:33 mnt
            6 root root
drwxr-xr-x
drwxr-xr-x 5 root root
                           4096 Mar 20 23:20 opt
dr-xr-xr-x 237 root root
                              0 Mar 20 22:35 proc
drwx----- 2 root root
                           4096 Jan 4 00:41 root
                            140 Mar 20 22:37 run
           7 root root
drwxr-xr-x
            1 root root
                              8 Jan 4 00:40 sbin -> usr/sbin
1rwxrwxrwx
            8 root root
                           4096 Jan 4 00:41 snap
drwxr-xr-x
                           4096 Jan 4 00:40 srv
drwxr-xr-x 2 root root
dr-xr-xr-x 11 root root
                              0 Mar 20 22:35 sys
                           4096 Mar 20 23:30 tmp
drwxrwxrwt
           3 root root
drwxr-xr-x 14 root root
                           4096 Jan 4 00:40 usr
drwxr-xr-x 13 root root
                           4096 Jan 4 00:41 var
mbaykenar@DESKTOP-TSVKIOU:~/riscv examples$ pwd
/home/mbaykenar/riscv examples
mbaykenar@DESKTOP-TSVKIOU:~/riscv examples$ ls -l
total 12
drwxr-xr-x 2 mbaykenar mbaykenar 4096 Mar 16 16:12 hello world
drwxr-xr-x 2 mbaykenar mbaykenar 4096 Mar 20 23:30 mult
drwxr-xr-x 2 mbaykenar mbaykenar 4096 Mar 14 10:29 sum
nbaykenar@DESKTOP-TSVKIOU:~/riscv examples$
```



```
> Linux > Ubuntu > opt > riscv64i
                               \wedge
         Name
            bin
            include
            lib
  朮
            libexec
  オ
            riscv64-unknown-elf
.rch
            share
```



RISC-V COMPILATION & DISASSEMBLE



mbaykenar@DESKTOP-TSVKIOU: ~/riscv_examples/hello_world

```
mbaykenar@DESKTOP-TSVKIOU:~/riscv_examples/hello_world$ cat main.c
#include "stdio.h"

int main ()
{
    printf("Hello world!");
    return 0;
}mbaykenar@DESKTOP-TSVKIOU:~/riscv_examples/hello_world$
```

export PATH=/opt/riscv64i/bin:\$PATH riscv64-unknown-elf-gcc -march=rv32i -mabi=ilp32 -o main main.c riscv64-unknown-elf-objdump --disassemble-all main > main.asm

mbaykenar@DESKTOP-TSVKIOU: ~/riscv_examples/hello_world

```
mbaykenar@DESKTOP-TSVKIOU:~/riscv_examples/hello_world$ ls -l total 3484
-rwxr-xr-x 1 mbaykenar mbaykenar 225476 Mar 16 16:10 main
-rw-r--r-- 1 mbaykenar mbaykenar 3330486 Mar 14 10:23 main.asm
-rw-r--r-- 1 mbaykenar mbaykenar 83 Mar 13 23:00 main.c
mbaykenar@DESKTOP-TSVKIOU:~/riscv_examples/hello_world$
```

```
file format elf32-littleriscv
Disassembly of section .text:
00010094 <exit>:
            ff010113
                                  addi sp,sp,-16
   10094:
            00000593
                                  li a1,0
   10098:
            00812423
                                  sw s0,8(sp)
   1009c:
            00112623
                                  sw ra, 12(sp)
   100a0:
   100a4:
            00050413
                                  mv s0,a0
                                  jal ra,12ecc < call exitprocs>
   100a8:
            625020ef
                                  lw a0,440(gp) # 26a78 < global impure ptr>
            1b81a503
   100ac:
                                  lw a5,60(a0)
   100b0:
            03c52783
                                  begz a5,100bc <exit+0x28>
   100b4:
            00078463
                                  jalr a5
   100b8:
            000780e7
            00040513
   100bc:
                                  mv a0,s0
                                  jal ra,1fea0 < exit>
   100c0:
            5e10f0ef
 000100c4 <register fini>:
                                  li a5,0
            00000793
   100c4:
                                  beqz a5,100d8 <register fini+0x14>
   100c8:
            00078863
                                       a0,0x13
            00013537
   100cc:
                                  addi a0,a0,1724 # 136bc < libc fini array>
   100d0:
            6bc50513
   100d4:
            7190206f
                                  i 12fec <atexit>
   100d8:
            00008067
                                  ret
000100dc < start>:
   100dc:
            00016197
                                  auipc gp,0x16
                                  addi gp,gp,2020 # 268c0 < global pointer$>
   100e0:
            7e418193
   100e4:
            1cc18513
                                  addi a0,gp,460 # 26a8c < malloc max total mem>
```



WEEK3 ASSIGNMENT



Bilgisayarınızda yüklü değilse bir Linux distro yükleyin (Linux Environment başlığındaki 4 yöntemden birini tercih edebilirsiniz)

Aşağıdaki github linkindeki rv64imc pre-built risc-v toolchain binary'yi /opt/riscv64i/ klasörüne kaydedin

Aşağıdaki kodu ilk önce -march=rv32i, sonra da -march=rv32imc opsiyonlarıyla derleyip sonra disassemble edip iki <main> kod arasındaki farkı inceleyiniz

Yaptığınız işlemlerin sonucunu pdf formatında rapor haline getirip github hesabınızda private bir repo açıp o repoya

beni contributor olarak ekleyin

https://github.com/stnolting/riscv-gcc-prebuilt

```
#include <stdio.h>
int main () {
  int a = 3;
  int b = 4;
  int c;
  c = a * b;
  return 0;
}
```

Available Toolchains Toolchain prefix: riscv32-unknown-elf Or riscv64-unknown-elf (see the individual releases) Download Release (tag) GCC binutils mabi c-lib march archive rv32idownload 12.1.0 2.39 rv32i ilp32 newlib 4.0.0 rv64imcmultilib: rv32i rv32ic m download 12.1.0 2.39 ilp32 newlib 3.0.0 rv32im rv32imc rv32idownload 10.2.0 2.35 rv32i ilp32 newlib 2.0.0 rv32edownload 10.1.0 2.34 rv32e ilp32e newlib 1.0.0



COMBINATIONAL (BİRLEŞİK) DEVRELER



<u>Combinational (birleşik):</u> Devrenin çıkış sinyal(ler)i, yalnızca o anki giriş sinyal(ler)inin değerine bağlıdır. Devrede durum (state) belirten bir bellek (memory) bulunmamaktadır. Giriş sinyali değişir değişmez çıkış sinyaline etki eder.

<u>Sequential (sıralı)</u>: Devrenin çıkış sinyal(ler)i, giriş sinyal(ler)inin ve devrede durum (state) belirten bellek (memory) değerine bağlıdır. Giriş sinyalinin değişimi her zaman çıkış sinyaline etki etmez, devrenin durumuna bağlıdır.



MANTIKSAL KAPILAR



Name	Graphic symbol	Algebraic function	Truth table
AND	<i>x</i>	$F = x \cdot y$	$\begin{array}{c cccc} x & y & F \\ \hline 0 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 0 & 0 \\ 1 & 1 & 1 \\ \end{array}$
OR	$x \longrightarrow F$	F = x + y	$\begin{array}{c cccc} x & y & F \\ \hline 0 & 0 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 1 \\ \end{array}$
Inverter	xF	F = x'	$ \begin{array}{c cc} x & F \\ \hline 0 & 1 \\ 1 & 0 \end{array} $
Buffer	x— F	F = x	$\begin{array}{c cc} x & F \\ \hline 0 & 0 \\ 1 & 1 \end{array}$



MANTIKSAL KAPILAR



NAND	<i>x y F</i>	F = (xy)'	0 0 1 1	0 1 0 1	1 1 1 0
NOR	x y F	F = (x + y)'	0 0 1 1	y 0 1 0 1	1 0 0 0
Exclusive-OR (XOR)	$x \longrightarrow F$	$F = xy' + x'y$ $= x \oplus y$	0 0 1 1	y 0 1 0 1	0 1 1 0
Exclusive-NOR or equivalence	$x \longrightarrow F$	$F = xy + x'y'$ $= (x \oplus y)'$	0 0 1 1	y 0 1 0 1	1 0 0 1




$$F1 = x + y'z$$

$$F2 = x'y'z + x'yz + xy'$$

F1 & F2					
	Giriş		Çıl	κιş	
Х	У	Z	F1	F2	
0	0	0	0	0	
0	0	1	1	1	
0	1	0	0	0	
0	1	1	0	1	
1	0	0	1	1	
1	0	1	1	1	
1	1	0	1	0	
1	1	1	1	0	

Bool Fonksiyonları









Bool Fonksiyonları - Verilog



```
module bool func
input x i,
input y i,
input z i,
output f1 o,
output f2 o
);
assign f1 \circ = x i \mid (!y i \& z i);
assign f2 o = (!x i & !y i & z i) |
                (!x i & y i & z i) |
                (x_i \& !y_i);
endmodule
```

```
module bool func wire
input x i,
input y_i,
input z_i,
output f1 o,
output f2 o
);
wire w1,w2,w3,w4,w5,w6;
assign w1 = !y i;
assign w2 = w1 \& z_i;
assign w3 = !x i;
assign w4 = w3 & w1 & z i;
assign w5 = w3 \& y_i \& z_i;
assign w6 = x i \& w1;
assign f1_0 = x_i \mid w2;
assign f2_0 = w4 \mid w5 \mid w6;
endmodule
```








Multiplexer (Çoklayıcı)




"a device that enables the simultaneous transmission of several messages or signals over one communications channel"

"a piece of electronic equipment that can send more than one electrical signal

using only one connection"




	Giriş				
sel	I1	10	out		
0	0	0	0		
0	0	1	1		
0	1	0	0		
0	1	1	1		
1	0	0	0		
1	0	1	0		
1	1	0	1		
1	1	1	1		







2x1 Multiplexer (Çoklayıcı)



Giriş			Çıkış
sel	l1	10	out
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




out =
$$sel'l0 + l1sel$$





2x1 Multiplexer (Çoklayıcı) - Verilog





```
module mux 2 1 behav
input i0 i,
input i1 i,
input sel i,
output out o
reg out;
always@(i0_i or i1_i or sel_i) begin
    if (sel i == 1'b0) begin
        out = i0 i;
    end
    else begin
        out = i1 i;
    end
end
assign out o = out;
endmodule
```



2x1 Multiplexer (Çoklayıcı) Verilog Behavioral Modeling



```
module mux 2 1 behav
input i0 i,
input i1 i,
input sel i,
output out o
// reg data type must be used for assignments in a behavioral assignment block (always)
reg out;
always@(i0 i or i1 i or sel i) begin
    if (sel i == 1'b0) begin
        out = i0 i;
    end
    else begin
        out = i1 i;
    end
end
assign out o = out;
endmodule
```

```
module mux 2 1 behav reg
input i0 i,
input i1 i,
input sel i,
output reg out o
);
always@(i0 i or i1 i or sel i) begin
    if (sel i == 1'b0) begin
        out o = i0 i;
    end
    else begin
        out o = i1 i;
    end
end
endmodule
```



 I_3

 I_2

 I_1

 I_0


4x1


Multiplexer

 $s_1 s_0$

4x1 Multiplexer (Çoklayıcı)










4x1 Multiplexer (Çoklayıcı) - Verilog






```
module mux_4_1
input i0 i,
input i1_i,
input i2_i,
input i3_i,
input sel0_i,
input sel1_i,
output out o
assign out_o = (sel0_i == 1'b0)?
                (sel1_i == 1'b0) ? i0_i : i2_i :
                (sel1_i == 1'b0) ? i1_i : i3_i;
endmodule
```





Half Adder



Giriş		Çıkış		
Α	В	S	Cout	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	










Full Adder




Giriş			Çıkış		
Α	В	Cin	S	Cout	
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	






Full Adder







Full Adder - Verilog



```
module full_adder
(
input a_i,
input b_i,
input cin_i,
output s_o,
output cout_o
);
assign {cout_o,s_o} = a_i + b_i + cin_i;
endmodule
```

```
module full adder hier
input a i,
input b_i,
input cin_i,
output s_o,
output cout o
);
wire ha1 s, ha1 cout, ha2 cout;
half_adder HA1
        (a_i),
.a_i
.b_i
        (b_i),
        (ha1_s),
.s o
.cout o (ha1 cout)
);
half_adder HA2
        (ha1_s),
.a_i
.b_i
        (cin_i),
.s o
        (s_0),
.cout_o (ha2_cout)
);
assign cout_o = ha2_cout | ha1_cout;
endmodule
```





Combinational Devrelerde Gecikme (Latency) (Signal Propagation Delay)



Varsayımlar (25 derece sıcaklık için):

AND ve OR kapılarının gecikmeleri 0.3 ns XOR kapısının gecikmesi 0.5 ns Bağlantı (net) gecikmesleri 0.1 ns

