CMPE3209 Computer Organization — Proje Teslim Tutanağı

Kullanım talimatı

Bu tutanak projenin tek resmi teslim belgesidir. Her kilometre taşında (M1, M2 ve final; tümü pazartesi) ilgili adım doldurulur ve aynı dosya güncellenerek yeniden teslim edilir. Ayrıntılı görev tanımları proje yönergesindedir; bu tutanak yalnızca ne istendiğini ve nereye yazılacağını gösterir.

- Tüm sayılar birimiyle yazılır (byte, cycle, ns, GHz). Hex değerler 0x önekiyle yazılır.
- **Varsayım** olan her değer "(varsayım)" etiketiyle işaretlenir.
- Tablolara sığmayan çıktılar (assembly listesi, objdump, CSV izi, ekran görüntüleri) Git deposuna konur. Tutanakta dosya adıyla atıf yapılır.
- Boş bırakılan zorunlu alan, o adımın puanını sıfırlar.

Öğrenci bilgileri

Alan	Değer
Ad Soyad	Muhammet Berke Ağaya
Öğrenci numarası (SID)	5001230021
E-posta	muhammetberkeagaya@ogr.iu.edu.tr
Seçilen görev (G1–G5)	G4 Sıralama ve medyan
Seçilen ISA ve sürümü (ör. RV32IM)	RISC-V RV32IM
Derleyici ve sürümü	xPack GNU RISC-V Embedded GCC 15.2.0 (riscv-none-elf-gcc), -march=rv32im -mabi=ilp32
Simülatör / araçlar	Ripes (RISC-V); kendi RV32IM emülatörü tools/rvsim.py; kendi cache simülatörü tools/cachesim.py
Git deposu adresi	https://github.com/mberke1597/ComputerOrganization.git

Adım 0 — Kişiye özel parametreler

Bu adım M1 ile birlikte teslim edilir. Hatalı bir parametre, ona dayanan tüm adımları geçersiz kılar; öğretim üyesi bu tabloyu M1'de kontrol eder.

Sembol	Tanım	Hesap (adımlarıyla)	Sonuç
d	SID'in son hanesi	500123002[1] → son hane	1
D2	SID'in son iki hanesi	50012300[21] → son iki hane	21
S	SID'in hanelerinin toplamı	5 + 0 + 0 + 1 + 2 + 3 + 0 + 0 + 2 + 1	14
N	24 + (D2 mod 25)	24 + (21 mod 25) = 24 + 21	45
Cache	d'ye göre: boyut / line / mapping / line sayısı / set sayısı	d = 1 satırı	128 byte / 16 byte / 2-way set-assoc. / 8 line / 4 set
Write policy	d çift → write-back, d tek → write-through	d = 1 tek	write-through
k	(S mod 7) + 3	(14 mod 7) + 3 = 0 + 3	3
Interrupt türü	S çift → Timer, S tek → I/O	S = 14 çift	Timer
f	1.0 + 0.1 × d GHz (varsayım)	1.0 + 0.1 × 1	1.1 GHz (varsayım)
T1 / T2	T1 = 1 cycle; T2 = 20 + 5 × (d mod 4) cycle (varsayım)	T1 = 1; T2 = 20 + 5 × (1 mod 4) = 20 + 5	T1 = 1 cycle, T2 = 25 cycle (varsayım)
Nc	2 + (S mod 7) (varsayım)	2 + (14 mod 7) = 2 + 0	2 (varsayım)
Görev parametresi	Seçilen göreve göre (T, P, K, yön veya R)	SID = 5001230021 > $2^{31} - 1$ = 2147483647 → son 9 hane 001230021 = 1230021 (0x0012C4C5); 1230021 tek	Azalan sıralama; const int SID = 1230021;

Adres alanları (ISA'nın adres genişliği s + w bit; 64-bit ISA'da düşük 32 bit kullanılır):

Alan	Bit sayısı	Hesap
Word (w)	4	Line boyu 16 byte = 2^4 → w = 4
Line (r) veya set (d)	2 (set, d)	8 line / 2 way = 4 set = 2^2 → d = 2

Alan	Bit sayısı	Hesap
Tag (s − r veya s − d)	26	s − d = 28 − 2 = 26 (s = 32 − w = 28)
Toplam	32	26 + 2 + 4 = 32 bit adres

Adım 1 — Görev seçimi ve C programı (M1: 2 Kasım, Pazartesi)

1.1 Görev seçimi (yalnızca birini işaretleyin):

- ☐ G1 Biyomedikal sinyal alarmı
- ☐ G2 Sınav notu dağılımı
- ☐ G3 Mesaj şifreleme ve bütünlük
- ☒ G4 Sıralama ve medyan
- ☐ G5 Run-length sıkıştırma

1.2 Çözüm tasarımı (3–5 cümle: hangi algoritma, hangi fonksiyonlar, hangi veri yerleşimi ve neden):

> *Girdi, generate() içinde SID ile tohumlanan LCG'den üretilip 45 elemanlı global data[] dizisine yazılır. Sıralama için O(N²) bubble sort seçildi; her karşılaştırma out_of_order(a, b, desc) fonksiyonuna bir çağrıdır, böylece her iç döngü iterasyonu load, store, koşullu branch, call ve return içerir ve kernel seçimi kolaylaşır. Sıralama yönü SID & 1 ile belirlenir (SID tek → azalan); stats() diziyi bir kez daha geçerek min ve max'ı bulur, medyanı (N − 1)/2 = 22 indisinden okur. Tüm sonuçlar global değişkenlerdedir; kod .text'te (0x00010000), dizi ve sonuçlar .sdata/.sbss/.bss'te (0x000113E8–0x000114AF) aynı adres uzayında durur.*

1.3 C kaynak kodu. Satır numaralı kod aşağıdaki bloka yapıştırılır (25–60 satır):

```
/* Muhammet Berke Ağaya, 5001230021, G4 */
 1  #define N 45
 2
 3  const int SID = 1230021;
 4
 5  int data[N];
 6  int median, min_v, max_v, swaps;
 7
 8  unsigned int lcg_next(unsigned int x)
 9  {
10      return 1664525u * x + 1013904223u;
11  }
12
13  int out_of_order(int a, int b, int desc)
14  {
15      if (desc)
16          return a < b;
17      return a > b;
18  }
19
20  void generate(void)
21  {
22      unsigned int x = (unsigned int)SID;
23      for (int i = 0; i < N; i++) {
24          x = lcg_next(x);
```

```
25          data[i] = (int)((x >> 16) % 1000u);
26      }
27  }
28
29  void sort(int desc)
30  {
31      for (int pass = 0; pass < N - 1; pass++)
32          for (int j = 0; j < N - 1 - pass; j++)
33              if (out_of_order(data[j], data[j + 1], desc)) {
34                  int t = data[j];
35                  data[j] = data[j + 1];
36                  data[j + 1] = t;
37                  swaps++;
38              }
39  }
40
41  void stats(void)
42  {
43      min_v = max_v = data[0];
44      for (int i = 1; i < N; i++) {
45          if (data[i] < min_v)
46              min_v = data[i];
47          if (data[i] > max_v)
48              max_v = data[i];
49      }
50      median = data[(N - 1) / 2];
51  }
52
53  int main(void)
54  {
55      generate();
56      sort(SID & 1);
57      stats();
58      return 0;
59  }
```


1.4 Zorunlu yapı eşlemesi. Her madde için satır numarası ve tek cümlelik açıklama:

#	Zorunlu yapı	Satır no	Açıklama
Y1	N elemanlı global int dizisi, en az iki geçiş	5, 23–26, 31–38, 44–49	Global int data[45]; generate() ile bir kez yazılır, bubble sort ile 44 geçiş, stats() ile bir geçiş daha yapılır.
Y2	Koşullu dallanma	15, 33, 45, 47	if (desc) yönü seçer; satır 33'teki if takasa karar verir; 45 ve 47 min/max karşılaştırmasıdır.

#	Zorunlu yapı	Satır no	Açıklama
Y3	Parametreli, değer döndüren fonksiyon çağrısı	13–18, 33 (ayrıca 8–11, 24)	out_of_order(a, b, desc) üç parametre alır ve 0/1 döndürür; her karşılaştırmada çağrılır.
Y4	Toplama/çıkarma, çarpma veya shift, bit işlemi	10, 25, 56	1664525u * x + 1013904223u (çarpma + toplama), x >> 16 (shift), % 1000u, SID & 1 (AND).
Y5	Dizi elemanına store	25, 35, 36	data[i] üretimde, data[j] ve data[j + 1] her takasta yazılır.
Y6	const int SID ve hesapta kullanımı	3, 22, 56	SID LCG tohumudur (satır 22) ve sıralama yönünü belirler (satır 56); tüm çıktılar SID'e bağlıdır.
Y7	Sonucun tutulduğu global değişken(ler)	6, 37, 43, 46, 48, 50	Sonuçlar median, min_v, max_v ve swaps global değişkenlerinde tutulur.

1.5 Program çıktıları. Simülatörde çalıştırıldıktan sonra bellekten okunan değerler:

Global değişken	Adres (hex)	Değer
median	0x000113EC	472
min_v	0x000113F0	21
max_v	0x000113F4	988
swaps	0x000113F8	457



1.6 İzlenecek kernel (12–20 dinamik instruction; en az bir load, store, ALU, koşullu branch ve call/return içermeli):

Alan	Değer
C satır aralığı	Satır 33 (out_of_order çağrısı) ve satır 13–18 (fonksiyon gövdesi ve dönüş); -O0 derlemesi. -O1'de out_of_order sort içine inline edildiği için call/return yalnızca -O0'da vardır.
Başlangıç ve bitiş adresi (hex)	0x000101BC (jal x1, out_of_order) → 0x000100B4 (jalr x0, 0(x1)); dönüş adresi 0x000101C0
Dinamik instruction sayısı	20 (programın 1955.–1974. instruction'ları): 5 load, 5 store, 6 ALU, 1 koşullu branch (beq), 1 call (jal x1), 1 jump (jal x0), 1 return (jalr)
Hangi döngü iterasyonu (ör. i = 3)	sort'un ilk iterasyonu: pass = 0, j = 0; a = data[0] = 190, b = data[1] = 378, desc = 1 → out_of_order 1 döndürür (takas)

Öğretim üyesi (M1): ☐ Onaylandı ☐ Düzeltme istendi ☐ Reddedildi — Tarih: _____ Not: _____

Adım 2 — Assembly ve machine code (M2: 9 Kasım, Pazartesi)

2a. C → assembly eşlemesi (-O0; listenin tamamı depoda asm_O0.s):

C satır no	C ifadesi	Assembly satırları	Adres aralığı (hex)

Bölüm	Başlangıç adresi (hex)	Boyut (byte)	İçerik
.text			
.data / .bss			

Von Neumann ilkesi bu adreslerde nasıl görünüyor? (1–2 cümle)

2b. -O0 ve -O1 karşılaştırması (kernel için):

Ölçü	-O0	-O1	Farkın nedeni
Kernel'deki instruction sayısı			
Load sayısı			
Store sayısı			
Kullanılan register sayısı			

2c. Elle machine code (en az 10 instruction; x86-64 için 8). Kullanılan tüm formatlar kapsanmalı.

#	Adres (hex)	Assembly	Format	Alanlar (ad = binary)	Machine code (hex)	Bellekteki byte sırası	objdump ile aynı mı?
1							
2							
3							
4							
5							

#	Adres (hex)	Assembly	Format	Alanlar (ad = binary)	Machine code (hex)	Bellekteki byte sırası	objdump ile aynı mı?
6							
7							
8							
9							
10							

Zorunlu instruction'ların tablodaki sıra numarası:

- ☐ SID'i yükleyen instruction(lar): # ____
- ☐ Koşullu branch: # ____
- ☐ Load: # ____
- ☐ Store: # ____
- ☐ Fonksiyon çağrısı: # ____

SID'in yüklenmesi. Sabitin neden tek instruction'a sığmadığı, nasıl bölündüğü ve gerekiyorsa +1 düzeltmenin sign extension ile açıklaması:

Branch offset hesabı. Branch'in adresi, hedef adres ve offset'in adım adım hesabı:

Adım 3 — CPU, interrupt ve bus (final paketiyle: 16 Kasım, Pazartesi)

Model varsayımları (okudum ve uyguladım):

- ☐ Pipeline yok, her an tek instruction yürütülür.
- ☐ PC, IR, MAR ve MBR Fig. 3.2'deki gibi kavramsal olarak vardır.
- ☐ Her bellek erişimi bir bus işlemidir; cache bu adımda yok sayılır.
- ☐ Data bus genişliği = ____ bit.

Modelin gerçek donanımdan ayrıldığı yerler (3–5 cümle):

3a. Instruction cycle izleme tablosu. Her dinamik instruction bir satırdır. Bir instruction birden çok bellek erişimi yapıyorsa MAR, MBR ve bus hücrelerine sırayla yazılır. Kategori: PM = processor–memory, PIO = processor–I/O, DP = data processing, C = control.

#	PC (önce → sonra)	Assembly	IR (hex)	Fig. 3.6 durumları	MAR	MBR	ALU işlemi	Değişen register	Bus (adres / data / control)	Kategori
1										
2										
3										
4										
5										
6										
7										
8										
9										
10										
11										
12										
13										
14										
15										
16										
17										
18										
19										
20										

Kernel toplamları	Sayı
Instruction fetch	
Operand fetch (of)	

Kernel toplamları	Sayı
Operand store (os)	
PC'nin sıra dışı değiştiği instruction	

3b. Fig. 3.4 makinesine aktarım. Kernel'in tek bir dizi elemanını güncelleyen parçası, opcode 1, 2, 3, 5 ve 7 ile yeniden yazılır ve Fig. 3.5 formatında izlenir:

Adım	Fetch / execute	PC	IR (hex)	AC	Değişen bellek hücresi
1					
2					
3					
4					
5					
6					
7					
8					

Ölçü	Seçilen ISA	Fig. 3.4 makinesi
Aynı iş için instruction cycle sayısı		

Tek accumulator'ın getirdiği sınırlama (PDP-11 `ADD B,A` ile karşılaştırarak):

IAS register'ları ve seçilen ISA:

IAS register'ı	IAS'taki görevi	Seçilen ISA'daki karşılığı	Programcıya görünür mü?
MBR			
MAR			
IR			
IBR			
PC			
AC			
MQ			

3c. Interrupt senaryosu (k = ____, tür = ____):

Soru	Cevap
Interrupt hangi instruction'ın execute'u sırasında geliyor? (adres, assembly)	
Ne zaman tanınır ve bu instruction neden yarıda kesilmez? (Fig. 3.9)	
Kaydedilen PC değeri (hex)	
Kaydedilen diğer durum bilgisi	
Seçilen ISA'daki gerçek mekanizma (register adları, vektör)	
Kaynak (ISA referansı, bölüm, sayfa)	
Handler dönüşünde ilk çalışan instruction'ın adresi	

Fonksiyon çağrısı (Y3) ve interrupt karşılaştırması:

Ölçüt	Fonksiyon çağrısı	Interrupt
Akışı kim başlatır?		
Dönüş adresini kim kaydeder, nereye?		
User program bundan haberdar mı?		

İkinci (daha yüksek öncelikli) interrupt. Aynı olay dizisini iki yaklaşımla zaman çizelgesi olarak doldurun (Fig. 3.13 ve 3.14):

Zaman	Sequential (disable)	Nested (priority)
t_0: 1. interrupt gelir		
t_1: 2. interrupt gelir		
t_2		
t_3		
t_4: user program'a dönüş		

3d. Bus ve interconnection.

Bus işlemi türü (kernel, cache yok)	Sayı	Aktif control line'lar
Instruction fetch (read)		
Data read		
Data write		
Toplam		

Hesap	Değer	Adımlar
Address bus genişliği ve maksimum adreslenebilir bellek		
Data bus 16 bit olsaydı kernel'in bus cycle sayısı		
Mevcut / 16-bit oranı		

PCIe paket verimi (N × 4 = ____ byte'lık tek Memory Write TLP; Fig. 3.25):

Alan (octet)	12-byte header, ECRC yok	16-byte header, ECRC var
STP framing (baş)		
Sequence number		
Header		
Data		
ECRC		
LCRC		
STP framing (son)		
Toplam		
Verim = data / toplam		
128b/130b ile verim		

Sonucun bir çekirdekten PCIe cihazına yolu (Fig. 3.17 ve 3.21): her adımda bağlantı, protokol katmanı ve aktarım birimi.

Adım 4 — Cache simülasyonu (final paketiyle: 16 Kasım, Pazartesi)

4a. Data adres izi. Tüm load ve store'lar depoda `trace.csv` dosyasındadır. Biçim: `sira,RW,adres_hex,boyut,c_satiri,stack_mi`.

Ölçü	Değer
Kullanılan derleme (`-O0` / `-O1`)	
Toplam data referansı	
Load / store	
Stack erişimi sayısı	
Ana diziye erişim sayısı	

4b. İlk 5 farklı adresin alanları:

Adres (hex)	Adres (binary)	Tag	Line / Set	Word

4c. Elle simülasyon (ilk 30 referans):

#	R/W	Adres (hex)	Tag	Line / Set	Word	Hit / Miss	Yerinden çıkan blok	Bu blok daha önce cache'te miydi?
1								
2								
3								
4								
5								
6								
7								
8								
9								
10								
11								
12								
13								
14								
15								
16								
17								
18								
19								

#	R/W	Adres (hex)	Tag	Line / Set	Word	Hit / Miss	Yerinden çıkan blok	Bu blok daha önce cache'te miydi?
20								
21								
22								
23								
24								
25								
26								
27								
28								
29								
30								

Cache'in 30. referanstan sonraki anı. Line sayınız 8'den fazlaysa satır ekleyin.

Line	Set	Valid	Tag (hex)	Dirty (write-back)	LRU sırası (associative)
0					
1					
2					
3					
4					
5					
6					
7					

4d. Tam simülasyon sonuçları:

Ölçü	Elle (ilk 30)	Araç (ilk 30)	Araç (tüm iz)
Referans	30	30	
Hit			
Miss			
Hit ratio H			

Ölçü	Elle (ilk 30)	Araç (ilk 30)	Araç (tüm iz)
Ana belleğe yazma sayısı			

Kullanılan araç ve ayarları (kendi simülatörünüz varsa dosya adı):

- ☐ Elle ve araçla yapılan simülasyon ilk 30 referansta birebir örtüşüyor.

4e. Tasarım uzayı (cache boyu sabit):

Mapping (line boyu sabit = ____ B)	Hit	Miss	H
Direct			
2-way set-associative			
4-way set-associative			
Fully associative (LRU)			

Line boyu (mapping sabit = ____)	Hit	Miss	H
8 B			
16 B			
32 B			
64 B			

Grafik dosyası ve eğilimlerin locality ile açıklaması (thrashing varsa çatışan adresler):

4f. Ortalama erişim süresi: $T_s = H \times T1 + (1 - H) \times (T1 + T2)$

Durum	H	T_s (cycle)	Speedup (cache'siz duruma göre)
Cache yok	0	T2 =	1
Kişiye özel cache			

4g. Kod değişikliği:

	Önce	Sonra
Değiştirilen C satır(lar)ı		
Y7 çıktısı (aynı olmalı)		
H		
T_s (cycle)		

Değişikliğin gerekçesi; H artmadıysa nedeni:

Adım 5 — Performans ve architecture/organization (final paketiyle: 16 Kasım, Pazartesi)

5a-1. Dinamik instruction dağılımı ve CPI (CPI_i değerleri yönergedeki model varsayımıdır):

Sınıf	CPI_i (varsayım)	I_i (-O0)	I_i (-O1)
ALU	1		
Çarpma	3		
Load	1		
Store	1		
Branch / jump	2		
Ic (toplam)			
Ortalama CPI			

5a-2. Süre ve MIPS rate (f = ____ GHz, τ = ____ ns):

Ölçü	Formül	-O0	-O1
T (bellek etkisi yok)	Ic × CPI × τ		
MIPS rate	f / (CPI × 10^6)		
m (instruction başına data referansı)	data ref. / Ic		
T, cache yok (k = T2)	Ic × [p + (m × k)] × τ		
T, cache var (k = T_s)	Ic × [p + (m × k)] × τ		

Karşılaştırma	Değer
Speedup -O0 → -O1 (Eq. 2.1, cache var)	
Speedup cache yok → cache var (-O0)	

MIPS rate'in iki derlemeyi karşılaştırmada neden yanıltıcı olabileceği, kendi sayılarınızla:

5a-3. Amdahl yasası (Nc = ____):

Alan	Değer
Paralelleştirilebilen kısım (C satırları)	
Bağımsızlık gerekçesi (veri bağımlılığı)	

Alan	Değer
f (yürütme süresindeki pay)	
Speedup = 1 / [(1 − f) + f / Nc]	
Nc → ∞ limiti	

5b. Architecture ve organization (en az 10 özellik):

#	Özellik	Architecture / Organization	Gerekçe (Stallings tanımı)	Değişseydi Y7 değişir miydi? Kanıt
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				

Ch. 1.2'deki dört temel fonksiyon:

Fonksiyon	Kernel'den örnek instruction (adres, assembly)	Açıklama
Data processing		
Data storage		
Data movement		
Control		

Final teslim (16 Kasım Pazartesi; sözlü savunma 20 Kasım Cuma)

Teslim kontrol listesi:

- ☐ Bu tutanak, tüm adımları dolu olarak (PDF ve düzenlenebilir sürüm)
- ☐ C kaynak kodu (`main.c`) ve sonraki 4g sürümü (`main_v2.c`)
- ☐ `asm_O0.s`, `asm_O1.s` ve `objdump -d` çıktısı
- ☐ `trace.csv` ve cache simülasyon çıktıları (kendi simülatörünüz varsa kaynak kodu)
- ☐ Ekran görüntüleri: machine code doğrulaması, program çıktıları, cache durumu

- ☐ 4e grafiği
- ☐ Git deposunda M1, M2 ve final etiketleri

Kilometre taşı kaydı (öğretim üyesi doldurur):

Kilometre taşı	Son tarih	Teslim tarihi	Git etiketi	Paraf
M1 Öneri (Adım 0–1)	2 Kasım (Pzt)			
M2 Assembly ve machine code (Adım 2)	9 Kasım (Pzt)			
M3 CPU, interrupt, bus (Adım 3)	16 Kasım (Pzt, final paketiyle)			
M4 Cache ve performans (Adım 4–5)	16 Kasım (Pzt, final paketiyle)			
Final ve sözlü savunma	Teslim 16 Kasım (Pzt); savunma 20 Kasım (Cuma)			

YZ kullanım beyanı. Kullanılmadıysa ilk satıra "Kullanılmadı" yazın. Beyan edilmemiş kullanım akademik dürüstlük ihlalidir.

Araç ve sürümü	Adım	Ne için kullanıldı	Örnek prompt	Çıktıyı nasıl doğruladım
Claude Code (Anthropic, Claude Opus 5.5)	1	Derleyici ve simülatör hatalarını ayıklama: RISC-V araç zinciri kurulumu, derleme betiğil inker gp-relaxation sorunu, RV32IM emülatörü (tools/rvsim.py), Ripes ayarları	"Ripes'ta hangi işlemciyi seçmeliyim, program neden çok yavaş çalışıyor?"	ELF'i Ripes'ta (single-cycle, RV32IM) çalıştırdım; program 0 koduyla bitti, bellekteki değerler ve retired instruction sayısı (64 568) emülatörle aynı (64 567 + ecall).
Claude Code (Anthropic, Claude Opus 5.5)	1	Rapor dili: tutanaktaki çözüm tasarımı, Y1–Y7 ve kernel açıklamalarının yazımı, tutanağın doldurulması	M1 bilgilerini tutanağa Türkçe olarak yaz	Tutanaktaki her değeri betik çıktıları ve Ripes ekran görüntüleriyle tek tek kontrol ettim.
Claude Code (Anthropic, Claude Opus 5.5)	0–1	Kavram sorma: RISC-V register'ları, instruction formatları (R, I, S, B, U, J), lui/addi ve +1 düzeltmesi, cache adres alanları, kernel instruction'larının açıklanması	"Instruction'ları açıkla", "RISC-V'ye nasıl başlanır?"	Açıklamaları RISC-V Unprivileged Specification ve Stallings Ch. 1–4 ile karşılaştırdım; kernel instruction'larını Ripes'ta adım adım izleyip register değerlerini kontrol ettim.

Öğrenci beyanı. Bu tutanaktaki C kodunu, elle machine code kodlamasını, instruction cycle izleme tablosunu ve elle cache simülasyonunu kendim yaptım. Başka bir öğrencinin çalışmasını kopyalamadım

ve kendi çalışmamı paylaşmadım. YZ kullanımımı eksiksiz beyan ettim. Sözlü savunmada bu çalışmayı açıklayamamamın puanımı etkileyeceğini biliyorum.

Ad Soyad	Öğrenci numarası	Tarih	İmza

Değerlendirme (öğretim üyesi doldurur)

Bileşen	Azami	Puan	Not
A1 Öneri ve parametre hesabı (Adım 0–1)	5		
A2 Assembly ve machine code (Adım 2)	15		
A3 CPU, interrupt, bus (Adım 3)	25		
A4 Cache (Adım 4)	25		
A5 Performans ve architecture/organization (Adım 5)	10		
Tutanak ve rapor kalitesi	5		
Sözlü savunma	15		
Geç teslim kesintisi	–		
Toplam	**100**		

Sözlü savunma kaydı:

Madde	Sorulan	Sonuç (başarılı / kısmen / başarısız)	Puan
1. Canlı encode (`-O1` listesinden)			
2. Adres alanları ve hit/miss			
3. Interrupt k+1'de gelseydi			
4. Tasarım kararı savunması			

☐ 1. ve 2. maddelerin ikisi de başarısız: A2–A4 puanları 0.5 ile çarpıldı.

Öğretim üyesi	Tarih	İmza