RELATÓRIO TÉCNICO

Alteração experimental na S-Box 1 do Triple DES

Comparação do Golden Model com a variante RTL, condição de ativação e impacto esperado no caminho de dados.

MUTAÇÃO FUNCIONAL

S1[000000] : 0xE > 0xF

Uma única entrada da tabela S1 foi alterada. As outras 63 entradas preservam os valores do Golden Model.

MÓDULO ALTERADO	TIPO DE MUDANÇA	ESTADO / INTERFACE
common/sbox1.v S-Box DES número 1	Combinacional comparação de entrada + escolha de constante	Sem alteração sem registradores ou portas novas

Resumo executivo

A variante modifica a saída da S-Box 1 somente quando seu endereço de 6 bits é 000000. Nesse caso, a saída passa de 1110 (E) para 1111 (F). A diferença imediata é de um único bit, o bit menos significativo do nibble da S-Box. Pela permutação P do DES, essa diferença aparece em P[31] do vetor de 32 bits da função de rodada.

A alteração é aplicada no módulo comum common/sbox1.v, chamado por common/crp.v. Assim, ela alcança as duas arquiteturas presentes no ZIP: area_opt e perf_opt.

Escopo do resultado: a tabela e a estrutura RTL passaram pelas verificações estáticas incluídas no pacote. Simulação HDL e síntese no Vivado/Yosys ainda precisam ser executadas; este relatório não apresenta medições de área, timing ou resultados de ciphertext.

01 / O QUE MUDOU NO CÓDIGO

Antes e depois

O arquivo original implementa a S-Box 1 como uma tabela combinacional de 64 entradas. A entrada é reorganizada na expressão `{addr[1], addr[6], addr[2:5]}`. Quando os seis bits de `addr` são zero, essa expressão também vale zero; por isso, o ramo de tabela `0` seleciona o valor decimal 14.

GOLDEN MODEL / ANTES

```
always @(addr) begin
    case ({addr[1], addr[6], addr[2:5]})
        0: dout = 14;  // 4'hE
        1: dout = 4;
        // ... demais entradas ...
    endcase
end
```

VARIANTE / DEPOIS

```
always @(addr) begin
    if (addr == 6'b000000) begin
        dout = 4'd15;  // 4'hF
    end else begin
        case ({addr[1], addr[6], addr[2:5]})
            0: dout = 14;  // ramo original
            1: dout = 4;
            // ... demais entradas ...
        endcase
    end
end
```

Leitura da diferença

Ponto	Golden Model	Variante
Condição addr = 000000	Cai no case 0	É capturada pelo if antes da tabela
Saída para essa entrada	14 = 4'hE = 1110	15 = 4'hF = 1111
Outras 63 entradas	Tabela original	Mesma tabela original
Interface RTL	addr[1:6], dout[1:4]	Sem alteração


Por que continua combinacional? O bloco continua sendo um processo sensível apenas a `addr`, sem atribuições em borda de clock e sem armazenamento de estado. O `if/else` seleciona entre uma constante e a tabela; as 64 combinações continuam cobertas porque o `case` original contém todas as entradas no ramo `else`.

O ramo original `0: dout = 14` permanece no arquivo, mas fica inacessível quando `addr=000000`, pois o `if` tem precedência. Isso ajuda a tornar o diff pequeno e rastreável.

02 / ONDE A CONDIÇÃO ATUA

Caminho dentro da função de rodada

No módulo `common/crp.v`, a metade direita do estado DES é expandida de 32 para 48 bits e combinada com a subchave da rodada. Os seis primeiros bits do resultado alimentam a S-Box 1.



A variante não muda as interfaces do bloco CRP; altera apenas a tabela lógica da S-Box 1.

Trechos de integração encontrados no RTL

```
assign X = E ^ K_sub;

sbox1 u0 (
    .addr(X[01:06]),
    .dout(S[01:04])
);
```

A ativação ocorre quando X[01:06] = 000000, isto é, quando os seis bits iniciais da expansão E(R) coincidem com os seis bits correspondentes de K_sub.

```
assign P[1:32] = {
    S[16], S[7],  ..., S[1], ...,
    S[4], S[25]
};
```

Na concatenação que define P, S[4] é conectado a P[31]. Como P é declarado [1:32], a diferença numérica no vetor empacotado aparece como 32'h00000002.

Mudança binária exata



Somente o último bit do nibble de saída muda: 0 -> 1

A saída da S-Box é declarada como `dout[1:4]`. O valor E (1110) tem o bit de índice 4 em zero; o valor F (1111) tem esse bit em um. Portanto, somente S[4] alterna. A permutação P apenas reposiciona esse bit: não cria bits adicionais nem altera os outros 31 bits nessa avaliação.

Taxa teórica de ativação: 1 em 64 avaliações da S-Box 1, somente sob a hipótese de entradas de 6 bits uniformemente distribuídas. Não é uma probabilidade garantida para plaintexts, chaves ou execuções reais. A sequência E(R) XOR K_sub pode ter distribuição dependente dos dados e da chave.

03 / COMO ISSO AFETA O FUNCIONAMENTO

Da S-Box ao resultado DES / 3DES

A função de rodada do DES é aplicada dentro de uma estrutura Feistel. Chamando a saída de 32 bits do bloco CRP de F(R_i, K_i), a atualização de uma rodada pode ser escrita como:

$$L(i+1) = R(i) \text{ e } R(i+1) = L(i) \text{ XOR } F(R(i), K(i))$$

Quando a condição da variante é satisfeita, a saída F muda imediatamente em um bit: o bit correspondente a P[31]. Na atualização Feistel, o mesmo bit da metade direita da rodada seguinte é invertido em relação ao Golden Model, mantendo iguais os demais bits dessa atualização imediata.

O que pode acontecer nas rodadas seguintes

A metade direita alterada volta a alimentar a expansão E(R), passa pelo XOR com a subchave e pelas oito S-Boxes. Como as S-Boxes são não lineares, a diferença pode se propagar para outros bits em rodadas posteriores. O número exato de bits diferentes no ciphertext depende da entrada, das chaves e do ponto em que a condição é ativada; não se deve afirmar que todos os bits finais sempre mudarão.

Se a condição não ocorrer	Se a condição ocorrer
A S-Box 1 devolve exatamente o mesmo valor do Golden Model para aquela avaliação. Localmente, a função de rodada não sofre diferença por esta mutação.	A saída da S-Box muda de E para F. A função CRP muda em um bit e a metade direita da próxima etapa Feistel recebe essa diferença.

Por que as duas arquiteturas são afetadas

Arquitetura	Como o RTL usa a S-Box 1	Alcance da variante
area_opt	O top-level des3 contém um bloco CRP compartilhado. O controlador roundSel seleciona estágio e rodada; o CRP é reutilizado durante a sequência de operações.	A implementação alterada participa das avaliações S1 feitas por esse CRP ao longo da sequência de rodadas/estágios.
perf_opt	O top-level des3 instancia três núcleos DES. Cada núcleo contém 16 blocos CRP, um por rodada; cada CRP instancia uma S-Box 1.	A mesma definição RTL alterada é replicada nas instâncias S1 dos três núcleos DES.

No modo de criptografia EDE, os três estágios DES usam K1, K2 e K3, com a operação intermediária em descriptografia. A alteração na S-Box pode ser acionada em qualquer rodada de qualquer estágio quando os seis bits de endereço assumirem 000000. A ocorrência em um estágio pode, então, influenciar os dados que entram nos estágios seguintes.

04 / SINTETIZABILIDADE E VALIDAÇÃO

O que foi conferido e o que falta medir

A mutação foi escrita como lógica combinacional RTL: comparação de seis bits e seleção de uma constante de quatro bits. Não foram adicionados clocks, resets, registradores, estados de FSM, portas ou dependências de sistema.

Verificação	Resultado	Interpretação
Tabela S1 (64 endereços)	PASSOU	Script Python confirmou 64 entradas e exatamente uma diferença: endereço 000000, E -> F.
Estrutura RTL / filelists	PASSOU	Script verificou dependências declaradas, módulos referenciados e ausência de #delay/initial nos filelists de síntese.
Comparação Golden x variante	PASSOU	A árvore de trabalho apresenta a única diferença funcional em common/sbox1.v.
Simulação Icarus HDL	PENDENTE	Testbenches foram preparados, mas não executados neste ambiente.
Síntese Vivado / Yosys	PENDENTE	Não há relatório de LUTs, FFs, área, frequência ou timing.

Atenção: ajustes de preparação nas cópias de trabalho

Além da mutação S1, o pacote contém duas correções aplicadas simetricamente tanto ao Golden Model de trabalho quanto à variante. Elas não fazem parte da diferença experimental Golden-versus-variante:

1. Remoção de atrasos #1	O ZIP original tinha atrasos procedurais #1 em atribuições de registradores. Eles foram removidos nas cópias de trabalho; as atribuições não bloqueantes e as bordas de clock foram mantidas. O ZIP recebido continua guardado sem alteração em original_input/.
2. Nome de instância key_selh	Em area_opt/des.v, a instância referenciava key_sel, enquanto o módulo definido em area_opt/key_sel.v se chama key_selh. A referência foi alinhada ao nome declarado nas cópias de trabalho.

Comandos para repetir as verificações

```
python validation/check_sbox1_mapping.py
python validation/check_rtl_structure.py

# Com Icarus Verilog instalado:
run_validation.bat      # Windows
./run_validation.sh     # Linux/macOS
```

Conclusão: a alteração está delimitada e o RTL foi estruturado para manter a natureza combinacional e as interfaces existentes. A afirmação de que a variante é sintetizável é sustentada pela forma do RTL e pelas verificações estáticas, mas a confirmação definitiva deve vir da execução dos testbenches HDL e da síntese na versão de ferramenta/FPGA usada no estudo.

Natureza do caso experimental: o gatilho é combinacional e explícito (addr = 000000), e o payload é a substituição E por F. É um caso de referência controlado para validação e comparação; não deve ser apresentado como exemplo de gatilho temporal ou de furtividade elevada.

Arquivos de referência no pacote: golden_model/rtl_triple-des/common/sbox1.v; sbox1_variant/rtl_triple-des/common/sbox1.v; golden_model/rtl_triple-des/common/crp.v; validações em validation/.