INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

DEPARTAMENTO DE ENGENHARIA DE ELETRÓNICA E TELECOMUNICAÇÕES E DE COMPUTADORES

LEIC, LEIRT

Lógica e Sistemas Digitais

Teste de Época de Recurso - (07-02-2023)

- O teste tem a duração de 2h
- O teste tem 4 questões que devem ser respondidas em folhas separadas
- Justifique todas as respostas

Questão 1

a) [1,5 val.] Considere o diagrama lógico seguinte, em que A, B, C, D, E e F são entradas e W, X, Y e Z são saídas.



Determine as expressões lógicas exclusivamente baseadas nas variáveis A, B, C, D, E e F das funções W, X, Y e Z. Não precisa de simplificar.

b) [1,5 val.] Escreva a expressão simplificada na forma AND-OR (soma de produtos) da função G(A, B, C, D) = $(\bar{A}.\bar{D} + B.\bar{C} + A.C.D + \bar{A}.\bar{B}.\bar{C}.D) \oplus (A.C + \bar{B}.(A + C.\bar{D}))$ recorrendo a mapas de *Karnaugh*.

c) [1,0 val.] Desenhe o esquema da função H(A, B, C, D) = $A.B + \bar{C} + \bar{A}.\bar{B}.D$, utilizando exclusivamente portas NAND de duas entradas. Não dispõe do complemento das variáveis.

Questão 2

a) [2,0 val.] Desenhe o diagrama lógico de um circuito combinatório que recebe como entrada um valor $X(3:0)$ gera uma saída $F(4:0)$, tal que $F = \frac{3X+1}{2}$. Para esta alínea, considere que X e F são ambos naturais.

b) [1,0 val.] Descreva quais as alterações que devem ser realizadas no circuito da alínea a) se X e F forem valores no código dos complementos.

c) [1,5 val.] Considere a operação $R = A - B$ a 6 bits. Sabendo que $R = 011000$ e $B = 010100$, indique o valor de A no domínio dos códigos dos complementos ($\mathbb{Z}$). Adicionalmente, determine se houve *overflow* na operação $A - B$.

d) [1,5 val.] Assuma a existência de um componente *Quadrado* que recebe como entrada uma palavra $N(3:0)$ e gera como saída uma palavra $G(7:0)$, ambas representadas nos naturais, tal que $G = N^2$. Desenhe o circuito combinatório que produza uma saída $H = I^2$, para $H(7:0)$ e $I(3:0)$ representados nos códigos dos complementos, utilizando um componente *Quadrado*, um somador completo de 4 bits e o mínimo de lógica adicional.

Questão 3

Pretende-se implementar o diagrama de estados com flip-flops tipo D.



a) [2,0 val.] Determine as funções de entrada dos flip-flops, D0 e D1, diretamente do diagrama.

b) [1,0 val.] Determine as funções de saída, S0 e S1.

c) [2,0 val.] Complete o diagrama temporal de acordo com o diagrama de estados e assumindo que o circuito se encontra no estado "00".



d) [1,0 val.] Assuma que ao ligar a máquina de estados o circuito ficou no estado 01. Para que estado transita o circuito ao primeiro flanco ascendente de relógio? Justifique

Questão 4

Considere o sistema de contagem representado na figura:



a) [2,0 val.] Indique a sequência completa de contagem após *reset*, e indique o fator de contagem.

b) [2,0 val.] Implemente um sistema de contagem com a seguinte sequência, após *reset*:

0, 3, 5, 7, 9, 11, 13, 15, 1, 3, 5, ...