INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

DEPARTAMENTO DE ENGENHARIA DE ELETRÓNICA E TELECOMUNICAÇÕES E DE COMPUTADORES

LEIC, LEIRT

Lógica e Sistemas Digitais

Teste de Época Normal - (8 jan /2024)

- O teste tem a duração de 2h
- O teste tem 4 questões que devem ser respondidas em folhas separadas
- Justifique todas as respostas

Questão 1

a) [1,5 val.] Considere o diagrama lógico seguinte, em que *A*, *B*, *C* e *D* são entradas e *F* é saída.



Determine a expressão lógica das funções *F*, *G* e *H* **sem simplificar**.

b) [1,5 val.] Simplifique a função *J(A, B, C, D)* = $AB + \bar{C}D + (\overline{A+B}) \oplus (C+D)$ recorrendo a mapas de *Karnaugh*.

c) [1,0 val.] Implemente a função *K(A, B, C, D)* = $(A+B)(C+\bar{D}) + (\overline{\bar{C}+D})$, utilizando apenas portas NOR. Considere que as versões complementadas das variáveis **não estão disponíveis**.

Questão 2

Considere uma unidade aritmética que produz o resultado da expressão $F = 7X$ no domínio dos relativos ($\mathbb{Z}$). O operando *X* é constituído por 4 bits $X_{3:0}$.

a) [2,5 val.] Utilizando um único somador completo de '*m*' bits e lógica adicional, desenhe o diagrama do circuito que produza a saída F. Indique o valor mínimo de '*m*' que garanta que não ocorre *overflow*.

b) [1,0 val.] Considerando *X* = -5, indique o valor dos operandos do somador e o resultado produzido pelo circuito (*F*) em decimal e em binário.

c) [1,5 val.] Para a operação $R = A + B$ a 5 bits, indique o valor de *A* no domínio dos relativos ($\mathbb{Z}$) sabendo que $R = 11010$ e $B = 01110$. Qual o valor da *flag* de *overflow*?

Questão 3

Pretende-se implementar o diagrama de estados com *flip-flops* tipo *D*.



a) [2,0 val.] Determine as funções de entrada dos *flip-flops*, D_0 e D_1.

b) [1,0 val.] Determine as funções de saída, *V* e *W*.

c) [2,0 val.] Pretende-se implementar a máquina de estados (funções D_0, D_1, *V* e *W* das alíneas *a)* e *b)*) com controlo microprogramado. Considerando que no estado omisso a saída *W* está ativa e que a máquina evolui para o estado "00":
   - Determine o tamanho da *ROM* necessária à implementação do circuito;
   - Indique os sinais da máquina de estados que definem a entrada de endereços e a saída de dados;
   - Indique o conteúdo total da *ROM*.

d) [2,0 val.] Complete o diagrama temporal de acordo com o diagrama de estados e assumindo que o circuito se encontra no estado "11".



Questão 4

Considere o contador representado na figura



a) [2,0 val.] Indique a sequência completa de contagem após *reset*.

b) [2,0 val.] Implemente um sistema de contagem de 4 bits, baseado em registo e somador que apresente a sequência completa de contagem seguinte, após *reset*: 0, -3, -6, +7, +4, +1, -2, -5, -8, +5, +2, -1, -4, -7, +6, +3, 0, ...