ISEL
Departamento de Engenharia
Eletrónica e Telecomunicações
e de Computadores

Licenciatura em Engenharia Informática e de Computadores
e
Licenciatura em Engenharia Informática, Redes e Telecomunicações

Circuitos Aritméticos - AU
(*LabC*)

Lógica e Sistemas Digitais
2024 / 2025 inverno

15 de outubro de 2024

1 Objetivo

O objetivo deste trabalho é descrever um circuito aritmético (Unidade Aritmética) com *VHDL* estrutural, simular e implementar o circuito com a placa de desenvolvimento *DE10-Lite*. Este trabalho não é contabilizado para a classificação prática.

2 Descrição do circuito a desenvolver

Pretende-se projetar uma unidade aritmética que realize as operações adição (+), subtração (-) sobre operandos de 4 bits. O resultado tem 4 bits e deve gerar as *flags Carry/Borrow* (CBo) e *Overflow* (OV) constituídas por 1 bit. ~~Esta *AU* é expansível~~ para operandos e resultados superiores a 4 bits, concatenando as *AUs* através dos sinais *Carry/Borrow in* (CBi) e *Carry/Borrow out* (CBo).
As entradas e saídas do sistema, bem como as operações, são representadas na Figura 1.



OPau	Operação
0	A + B + CBi
1	A – B – CBi

Figura 1 – Entradas e saídas da unidade aritmética a desenvolver.

As entradas *A*, *B* são os operandos de 4 bits, CBi o arrasto de entrada e a entrada OPau seleciona a operação a executar. A saída R é o resultado da operação, que é acompanhada pelas *flags* de *CBo* e OV.

3 Projeto do Circuito

O circuito deverá ser implementado de acordo com o diagrama de blocos representado na Figura 2.



Figura 2 – Diagrama de blocos da unidade aritmética.

- $OV = C_n \oplus C_{n-1}$

- Para os números naturais deteta-se o *overflow* quando:
  - na operação de soma, o *Carry* mais significativo tiver o valor 1
  - na operação de subtração, o *Borrow* mais significativo tiver o valor 1
- Para os números inteiros relativos representados em complemento para 2 deteta-se o *overflow* se a operação de soma tiver:
  - operandos positivos e resultado negativo
  ou
  - operandos negativos e resultado positivo

Representação	CarryBorrow $CyBw_n = 1$	OV = 1
Naturais (sem sinal)	Capacidade de representação excedida	Sem significado
Complemento para 2 (com sinal)	Sem significado	Capacidade de representação excedida

Para o projeto do circuito deverá seguir os seguintes passos:

1. Desenvolva e descreva em *VHDL* as seguintes unidades lógicas:
    a. Somador completo de 1 bit (*Full-adder*);
    b. Somador (*Adder*);
    c. Somador/subtrator (*Adder/Subtrator*);
    d. Unidade de *flags*.
2. Descreva em *VHDL* a entidade de topo que reúne todas as unidades desenvolvidas na alínea 1, de acordo com o diagrama de blocos da Figura 2;
3. Simule o circuito (considere o ficheiro de teste anexo ao trabalho);
4. Implemente o circuito na placa *DE10-Lite*;
5. Valide o funcionamento do circuito.