

Microcontroladores

Prof. Marcos Chaves

Introdução de interrupções - TIMER0

Fonte:

PICMicro Microcontroladores - José Carlos Fonseca
Desbravando o PIC Ampliado e Atualizado – David José de Souza

Interrupções

As interrupções são causadas através de eventos assíncronos (podem ocorrer a qualquer momento) causando um desvio no processamento. Este desvio tem como destino um endereço para tratamento da interrupção. Uma boa analogia para melhor entendermos o conceito de interrupção é a seguinte: você está trabalhando digitando uma carta no computador quando o seu telefone toca. Neste momento você, interrompe o que está fazendo, para atender ao telefone e verificar o que a pessoa do outro lado da linha está precisando. Terminada a conversa, você coloca o telefone no gancho novamente e retoma o seu trabalho do ponto onde havia parado.

Observe que não precisamos verificar a todo instante, se existe ou não alguém na linha, pois somente quando o ramal é chamado, o telefone toca avisando que existe alguém querendo falar com você.



Comportamento de uma interrupção





Figura 9.1: Interrupção.

Uma interrupção suspende a execução de uma aplicação, salva as informações de contexto e desvia o controle para uma rotina de serviço de interrupção (ISR) para que o evento possa ser processado. Ao finalizar as informações são restauradas e a execução normal é retomada.

Fases de atendimento de uma interrupção



- 1 – Quando a interrupção ocorre, o programa principal é interrompido; O endereço atual é salvo na pilha (STACK); O contador de programa(PC) é carregado com o endereço do vetor de interrupção específica ativada.
- 2 – No endereço do vetor interrupção deve ocorrer a chamada da rotina da rotina de tratamento da interrupção (Interrupt routine).
- 3 – Ao final da rotina de interrupção, o PC é carregado com o último endereço salvo na pilha, retornando ao ponto original do programa principal.

Vetor	Endereço	Fonte	Definição
1	0x0000	RESET	Reset Ext., Power-On Reset,
2	0x0002	INT0	Int. Externa no pino INT0
3	0x0004	INT1	Int. Externa no pino INT1
4	0x0006	PCINT0	Mudança estado pino Req. 0
5	0x0008	PCINT1	Mudança estado pino Req. 1
6	0x000A	PCINT2	Mudança estado pino Req. 2
7	0x000C	WDT	Watchdog Time-out
8	0x000E	TIMER2 COMPA	T/C2 Compare Match A
9	0x0010	TIMER2 COMPB	T/C2 Compare Match B
10	0x0012	TIMER2 OVF	T/C2 Overflow
11	0x0014	TIMER1 CAPT	T/C1 Evento de Captura
12	0x0016	TIMER1 COMPA	T/C1 Compare Match A
13	0X0018	TIMER1 COMPB	T/C1 Compare Match B
14	0X001A	TIMER1 OVF	T/C1 Overflow
15	0x001C	TIMER0 COMPA	T/C0 Compare Match A
16	0x001E	TIMER0 COMPB	T/C0 Compare Match B
17	0x0020	TIMER0 OVF	T/C0 Overflow
18	0x0022	SPI, STC	SPI Transfer. completa
19	0x0024	USART, RX	USART Recep. completa
20	0x0026	USART, UDRE	USART Reg. dados vazio
21	0x0028	USART, TX	USART Transm. completa
22	0x002A	ADC	Conv. A/D completada
23	0x002C	EE_READY	EEPROM Pronta
24	0X002E	ANALOG COMP	Comparador Analógico
25	0x0030	TWI	2-Wire serial interface
26	0x0032	SPM READY	Memória Flash Pronta

Interrupções no Atmega328

Vetores de Interrupções no Atmega328 em C

Código (função)

```
int main()                                //aqui vai o programa principal
ISR(INT0_vect)                            //interrupção externa 0
ISR(INT1_vect)                            //interrupção externa 1
ISR(PCINT0_vect)                          //interrupção 0 por mudança de pino
ISR(PCINT1_vect)                          //interrupção 1 por mudança de pino
ISR(PCINT2_vect)                          //interrupção 2 por mudança de pino
ISR(WDT_vect)                             //estouro do temporizador Watchdog
ISR(TIMER2_COMPA_vect) { //igualdade de comparação A do TC2
ISR(TIMER2_COMPB_vect) { //igualdade de comparação B do TC2
ISR(TIMER2_OVF_vect) { //estouro do TC2}
ISR(TIMER1_CAPT_vect) { //evento de captura do TC1
ISR(TIMER1_COMPA_vect) { //igualdade de comparação A do TC1
ISR(TIMER1_COMPB_vect) { //igualdade de comparação B do TC1
ISR(TIMER1_OVF_vect) { //estouro do TC1
ISR(TIMER0_COMPA_vect) { //igualdade de comparação A do TC0
ISR(TIMER0_COMPB_vect) { //igualdade de comparação B do TC0
ISR(TIMER0_OVF_vect) { //estouro do TC0
ISR(SPI_STC_vect) { //transferência serial completa - SPI
ISR(USART_RX_vect) { //USART, recepção completa
ISR(USART_UDRE_vect) { //USART, limpeza do registrador de dados
ISR(USART_TX_vect) { //USART, transmissão completa
ISR(ADC_vect) { //conversão do ADC completa
ISR(EE_READY_vect) { //EEPROM pronta
ISR(ANALOG_COMP_vect) { //comparador analógico
ISR(TWI_vect) { //interface serial TWI
ISR(SPM_READY_vect) { //armazenagem na memória de programa pronta}
```


Vetores de Interrupções no Atmega328 em Assembly

Address	Labels	Code	Comments
0x0000		jmp RESET	; Reset Handler
0x0002		jmp EXT_INT0	; IRQ0 Handler
0x0004		jmp EXT_INT1	; IRQ1 Handler
0x0006		jmp PCINT0	; PCINT0 Handler
0x0008		jmp PCINT1	; PCINT1 Handler
0x000A		jmp PCINT2	; PCINT2 Handler
0x000C		jmp WDT	; Watchdog Timer Handler
0x000E		jmp TIM2_COMPA	; Timer2 Compare A Handler
0x0010		jmp TIM2_COMPB	; Timer2 Compare B Handler
0x0012		jmp TIM2_OVF	; Timer2 Overflow Handler
0x0014		jmp TIM1_CAPT	; Timer1 Capture Handler
0x0016		jmp TIM1_COMPA	; Timer1 Compare A Handler
0x0018		jmp TIM1_COMPB	; Timer1 Compare B Handler
0x001A		jmp TIM1_OVF	; Timer1 Overflow Handler
0x001C		jmp TIM0_COMPA	; Timer0 Compare A Handler
0x001E		jmp TIM0_COMPB	; Timer0 Compare B Handler
0x0020		jmp TIM0_OVF	; Timer0 Overflow Handler


Vetores de Interrupções no Atmega328 em Assembly

```
0x0022      jmp    SPI_STC          ; SPI Transfer Complete Handler
0x0024      jmp    USART_RXC        ; USART, RX Complete Handler
0x0026      jmp    USART_UDRE       ; USART, UDR Empty Handler
0x0028      jmp    USART_TXC        ; USART, TX Complete Handler
0x002A      jmp    ADC              ; ADC Conversion Complete Handler
0x002C      jmp    EE_RDY           ; EEPROM Ready Handler
0x002E      jmp    ANA_COMP         ; Analog Comparator Handler
0x0030      jmp    TWI              ; 2-wire Serial Interface Handler
0x0032      jmp    SPM_RDY          ; Store Program Memory Ready Handler
;
0x0033RESET: ldi    r16, high(RAMEND); Main program start
0x0034      out    SPH,r16          ; Set Stack Pointer to top of RAM
0x0035      ldi    r16, low(RAMEND)
0x0036      out    SPL,r16
0x0037      sei               ; Enable interrupts
0x0038      <instr>  xxx
...
...
...
...
```


- O ATmega328 possui dois pinos dedicados para interrupções externas:
 - INT0 e INT1




Interrupção Externa



Interrupção Externa



Interrupção Externa



Registradores Interrupção Externa

- ✓ Há 5 interrupções externas:
 - INT1 e INT0;
 - PCI2, PCI1 e PCIO.
- ✓ As interrupções externas são gatilhadas a partir dos pinos INT[1:0] (INT1 e INT0), PCINT[23:16] (PCI2), PCINT[14:8] (PCI1) e PCINT[7:0] (PCIO).

Registradores Interrupção Externa EICRA

Name: EICRA
Offset: 0x69
Reset: 0x00
Property: -

Bit	7	6	5	4	3	2	1	0
Access					ISC11	ISC10	ISC01	ISC00
Reset					0	0	0	0

- ✓ Bits 1 e 0 - ISC01 e ISC00 → Indica o evento (nível e borda) no pino INTO que gerará uma interrupção.

Value	Description
00	The low level of INT0 generates an interrupt request.
01	Any logical change on INT0 generates an interrupt request.
10	The falling edge of INT0 generates an interrupt request.
11	The rising edge of INT0 generates an interrupt request.

'0' por pelo menos a execução da instrução atual.

> 1 ciclo de clock

Tab. 6.2 – Bits de configuração da forma das interrupções nos pinos INT1 e INT0.

ISC11	ISC10	Descrição
0	0	Um nível baixo em INT1 gera um pedido de interrupção.
0	1	Qualquer mudança lógica em INT1 gera um pedido de interrupção.
1	0	Uma borda de decida em INT1 gera um pedido de interrupção.
1	1	Uma borda de subida em INT1 gera um pedido de interrupção.
ISC01	ISC00	Descrição
0	0	Um nível baixo em INT0 gera um pedido de interrupção.
0	1	Qualquer mudança lógica em INT0 gera um pedido de interrupção.
1	0	Uma borda de decida em INT0 gera um pedido de interrupção.
1	1	Uma borda de subida em INT0 gera um pedido de interrupção.

Registradores Interrupção Externa EIMSK

Name: EIMSK

Offset: 0x3D

Reset: 0x00

Property: When addressing as I/O Register: address offset is 0x1D

Bit	7	6	5	4	3	2	1	0
Access							INT1	INT0
Reset							RW	RW

- ✓ Bits 1 e 0 - INT1 e INT0 → Habilita, respetivamente, as interrupções INT1 e INT0. Se I = 1, uma interrupção ocorrerá quando um determinado evento ocorrer no respectivo pino.
- ✓ Nota: mesmo se o pino for configurado como saída, uma requisição de interrupção poderá ocorrer se uma atividade (evento configurado em EICRA) ocorrer.

Registradores Interrupção Externa EICRA

Name: EICRA
Offset: 0x69
Reset: 0x00
Property: -

Bit	7	6	5	4	3	2	1	0
Access					ISC11	ISC10	ISC01	ISC00
Reset					R/W	R/W	R/W	R/W

- ✓ Bits 3 e 2 - ISC11 e ISC10 → Indica o evento (nível e borda) no pino INT1 que gerará uma interrupção.

Value	Description
00	The low level of INT1 generates an interrupt request.
01	Any logical change on INT1 generates an interrupt request.
10	The falling edge of INT1 generates an interrupt request.
11	The rising edge of INT1 generates an interrupt request.

'0' por pelo menos a execução da instrução atual.

> 1 ciclo de clock

Registradores Interrupção Externa PCICR

Name: PCICR

Offset: 0x68

Reset: 0x00

Property: -

Bit	7	6	5	4	3	2	1	0
Access						PCIE2	PCIE1	PCIE0
Reset						R/W	R/W	R/W
						0	0	0

- ✓ Bit 2 - **PCIE2** → Habilita interrupção de mudança no pino. Qualquer mudança em qualquer um dos pinos (PCINT[23:16]) habilitados causará uma interrupção (PCI2).
- ✓ Bit 1 - **PCIE1** → idem para os pinos PCINT[14:8] e interrupção PCI1.
- ✓ Bit 0 - **PCIE0** → idem para os pinos PCINT[7:0] e interrupção PCIO.

Registradores Interrupção Externa PCIFR

Name: PCIFR

Offset: 0x3B

Reset: 0x00

Property: When addressing as I/O Register: address offset is 0x1B

Bit	7	6	5	4	3	2	1	0
Access						PCIF2	PCIF1	PCIFO
Reset						R/W	R/W	R/W

- ✓ **Bit 2 - PCIF2** → Indica a ocorrência da mudança de sinal em um dos pinos PCINT[23:16].
- ✓ **Bit 1 - PCIF1** → Indica a ocorrência da mudança de sinal em um dos pinos PCINT[14:8].
- ✓ **Bit 0 - PCIFO** → Indica a ocorrência da mudança de sinal em um dos pinos PCINT[7:0].
 - Esses flags são zerados automaticamente quando a ISR for executada ou, alternativamente, via software escrevendo '1'.

Registradores Interrupção Externa PCMSK2

Name: PCMSK2

Offset: 0x6D

Reset: 0x00

Property: -

Bit	7	6	5	4	3	2	1	0
	PCINT23	PCINT22	PCINT21	PCINT20	PCINT19	PCINT18	PCINT17	PCINT16
Access	R/W							
Reset	0	0	0	0	0	0	0	0

- ✓ Seleciona se a interrupção de mudança no pino está habilitada no correspondente pino de E/S - PCI2.
- ✓ Ex.: se PCINT16 = 1, qualquer mudança nesse pino ($1 \rightarrow 0$ ou $0 \rightarrow 1$), gerará uma interrupção se PCIE2 de PCICR for '1' e I=1. O bit PCIF2 de PCIFR será setado.

Registradores Interrupção Externa PCMSK1

Name: PCMSK1

Offset: 0x6C

Reset: 0x00

Property: -

Bit	7	6	5	4	3	2	1	0
Access		PCINT14	PCINT13	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8
Reset	0	0	0	0	0	0	0	0

- ✓ Seleciona se a interrupção de mudança no pino está habilitada no correspondente pino de E/S - PCI1.
- ✓ Ex.: se PCINT14 = 1, qualquer mudança nesse pino ($1 \rightarrow 0$ ou $0 \rightarrow 1$), gerará uma interrupção se PCIE1 de PCICR for '1' e I=1. O bit PCIF1 de PCIFR será setado.

Registradores Interrupção Externa PCMSK0

Name: PCMSK0

Offset: 0x6B

Reset: 0x00

Property: -

Bit	7	6	5	4	3	2	1	0
	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0
Access	R/W							

Reset 0 0 0 0 0 0 0 0

- ✓ Seleciona se a interrupção de mudança no pino está habilitada no correspondente pino de E/S - PCIO.
- ✓ Ex.: se PCINT3 = 1, qualquer mudança nesse pino ($1 \rightarrow 0$ ou $0 \rightarrow 1$), gerará uma interrupção se PCIE0 de PCICR for '1' e I=1. O bit PCIFO de PCIFR será setado.

Exemplo de uma operação das duas interrupções externas, INT0 e INT1




Fig. 6.2 – Circuito para emprego das interrupções externas INT0 e INT1.

INT0_1.c

```
//===== //  
// HABILITANDO AS INTERRUPÇÕES INT0 e INT1 POR TRANSIÇÃO E NÍVEL, RESPECTIVAMENTE //  
//===== //  
#define F_CPU 16000000UL  
#include <avr/io.h>  
#include <util/delay.h>  
#include <avr/interrupt.h>  
  
//Definições de macros - empregadas para o trabalho com bits  
#define set_bit(Y,bit_x) (Y|=(1<<bit_x)) //ativa o bit x da variável  
#define clr_bit(Y,bit_x) (Y&=~(1<<bit_x)) //limpa o bit x da variável  
#define tst_bit(Y,bit_x) (Y&(1<<bit_x)) //testa o bit x da variável  
#define cpl_bit(Y,bit_x) (Y^=(1<<bit_x)) //troca o estado do bit x  
  
#define LED PB5 //LED está no pino PB5
```

```
ISR(INT0_vect);
ISR(INT1_vect);

//-----
int main()
{
    DDRD = 0x00;          //PORTD entrada
    PORTD = 0xFF;         //pull-ups habilitados
    DDRB = 0b00100000;   //somente pino do LED como saída
    PORTB = 0b11011111;  //desliga LED e habilita pull-ups

    UCSR0B = 0x00;        /*necessário desabilitar RX e TX para trabalho com os pinos
                           do PORTD no Arduino*/
    EICRA = 1<<ISC01;//interrupções externas: INT0 na borda de descida, INT1 no nível zero.
    EIMSK = (1<<INT1) | (1<<INT0);//habilita as duas interrupções
    sei();                //habilita interrupções globais, ativando o bit I do SREG

    while(1){}
}

//-----
ISR(INT0_vect) //interrupção externa 0, quando o botão é pressionado o LED troca de estado
{
    cpl_bit(PORTB,LED);
}

//-----
ISR(INT1_vect) //interrupção externa 1, mantendo o botão pressionado o LED pisca
{
    cpl_bit(PORTB,LED);
    _delay_ms(200);      //tempo para piscar o LED
}
```

Interrupções Temporizadores ou Contadores

Muitos programas usam cronómetros miniatura, que são SFR de 8 ou 16 bits, e o seu conteúdo é automaticamente incrementado a cada pulso recebido. Quando um registo chegar ao fim da contagem (255 ou 65535), uma Interrupção é gerada.



TEMPO DE ESTOURO:

$$t_{estouro} = \frac{(TOP+1) \times prescaler}{f_{osc}} \quad (9.1)$$

Exemplos:

1. Supondo um TC de 8 bits (conta até o valor TOP de 255), trabalhando com uma frequência de 1 MHz, sem divisor de frequência, o tempo para o seu estouro é de:

$$t_{estouro} = 256 \times \frac{1}{1 \text{ MHz}} \times 1 = 256 \text{ } \mu\text{s}$$

TEMPO DE ESTOURO:

$$t_{estouro} = \frac{(TOP+1) \times prescaler}{f_{osc}} \quad (9.1)$$

2. Supondo um TC de 16 bits (conta até o valor TOP de 65535), trabalhando com uma frequência de 16 MHz, com divisor de frequência de 64, o tempo para o seu estouro é de:

$$t_{estouro} = 65536 \times \frac{1}{16 \text{ MHz}} \times 64 = 0,262 \text{ s}$$

FUNCIONAMENTO COM PRESCALER





Fig. 9.1 – Funcionamento de um temporizador/contador do ATmega.

PWM



Timer 0

Temporizador ou Contador

- Se a origem do sinal de clock é o Temporizador de Pre-Divisão, a operação do T/C0 será como **Temporizador**;
- Se a origem deste sinal de clock é o pino T0, a operação será como **Contador** de Eventos;
- A seleção do modo de operação, é feita através dos bits: CS02, CS01, e CS00.

Temporizador/Contador 0 de 8 Bits

Características Principais do T/C0:

- Temporizador/Contador de Eventos Bidirecional de 8 bits;
- Pré-Divisão (Prescaler) do clock da CPU de 10 bits;
- Unidade de Comparação de Valores c/ Recarga Automática;
- Gerador de Frequências;
- Saída PWM c/ Resolução de 8 bits;
- Duas fontes de interrupção: Overflow e Comparação

9.3.1 REGISTRADORES DO TC0

O controle do modo de operação do TC0 é feito nos registradores TCCR0A e

TCCR0B (Timer/Counter Control Register A & B)

Bit	7	6	5	4	3	2	1	0
TCCR0A	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00
Lê/Escr.	L/E	L/E	L/E	L/E	L	L	L/E	L/E
Valor Inic.	0	0	0	0	0	0	0	0

TCCR0B – Timer/Counter 0 Control Register B

Bit	7	6	5	4	3	2	1	0
TCCR0B	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00
Lê/Escr.	E	E	L	L	L/E	L/E	L/E	L/E

Bit	7	6	5	4	3	2	1	0
TIMSK0	-	-	-	-	-	OCIE0B	OCIE0A	TOIE0
Lê/Escr.	L	L	L	L	L	L/E	L/E	L/E

TIFR0 – Timer/Counter 0 Interrupt Flag Register

Bit	7	6	5	4	3	2	1	0
TIFR0	-	-	-	-	-	OCF0B	OCF0A	TOV0
Lê/Escr.	L	L	L	L	L	L/E	L/E	L/E


TIMER 0

✓ Exemplo de código - Timer 0 no modo normal.

```
#include <avr/io.h>
#include <avr/interrupt.h>
#define F_CPU 16000000UL

ISR(TIMER0_OVF_vect)
{
    PORTB^=(1<<PB5);
}

#define TIMER0_OVF_vect_num 16
#define TIMER0_OVF_vect _VECTOR(16) /* Timer/Counter0 Overflow */
```



```
int main(void)
{
    DDRB = 0x20; //
    TIFR0 = 0x07; ←
    TIMSK0 = 0x01, ←
    sei(); ←

    PORTB = 0x00; /
    TCNT0 = 0x00; /

    TCCR0A = 0x00;


    TCCR0B = 0x05;

    while (1)
    {
```

Timer 0 - Modo Normal:


Contagem crescente até valor máximo (255),
sem recarga automática;

- O contador sempre incrementará;
- Interrupção quando atingir o topo;
- Interrupção quando $\text{TCNT} == \text{OCR}$;
- Pode setar/resetar/toggle o pino OC quando $\text{TCNT} == \text{OCR}$;




Timer 0 - Modo CTC

- O contador sempre incrementará;
- Recomeça a contagem quando TCNT == OCR;
- Usado para geração de onda quadrada no pino OC (quando habilitado como pino de saída);
- Adequado para aplicações regulação de potência, retificação e outras usando DACs;




Timer 0 - PWM Corrigido em Fase


: Geração de sinal PWM no pino OC0, onde se obtém um sinal PWM com fase corrigida. É baseado na contagem crescente e decrescente do TCNT0



Timer 0 - Modo PWM Rápido

: Geração de sinal PWM no pino OC0, c/ frequências de PWM cerca de duas vezes mais altas, que no PWM Corrigido em Fase;





Arquitetura Timer 0

Registro de Contagem - TCNT0

- É onde ocorre a contagem em 8 bits, podendo contar de forma crescente ou decrescente;
- Quando o valor de contagem chega em 255 (FFH), na contagem crescente, ou 0 (zero), na contagem decrescente, ocorre o Overflow na contagem;
- Neste caso, bit de flag *TOV0* é setado, e uma interrupção por Overflow será requisitada, se previamente habilitada.

Modo de Ativação da Saída OC0A

COM0A1	COM0A0	Modo Normal (WGM02...0=000)
0	0	OC0A Desconectado.
0	1	OC0A Muda de Estado na Comparação .
1	0	Reseta OC0A na Comparação.
1	1	Seta OC0A na Comparação.
COM0A1	COM0A0	Modo PWM Rápido (WGM02...0=011)
0	0	OC0A Desconectado.
0	1	Reservado.
1	0	OC0A=0 na Comparação, 1 no valor MÁX.
1	1	OC0A=1 na Comparação, 0 no valor MÁX.
COM0A1	COM0A0	PWM Fase Corrig. (WGM02...0=001)
0	0	OC0A Desconectado.
0	1	Reservado.
1	0	OC0A=0 na Comparação em contagem crescente, OC0A=1 na contagem decres.
1	1	OC0A=1 na Comparação em contagem crescente, OC0A=0 na contagem decres.

Modos de Operação do T/C0

Após selecionar a operação do T/C0 como: Temporizador (com um determinado fator de prescaler), ou Contador de Eventos (ativo na borda de descida ou subida), deve-se configurar, em seguida o modo de contagem em TCNT0, através dos bits de Seleção de Modo de Geração de Onda: *WGM02*, *WGM01* e *WGM00*:

- **Modo Normal:** Contagem crescente até valor máximo (255), sem recarga automática;
- **Modo CTC:** Sigla de Clear Timer on Compare Match, onde a contagem crescente em TCNT0 ocorre até a comparação c/ o Reg. de Comparação - OCR0, resultar verdadeiro, quando TCNT0 é zerado, e o pino OC0 será setado, resetado, ou complementado, dependendo da programação efetuada previamente nos bits *COM01/COM00*;

- **Modo PWM Rápido:** Geração de sinal PWM no pino OC0, c/ frequências de PWM cerca de duas vezes mais altas, que no PWM Corrigido em Fase;
- **PWM Corrigido em Fase:** Geração de sinal PWM no pino OC0, onde se obtém um sinal PWM com fase corrigida, apesar de resultar em frequências menores que o modo anterior.

Registro de Controle do T/C0 - TCCR0A

TCCR0A							
<i>COM0A1</i>	<i>COM0A0</i>	<i>COM0B1</i>	<i>COM0B0</i>	-	-	<i>WGM01</i>	<i>WGM00</i>

- Bits *COM0A1*, *COM0A0*: Compare Output Mode, ou Modo de Saída de Comparaçāo, seleciona o modo como o pino de saída OC0A se comportará.

- Bits *COM0B1*, *COM0B0*: Compare Output Mode, ou Modo de Saída de Comparaçāo, seleciona o modo como o pino de saída OC0B se comportará.

Modo de Ativação da Saída OC0B		
COM0B1	COM0B0	Modo Normal (WGM02...0=000)
0	0	OC0B Desconectado.
0	1	OC0B Muda de Estado na Comparaçāo .
1	0	Reseta OC0B na Comparaçāo.
1	1	Seta OC0B na Comparaçāo.
COM0B1	COM0B0	Modo PWM Rápido (WGM02...0=011)
0	0	OC0B Desconectado.
0	1	Reservado.
1	0	OC0B=0 na Comparaçāo, 1 no valor MĀX.
1	1	OC0B=1 na Comparaçāo, 0 no valor MĀX.
COM0B1	COM0B0	PWM Fase Corrig. (WGM02...0=001)
0	0	OC0B Desconectado.
0	1	Reservado.
1	0	OC0B=0 na Comparaçāo em contagem crescente, OC0=1 na contagem decres.
1	1	OC0B=1 na Comparaçāo em contagem crescente, OC0B=0 na contagem decres.

Registro de Controle do T/C0 - TCCR0B

TCCR0B							
FOC0A	FOC0B	-	-	WGM01	CS02	CS01	CS00

- Bits *CS02*, *CS01*, *CS00*: Bits Clock Selection, selecionam a operação do T/C0, como Temporizador ou Contador de Eventos, o fator de prescaler (se no modo Temporizador), e o modo Contador de Eventos, a ativação do sinal T0 na borda de descida ou subida:

<i>CS02</i>	<i>CS01</i>	<i>CS00</i>	Clock do Contador
0	0	0	Para a contagem do T/C0
0	0	1	Clock proveniente do clock da CPU
0	1	0	Clock = clock da CPU/8
0	1	1	Clock = clock da CPU/64
1	0	0	Clock = clock da CPU/256
1	0	1	Clock = clock da CPU/1024
1	1	0	Clock = T0 na borda de descida
1	1	1	Clock = T0 na borda de subida

- Bits *WGM01*, *WGM00*: Bits Wave Form Generator Mode, selecionam o modo de operação: Normal, PWM Rápido, PWM Corrigido em Fase, e CTC.


<i>WGM02..1</i>	Modo	TOP	OCRx Update
0 0 0	Normal (00->FF)	0xFF	Imed.
0 0 1	PWM Corr. Fase	0xFF	TOP
0 1 0	CTC	OCRA	Imed.
0 1 1	PWM Rápido	0xFF	BOTTOM
1 0 0	Reservado	-	-
1 0 1	PWM Corr. Fase	OCRA	TOP
1 1 0	Reservado	-	-
1 1 1	PWM Rápido	OCRA	BOTTOM

Operação do T/C0 no Modo Normal - Timer Overflow

- Seleção operação modo normal em TCCR0A:
Bits WGM01/WGM00=00;
- Seleção do clock de contagem em TCCR0B:
Bits CS00/CS01/CS02=00;
- Contagem em TCNT0 de modo crescente, por Overflow na Contagem;

- No Overflow, o bit de flag $TOV0$ (Timer Overflow 0) é setado no mesmo ciclo de clock em que a contagem vai a 0;
- Interrupção habilitada através do bit $TOIE0$ (Timer Overflow Interrupt Enable), do Reg. TIMSK0;
- Desvio para o endereço 0007 se o bit $I=1$ (Habilitação Global de Interrupções) e $TOIE0=1$.
- Quando da execução da rotina de interrupção o flag $TOV0$ é automaticamente resetado.

Exemplo: Piscando um Led a cada 1,0s via T/C0



- Usando o T/C0, c/ clock de contagem: $f_{clk}/1024$, p/ um cristal de 16,0MHz, o período de contagem do T/C0 ficaria: $T_{clk} = 0,0625\mu s \cdot 1024 = 64\mu s$

- Inicializando-se TCNT0 c/ 100, após 156 pulsos de contagem de 64us, TCNT0=255, e um pedido de interrupção do T/C0 por Overflow na Contagem é gerado, isso após um tempo de: $T=0,009984s = (156 \times 64\text{us}) \simeq 10ms$.
- A interrupção do T/C0, tendo sido habilitada através do registro TIMSK0, o programa desviará para o vetor de interrupção do T/C0, no endereço 0x010.
- Para se chegar a 1,0 segundo, bastará repetir 100 vezes a interrupção do T/C0, ou seja:
 $T \simeq 10ms \cdot 100 = 1000ms = 1s$.
- Após 100 repetições, um registro de contagem foi de 100 até 0, podendo-se mudar o estado do pino PB5 fazendo o LED piscar. Deve-se então, reiniciar o registro de contagem em 100, para repetir o processo ciclicamente.