

UNIVERSIDADE FEDERAL DE SÃO CARLOS

MICHAEL QUEIROZ CARDOSO

Março 2026

RISC-V

Introdução

O RISC-V é uma ISA¹ Open Source, onde o código-fonte é disponibilizado publicamente para uso, modificações e aprimoramento. Assim, qualquer pessoa ou organização pode projetar e vender chips sem pagar royalties, representando uma vantagem significativa do ponto de vista comercial. Trata-se de uma arquitetura de propósito geral, projetada para ser flexível e eficiente em uma ampla variedade de tarefas. Ele é baseado em uma série de projetos acadêmicos da Universidade da Califórnia em Berkeley, embora tenha sido inicialmente idealizado para uso acadêmico e de ensino, rapidamente se tornou de uso industrial, sendo precisamente proposta por David Patterson, Krste Asanović e suas equipes. É um conjunto limpo e modular com diferentes bases de inteiros, essa modularidade permite que desenvolvedores implementem apenas as extensões necessárias para a aplicação específica, otimizando o hardware. Por conta desses fatores, o RISC-V vem aumentando bastante sua participação no mercado global de semicondutores, atingindo uma fatia de 25% em janeiro de 2026. Neste artigo, serão apresentadas brevemente as principais características da arquitetura e, em seguida, será feita uma comparação com a arquitetura MIPS, destacando similaridades e diferenças fundamentais.

Características RISC-V

Primeiro, é importante entender o que significa RISC, que em inglês é Reduced Instruction Set Computer. Em uma tradução literal: Computador com Conjunto Reduzido de Instruções. Ele surge em contrapartida aos processadores CISC (Complex Instruction Set Computer), termo esse criado retroativamente para contrastar o conceito de RISC. Os processadores CISC focavam em ter instruções complexas que faziam várias coisas de uma vez, porém exigindo vários ciclos de clock para terminar e, dessa forma, gastando mais energia. Um exemplo dessa filosofia é o x86-64, amplamente utilizado pela Intel e AMD em dispositivos

¹ ISA (Instruction Set Architecture), isto é, um conjunto de instruções que determinada arquitetura consegue realizar e características sobre a arquitetura, definindo o que o processador entende.

desktop de alto desempenho. O RISC utiliza instruções simples, padronizadas e de tamanho fixo com cada instrução executando apenas uma tarefa básica. Isso simplifica o hardware e garante uma maior eficiência energética, por isso, o design RISC é utilizado em quase todos os dispositivos móveis, sendo a ARM (Advanced RISC Machine) a arquitetura mais utilizada, licenciada para empresas como Samsung, Apple, Qualcomm (Snapdragon) e diversas outras gigantes da tecnologia.

Um exemplo é a adição $A + B = C$ em cada design:

Em CISC (x86-64):

```
ADD AX, [Memoria_A]
```

O que acontece: O processador busca o valor no endereço de memória A, e soma diretamente ao valor que já está no registrador AX e guarda o resultado ali mesmo. O código é pequeno, mas a instrução é complicada e leva vários ciclos de clock para completar, porque o processador precisa esperar a resposta lenta da memória RAM enquanto tenta calcular.

Em RISC (MIPS):

```
LW t0, 0(s1)    # Carrega o valor A da memória para o registrador t0
LW t1, 4(s1)    # Carrega o valor B da memória para o registrador t1
ADD t2, t0, t1  # Soma os dois registradores
SW t2, 8(s1)    # Guarda o resultado de volta na memória
```

O que acontece: O código é mais longo, porém cada instrução é extremamente simples e possui o mesmo tamanho (32 bits). Isso permite que o processador utilize um Pipeline eficiente, onde ele começa a processar a próxima instrução antes mesmo da anterior terminar, resultando em um desempenho global superior e menor consumo de energia. Além de processar a soma em um registrador que tem uma velocidade superior a RAM, seguindo o modelo Load-Store.

Entendendo esse conceito, podemos aprofundar no RISC-V. Intuitivamente, o “V” representa o algarismo romano 5, então é possível concluir que existiram 4 versões anteriores. A primeira delas foi o RISC I, idealizada por David Patterson, com fins acadêmicos, provou que com instruções simples, pipeline e vários registradores, era possível obter desempenho superior a processadores comerciais com centenas de instruções, mesmo possuindo apenas 44. Logo em seguida veio o RISC II, ainda no meio acadêmico, foi aprimorada por estudantes e se tornou ainda mais eficiente se tornando a base para a criação do SPARC da Sun Microsystems, sendo a primeira vez que um processador RISC foi comercializado. O terceiro foi o SOAR (Smalltalk on RISC), projetado especificamente para rodar a linguagem Smalltalk e para provar que uma arquitetura simples poderia rodar uma linguagem complexa de forma ágil. Por fim, o quarto antecessor foi o SPUR, que introduziu o multiprocessamento e a unidade de ponto flutuante.

Com este último, a universidade de Berkeley encerrou um ciclo de quatro décadas de experimentação e pesquisa, permitindo a criação do RISC-V em 2010.

A característica principal do RISC-V é sua modularidade. Enquanto arquiteturas tradicionais como x86 ou ARM são monolíticas, o que obriga o hardware a suportar um conjunto massivo e fixo de instruções que muitas vezes não são utilizadas, o RISC-V funciona como um sistema de blocos customizáveis. Essa modularidade permite que o projetista do chip selecione apenas o necessário para sua aplicação específica, otimizando o consumo de energia e aumentando a escalabilidade. O alicerce desse sistema são as Bases de Instruções, que são conjuntos inteiros e fixos. Elas definem os parâmetros fundamentais do processador, como o tamanho dos registradores e o endereçamento de memória.

Atualmente, existem cinco bases principais para atender diferentes requisitos de hardware:

- RV32I - A base padrão, composta por 32 registradores de 32 bits, que possui apenas 47 instruções. Geralmente utilizada em sistemas pequenos como microcontroladores.
- RV32E: Uma variante voltada para sistemas embarcados. Reduz o banco de registradores de 32 para 16, otimizando o consumo energético em microcontroladores minúsculos.
- RV64I - Composto por 32 registradores de 64 bits, permite o processamento de volumes massivos de dados e o endereçamento de memórias na escala de petabytes. Sendo utilizada nos computadores modernos e ideal para computação de alto desempenho.
- RV64E - Uma variante voltada para sistemas embarcados de alta capacidade, com 16 registradores de 64 bits.
- RV128I: Uma base teórica de 128 bits voltada para o futuro da supercomputação e sistemas de armazenamento de escala exa-byte. Projetada para aplicações extremas como: big data, simulações científicas e supercomputadores do futuro.

Nestas nomenclaturas, o acrônimo RV refere-se ao RISC-V, enquanto o sufixo I indica o conjunto de instruções inteiras. Para evitar o desperdício de recursos de hardware, funcionalidades complexas são adicionadas apenas se necessário por meio das extensões. Cada extensão é nomeada por letra maiúscula. Sendo elas as mais consolidadas:

M - Integer Multiplication and Division. A extensão M adiciona instruções de multiplicação e divisão de inteiros diretamente no hardware. Sem este módulo, o processador precisaria realizar multiplicações através de sucessivas somas em software, o

que consome muitos ciclos de clock. Se tornando essencial para quase qualquer aplicação de computação geral.

A - Atomic Instructions. Esta extensão introduz instruções atômicas de leitura, modificação e escrita na memória. É o requisito fundamental para o multiprocessamento. Ela garante que, em sistemas com vários núcleos, dois processadores não tentem alterar o mesmo dado simultaneamente.

F - Single-Precision Floating-Point. A extensão adiciona suporte a números de ponto flutuante de precisão simples (32 bits). Ela introduz um banco de registradores separado com 32 registradores de ponto flutuante (nomeados de f0 a f31). É ideal para tarefas que exigem velocidade, mas não uma precisão extrema, como: Cálculos básicos de sensores, gráficos e ciência básica.

D - Double-Precision Floating-Point. A extensão adiciona suporte a números de ponto flutuante de precisão dupla (64 bits). Ela expande os 32 registradores criados pela extensão F para que cada um consiga armazenar 64 bits de informação. É um requisito para computação de alto desempenho.

C - Compressed Instructions. Ela permite que instruções comuns de 32 bits sejam codificadas em apenas 16 bits. Isso economiza memória RAM e melhora o desempenho.

V - Vector Operations. A extensão V adiciona suporte a operações vetoriais. Permite que uma única instrução processe grandes matrizes de dados simultaneamente. É a base tecnológica para acelerar algoritmos de Inteligência Artificial.

Para simplificar a documentação, utiliza-se a letra G (de General Purpose) para representar a combinação da base I com as extensões MAFD. Assim, um processador rotulado como RV64GC indica uma arquitetura de 64 bits completa para fins gerais, incluindo suporte a instruções comprimidas.

É importante destacar que boa parte da eficiência técnica do RISC-V é porque ela é uma arquitetura limpa. Ao contrário de arquiteturas como o x86, que precisam manter compatibilidade com instruções obsoletas de décadas atrás, o RISC-V foi projetado do zero em 2010. Isso permitiu a eliminação de complexidades desnecessárias e históricas, resultando em uma ISA moderna, simplificada e otimizada para as demandas da computação atual. Além da sua modernidade técnica, o RISC-V distingue-se fundamentalmente por ser uma ISA Open Source (de código aberto). Diferente de arquiteturas proprietárias como x86 (Intel) ou ARM, cujos direitos pertencem a empresas específicas e exigem o pagamento de royalties e licenças

dispendiosas, o RISC-V é mantido pela RISC-V International, uma fundação sem fins lucrativos sediada na Suíça.

Por ser de natureza aberta, ela democratiza o acesso ao design de semicondutores, permitindo que universidades, startups e até governos desenvolvam os seus próprios processadores sem barreiras financeiras ou dependências geopolíticas. Este modelo de colaboração global, semelhante ao que o Linux representa para o software, garante transparência, segurança e uma evolução acelerada, permitindo que a inovação ocorra de forma descentralizada em todo o mundo.

Semelhanças e diferenças com MIPS

A arquitetura MIPS (Microprocessor without Interlocked Pipelined Stages), foi criada em 1981 pelo professor John Hennessy na Universidade de Stanford, o MIPS surgiu como o principal rival acadêmico do projeto RISC I de Berkeley. Mas com ambos tendo o mesmo objetivo: Provar que com instruções simples e pipeline, era possível obter desempenho superior a processadores comerciais com centenas de instruções. Em 1984 foi fundada a MIPS Computer Systems, e em 1985 foi lançado o primeiro processador comercial, o R2000. Durante os anos de 1990, o MIPS se tornava umas das arquiteturas mais bem-sucedidas do mercado, usada em consoles de videogames como: PlayStation 1 e Nintendo 64.

Do ponto de vista técnico, o MIPS é uma arquitetura RISC, que utiliza instruções fixas de 32 bits; arquitetura load/store, onde apenas as instruções de load e store acessam a memória; e 32 registradores de uso geral, sendo que o registrador \$0 é sempre zero. Suas principais características incluem: delay slots em branches e jumps, a separação entre instruções de comparação (como SLT) e branches condicionais, além de um pipeline simples de cinco estágios (IF, ID, EX, MEM, WB).

A arquitetura MIPS e o RISC-V apresentam diversas semelhanças, já que ambas são arquiteturas RISC e compartilham os mesmos princípios fundamentais de design desenvolvidos nos anos 1980. As duas seguem o modelo load/store, no qual apenas as instruções específicas de load e store acessam a memória, enquanto todas as operações aritméticas e lógicas são realizadas entre registradores. Ambas (RISC-V na forma base) possuem exatamente 32 registradores, sendo que o registrador zero (\$0 na MIPS e x0 no RISC-V) possui apenas o propósito de armazenar o valor zero. As instruções básicas das duas arquiteturas têm comprimento fixo de 32 bits na versão base, o que facilita a decodificação e a implementação de pipelines eficientes.

Entretanto, as diferenças entre as duas arquiteturas são significativas. Enquanto a MIPS é uma arquitetura proprietária, sendo necessário adquirir a licença de uso para utilizá-la em

projetos, o RISC-V foi concebido como uma ISA aberta e royalty-free, permitindo que qualquer pessoa ou empresa desenvolva e comercialize processadores sem pagar licenças. O MIPS possui versões fixas e relativamente rígidas, ao contrário do RISC-V, que é altamente modular, parte de uma base mínima obrigatória (RV32I ou RV64I) e permite uma variedade de adições de extensões opcionais, conforme a necessidade da aplicação. Outra diferença está no tratamento dos desvios condicionais: O MIPS exige o uso de instruções separadas de comparação (como SLT) seguidas de um branch (BEQ ou BNE), além de possuir delay slots, nos quais a instrução imediatamente após o branch é sempre executada. Já o RISC-V elimina os delay slots e oferece branches com comparação direta entre dois registradores, resultando em um pipeline mais simples e moderno. Além disso, o MIPS possui um conjunto de instruções maior e mais complexo, enquanto o RISC-V segue uma filosofia minimalista, com codificação de imediatos diferente e suporte nativo a instruções comprimidas de 16 bits por meio da extensão C. O desfecho dessa comparação histórica termina em março de 2021, quando a própria MIPS Technologies anunciou que interromperia o desenvolvimento de sua arquitetura original para adotar o padrão RISC-V.

Conclusão

A arquitetura RISC-V representa uma evolução significativa no campo das ISAs combinando simplicidade, modularidade e abertura em um conjunto de instruções limpo e altamente flexível. Sua base mínima, extensões opcionais, ausência de legados desnecessários e suporte a diferentes tamanhos de registradores permitem criar soluções otimizadas para as mais diversas aplicações, desde microcontroladores de baixo custo até aceleradores de inteligência artificial.

Atualmente, o RISC-V vem demonstrando um crescimento acelerado no mercado global de semicondutores, com adoção crescente por grandes empresas e uma penetração que já atinge cerca de 25% em nichos estratégicos. Seu modelo aberto democratiza o design de processadores, fomenta a pesquisa e o ensino e representa uma alternativa viável e inovadora às arquiteturas proprietárias. Assim, ele não apenas cumpre o objetivo inicial de David Patterson de incentivar o avanço acadêmico, mas também se consolida como uma das arquiteturas mais promissoras do futuro da computação.

Referencias

RISC-V INTERNATIONAL. **Specifications: ratified**. [S. l.]: RISC-V International, 2026. Disponível em: <https://riscv.org/specifications/ratified/>. Acesso em: 09 mar. 2026.

TOKENRING AI. **RISC-V hits 25% market share**: the rise of open-source silicon sovereignty. [S. l.]: Financial Content, 2 jan. 2026. Disponível em: <https://markets.financialcontent.com/wral/article/tokenring-2026-1-2-risc-v-hits-25-market-share-the-rise-of-open-source-silicon-sovereignty>. Acesso em: 10 mar. 2026.

HIGA, Paulo. **Qual é a diferença entre as arquiteturas RISC e CISC?** Saiba o que elas mudam no processador. Tecnoblog, [s. d.]. Disponível em: <https://tecnoblog.net/responde/qual-e-a-diferenca-entre-arquitetura-risc-e-cisc-processador/>. Acesso em: 12 mar. 2026.

CAETANO, Daniel. **Unidade 14**: arquiteturas CISC e RISC. [S. l.]: Daniel Caetano, 2011. Disponível em: https://www.caetano.eng.br/aulas/2011b/aoc/aoc_ap14.pdf. Acesso em: 15 mar. 2026.

REDUCED instruction set computer. In: **WIKIPEDIA**: the free encyclopedia. [S. l.]: Wikimedia Foundation, 2026. Disponível em: https://en.wikipedia.org/wiki/Reduced_instruction_set_computer. Acesso em: 18 mar. 2026.

RISC-V. In: **WIKIPEDIA**: the free encyclopedia. [S. l.]: Wikimedia Foundation, 2026. Disponível em: <https://en.wikipedia.org/wiki/RISC-V>. Acesso em: 20 mar. 2026.

MIPS architecture. In: **WIKIPEDIA**: the free encyclopedia. [S. l.]: Wikimedia Foundation, 2026. Disponível em: https://en.wikipedia.org/wiki/MIPS_architecture. Acesso em: 22 mar. 2026.

MIPS and RISC-V differences. [S. l.]: **Stack Overflow**, 2021. Disponível em: <https://stackoverflow.com/questions/67464262/mips-and-risc-v-differences>. Acesso em: 24 mar. 2026.

TURLEY, Jim. **Wait, What?** MIPS Becomes RISC-V. EEJournal, 8 mar. 2021. Disponível em: <https://www.eejournal.com/article/wait-what-mips-becomes-risc-v/>. Acesso em: 25 mar. 2026.

MEEGLE. **RISC-V Vs MIPS**. [S. l.]: Meegle, 10 fev. 2026. Disponível em: https://www.meegle.com/en_us/topics/risc-v/risc-v-vs-mips. Acesso em: 25 mar. 2026.