

GEBZE TEKNİK ÜNİVERSİTESİ ELEKTRONİK MÜHENDİSLİĞİ

ELM 235 LOJİK DEVRE TASARIM LABORATUVARI

LAB 0x2 Deney Raporu

Lojik Devreler ve Tasarım Laboratuvarı

Hazırlayanlar

- 1) 1801022024 M. Cemal Eryiğit
- 2) 1801022077 Burak Kamil Çiftci

1. Giriş

Bu deney kapsamında; senkron tasarım ve asimetrik mantık devreleri hakkında gerekli araştırmalar yapılmıştır. Araştırmalar sonrasında deney için gerekli olan bilgiler sağlanmıştır.

Problem 1- Hafıza elemanları karşılaştırması

1.1 Teorik Araştırma


Bu problemin teorik araştırmasında lojik hafıza elemanları olan Latch, Rising-edge triggered Flip-Flop ve Falling-edge triggered Flip-Flop hakkında araştırmalar yapılmıştır ve bu elemanların systemverilog dili ile nasıl kullanılacağı öğrenilmiştir.


1.2 Deneyin Yapılışı

Problemde istenilen Latch, Rising-edge triggered Flip-Flop ve Falling-edge triggered Flip-Flop hafiza elemanları girişleri tek sinyale, çıkışları ise ayrı sinyallere bağlanmıştır.




Şekil 1 Dalga Görüntüsü





Şekil 3.a Tech Map Şeması



Şekil 4.b Tech Map Şeması

< <filter>></filter>			< <filter>></filter>		
Flow Status	Successful - Tue Jun 29 12:41:14 2021		Resource	Usage	
-low status	Successful - Tue Jun 29 12.41.14 2021	2	Estimated Total logic elements	3	
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition	3	Total combinational functions	1	
Revision Name	lab2_g24_p1	4	Logic element usage by number of LUT inputs	<u>'</u>	
Top-level Entity Name	lab2_g24_p1	1	4 input functions	0	
· · ·		2	3 input functions	1	
Family	MAX 10	3	<=2 input functions	o	
Device	10M08DAF484C8G	5			
Turke Madala	5: 1	6	✓ Logic elements by mode		
Timing Models	Final	1	normal mode	1	
Total logic elements	4 / 8,064 (< 1 %)	2	arithmetic mode	0	
Total registers	2	7			
·	_	8	➤ Total registers	2	
Total pins	5 / 250 (2 %)	1	Dedicated logic registers		
Total virtual pins	0	9	I/O registers	0	
Total memory bits	0 / 387,072 (0 %)	10	I/O pins	5	
•		11	7° F	-	
Embedded Multiplier 9-bit elements	0 / 48 (0 %)	12	Embedded Multiplier 9-bit elements	0	
Total PLLs	0 / 2 (0 %)	13			
UFM blocks	0/1(0%)	14	Maximum fan-out node	d~input	
ADC blocks		15	Maximum fan-out	3	
ADC blocks	0/1(0%)	16	Total fan-out	15	
		17	Average fan-out	1.15	

Flow Summary

|lab2_g24_p1

1 (1)

2 (2)

Analysis & Synthesis Resource Usage Summary

Şekil 5 Analiz ve Kaynak Sentez kullanım Özetleri

0

5 0

|lab2_g24_p1

lab2_g24_p1 work

0

0

```
/* Hazirlayanlar:
  * M.Cemal Eryigit
  * Burak Kamil Ciftci
  * ELM235 2021 Bahar Lab2 - Problem 1
  */
  module lab2_g24_p1(
  input logic clk, d,
  output logic q1,q2,q3
);
```

```
always_ff @(posedge clk)

q1 <= d;
always_latch

if(clk) q2 <= d;
always_ff @(negedge clk)

q3 <= d;
endmodule</pre>
```

```
/* Hazirlayanlar:
* M.Cemal Eryigit
* Burak Kamil Ciftci
* ELM235 2021 Bahar Lab2 - Problem 1
*/
`timescale 1ns/1ps
module tb_lab2_g24_p1 ();
logic d;
logic clk;
logic q1, q2, q3;
lab2_g24_p1 uut0(.q1(q1),.q2(q2),.q3(q3),.d(d),.clk(clk));
always
begin
clk = 0; #10;
clk = 1; #10;
end
initial begin
d = 0; #7; d = 1; #5; d = 0; #2;
d = 1; #4; d = 0; #3; d = 1; #3;
d = 0; #2; d = 1; #2; d = 0; #4;
```

```
d = 1; #2; d = 0; #2; d = 1; #6;
d = 0; #10;
$stop;
end
endmodule
```

1.3 Deneyin Yorumu

RTL Devresinde görüldüğü üzere devrede giriş aynı sinyale bağlanmıştır, çıkış ise ayrı ayrı sinyallere bağlanmıştır. Latch, Rising-edge triggered Flip-Flop ve Falling-edge triggered Flip-Flop arasındaki simülasyon sonuçları farkı dalga görüntüsünde görüldü. Bu simülasyon farkı hafıza devreleri arasındaki yapı farkları sonucunda oluşmuştur. Latchlarde d'nin q'ya bağlı değişiminin belli bir süreli sinyal çizgisinde gerçekleşirken, flip-flop'larda bu değişimin rising veya falling edge'lerde değiştiğini görüyoruz.

Problem - 2 ALU Tasarımı

2.1 Teorik Arastırma

Bu problem için teorik bir araştırma bulunmamaktadır.

2.2 Deneyin Yapılışı

- A) 32-bitlik NZVC destekli ALU tasarlayın. Tasarlarken always_comb blogu ve if statement lar kullanabilirsiniz. ALU nun opcode ları ve gerçeklemeniz gereken fonksiyonları Tablo 1 de verilmiştir.
- B) Latch oluşmaması için always_comb bloğu içinde kullandığınız bütün atamaların her bir dalda olduğuna emin olun. Örnek olarak if (...) a = 4; gibi bir atamada if bloğu içine girmezse kod a ya atama yapılmadığı için latch oluşacaktır.
- C) Flagların hangi koşullarda olduğunu iyi anlayın, mesela negative flag sonucun sadece 31. bitine bakacak, zero flag sonucun bütün bitleri 0 ise yanacak, carry sadece toplama, çıkarma ve shift operasyonlarında oluşabilir, vs. Shift ile alakalı Carry oluşturma şemaları EK B de verilmiştir.
- D) Devrenizi basit birkaç girişle test edin ve doğruluğunu gözlemleyin.

op ²	operasyon	açıkl <mark>am</mark> a							
000	addition	A + B							
001	subtraction	A - B							
100	shift left logical	A sinyalini B kadar sola kaydır ¹							
010	xor	A XOR B							
101	shift right logical	A sinyalini B kadar sağa kaydır ¹ (0 padded)							
110	shift right arithmetic	A sinyalini B kadar sağa kaydır ¹ (sign padded)							
011	or	AORB							
111	and	A AND B							

```
module lab2_g24_p2 (
input logic [31:0] a, b, [ 2:0] op,
output logic [31:0] out, n, z, v, c, hata
);
always_comb begin
assign n = (out[31]) ? 1:0;
assign z = (out == 32'b0) ? 1:0;
assign c = {\sim c, out} == (a + b);
assign v = (\sim(a[31]^b[31])^out[31]^c) ? 0:1;
case(op)
3'b000:
out = a+b;
3'b001:
out = a-b;
3'b100:
out = a >> b;
3'b010:
out = a ^ b;
3'b101:
out = a << b;
3'b110:
out= a >>> b;
3'b011:
out = a | b;
3'b111:
out = a & b;
default:
hata=out?0:1;
endcase
end
endmodule
```

```
module tb_lab2_g24_p2 ();
logic [31:0] a, b,[2:0] op,[31:0] out, n,z,v,c,hata;
lab2_g24_p2 dut0(.a(a),.b(b),.op(op),.out(out),.n(n),.z(z),.v(v),.c(c),.hata(hata));
initial begin
a = \{32'b00000000000000000000000010001010\};
b={32'b0000000000000000000000000100010000};
op={3'b000}; #10;
op={3'b001}; #10;
op={3'b100}; #10;
a={32'b10101010101010101010101010101010};
b={32'b0000000000001010101010101010101);
op={3'b010}; #10;
a={32'b00000000000000000000000000111111}};
op={3'b101}; #10;
a={32'b10101010101010101010101010101010};
op={3'b110}; #10;
a={32'b11111111111010101010101010101010);
op={3'b011}; #10;
a={32'b10101010101010101010101010101010};
b={32'b11111010101010101010101010100000};
op={3'b011}; #10;
a={32'b10101010101010101010101010101010);
b={32'b11111010101010101010101010100000};
op={3'b111}; #10;
end
endmodule
```


% 1 +	Msgs															10			
+ -∳ a	10 10 10 10 10 10 10 10	(00000000	00000	00000000	00000	00000000	00000	10101010	10101	00000000	00000	10101010	10101	HHHH	11101	10101010	10101010	101010101	0101010
<u>+</u> -∳ b	1111101010101010	(00000000	00000	00000000	00000	00000000	00000	00000000	00001	00000000	00000	00000000	00000	00000000	00000	11111010	10101010	101010101	0100000
	111	(000		001		100		010		101		110		011				111	
∓ -∜ out	10101010101010	(00000000	00000	00000000	00000	00000000	00000	10101010	10100	00000000	00000	00000000	00000		11101	11111010	10101	10101010	10101
♦ n	1																		
- √ / Z	0							<u> </u>											
→ ∨	1			-															
	0											- 15							
hata 🔷	X																		

Şekil 6 dalqa görüntüsü


E) Size verilen yeni testbench ile devrenizi test edip hatalarınızı düzeltin. İki testbench arasındaki farkı yorumlayın. (https://github.com/fcayci/sv-digital-design/blob/master/tb/tb_alu_auto.sv) ve txt dosyası.

```
module tb_lab2_g24_p2 ();
    logic clk;
    logic [31:0] a, [2:0] op ,b;
    logic [31:0] s, sexp, n, z, v, c, nexp, zexp, vexp, cexp, hata;
    lab2_g24_p2 dut0(.clk(clk), .a(a), .b(b), .op(op), .out(s), .n(n), .z(z), .v(v),
.c(c), .hata(hata));
    initial
    begin
        int fd;
        static int flagerr = 0, serr = 0, ntest = 0;
        fd = $fopen ("lab2_p2_testvector.txt", "r");
        if (fd) begin
            while (!$feof(fd)) begin
                $fscanf(fd, "%b,%b,%b,%b,%b,%b,%b",a, b, op, sexp, nexp, zexp, vexp,
cexp); #10;
                if (s !== sexp) begin
                    serr++; // sonuc hatalarini say
                    $display("s icin yanlis deger, op: %b, beklenen: %b, devre: %b", op,
sexp, s);
                    $display("|--> a: %b, b: %b", a, b);
                end
```

```
if ({n, z, v, c} !== {nexp, zexp, vexp, cexp}) begin
                    flagerr++; // carry hatalarini say
                    $display("nzvc icin yanlis deger, op: %b, beklenen nzvc:
%b,%b,%b,%b, devre: %b,%b,%b,%b", op, nexp, zexp, vexp, cexp, n, z, v, c);
                    $display("|--a: %b, b: %b, s: %b", a, b, s);
                end
           ntest++;
            end
            $display("Simulasyon tamamlandi. %d farkli testte, toplamda %d
sonuc hatasi, %d flag hatasi mevcut", ntest, serr, flagerr);
        end
        else
            $display("dosyayi acamadik");
        $fclose(fd);
        $stop;
    end
endmodule
```



Şekil 7 dalga görüntüsü




Analysis & Synthesis Resource Usage Summary


Resource

Usage

<<Filter>>



Şekil 9 RTL devre şeması



Şekil 10 Eşleştirme Ardı Devre Şeması



Şekil 11Fitting Technology Map Viewer

2.3 Deneyin Yorumu

Basit şekilde yazılan testbench dosyasında 9 adet farklı giriş cıkış kombinasyonu denendi. 2 adet 32 bitlik ve 1 adet 3 bitlik girişimiz olduğu icin her n v z c bayrağını kullanabilmek için özel 32 bit değerler seçilmeye özen gösteridli. Verilen testbench dosyasında ise giriş cıkış icin fazla miktarda kombinasyon vardı. Bu giriş çıkış değerleri txt formatında bir dosyadaydı. Bu dosya dosya okuma fonksiyonları kullanılarak testbenchde giriş çıkış olarak kullanıldı. Bunun bize sağladığı daha çok veri olduğu içinneredeyse tüm hataları simülasyonda görmemize olanak sağladı. Şekil 6 ve Şekil 7' de belirtilen simülasyon sonuçları arasında belirli farklar gözlenmektedir. Bu farkların sebebi iki testbench arasındaki kod farkları ve kontrol mekanizması olmaktadır.