Scalone Układy I Systemy Elektroniczne

Grupa Numer:

7

Czw. 8:00

Autor:

Paweł Michalcewicz

Ćwiczenie numer:

1

Projekt bramki NAND

Data wykonania:

3.12.2024

Data wysłania:


4.12.2024

1. Cel ćwiczenia

Celem ćwiczenia było zaprojektowanie bramki NAND w środowisku CADENCE Virtuoso. W ramach pracy należało, zgodnie z instrukcją, opracować jej układ topograficzny, a następnie przeprowadzić symulację parametryczną, która pozwoli na zoptymalizowanie wymiarów tranzystorów. Ostatecznie projekt obejmuje wykonanie symulacji weryfikującej poprawność działania układu oraz ekstrakcję kluczowych parametrów. Cały projekt został wykonany krok po kroku na podstawie instrukcji laboratoryjnej przedmiotu SUiSE.

Wszystkie pliki projektu znajdują się w katalogu: `/home/us0308/projekt_IC_NAND`.

2. Symulacja parametryczna, w celu dobrania szerokości tranzystorów:




Zrzut Ekranu 1 Obliczenie optymalnej szerokości tranzystorów

Dzięki przeprowadzonej analizie parametrycznej, z pomocą markera, obliczyłem odpowiednią szerokość tranzystorów. Wyniosła ona 565 nm.


3. Layout:

a) Symulacja DRC:




Zrzut Ekranu 2 Pomyślny przebieg symulacji DRC

b) Symulacja LVS



Zrzut Ekranu 3 Pomyślny przebieg symulacji LVS


4. Ekstrakcja:



Zrzut Ekranu 4 Pomyślny przebieg ekstrakcji

5. Wyznaczenie marginesów zakłóceń:

a) OUT1: A =1, B = ↑



Zrzut Ekranu 5 Wyznaczenie marginesu zakłóceń dla OUT1

Dane:

 $V_{OH} = 1,647 V$

 $V_{IH} = 1,177 V$

 $V_{IL} = 0,880 V$


 $V_{OL} = 0,067 V$

Obliczenia:

$$M_H = V_{OH} - V_{IH} = 1.647 \text{ V} - 1.177 \text{ V} = \textbf{0.470 V}$$

$$M_L = V_{IL} - V_{OL} = 0,880 \text{ V} - 0.067 \text{ V} = \textbf{0.813 V}$$

b) OUT2: $A = \uparrow$, B = 1



Zrzut Ekranu 6 Wyznaczenie marginesu zakłóceń dla OUT2

Dane:

 $V_{OH} = 1,661 \text{ V}$

 $V_{IH} = 1,004 V$

 $V_{IL} = 0,650 \text{ V}$


 $V_{OL} = 0,123 V$

Obliczenia:

$$M_H = V_{OH} - V_{IH} = 1.661 \text{ V} - 1.004 \text{ V} = \textbf{0.657 V}$$

$$M_L = V_{IL} - V_{OL} = 0,650 \text{ V} - 0.123 \text{ V} = 0.527 \text{ V}$$

c) OUT3: $A = \uparrow$, $B = \uparrow$



Zrzut Ekranu 7 Wyznaczenie marginesu zakłóceń dla OUT3

Dane:

 $V_{OH} = 1,641 V$

 V_{IH} = 1,024 V

 $V_{IL} = 0,681V$


 $V_{OL} = 0,110 V$

Obliczenia:


$$M_H = V_{OH} - V_{IH} = 1.641 \text{ V} - 1.024 \text{ V} = \textbf{0.617 V}$$

 $M_L = V_{IL} - V_{OL} = 0,681 \text{ V} - 0.110 \text{ V} = 0.574 \text{ V}$

6. Przebiegi i parametry czasowe:




Zrzut Ekranu 8 Przebiegi czasowe bramki NAND



Zrzut Ekranu 9 Przebiegi czasowe na jednym wykresie – pomiar czasu propagacji

Czasy propagacji dla każdego punktu:

	Punkt 1	Punkt 2	Punkt 3	Punkt 4	Punkt 5	Punkt 6
t out [ns]	10,096	20,197	30,172	40,156	50,094	60,2
t in [ns]	10,05	20,15	30,1	40,1	50,05	60,15
tp [ns]	0,046	0,047	0,072	0,056	0,044	0,05
Δtp[ns]	0,0525					



Zrzut Ekranu 10 Wyznaczanie czasu narastania

Obliczenia:

Do obliczeń ustawiłem markery na 0.9*1.8=1.62 V oraz 0.1*1.8 =0.18 V, aby odczytać 90% oraz 10% całkowitej wartości amplitudy.

$$t_r = t_{90\%} - t_{10\%} = 10.131 - 30,068 =$$
63 ps



Zrzut Ekranu 11 Wyznaczanie czasu opadania

Obliczenia:

Do obliczeń ustawiłem markery na 0.9*1.8=1.62 V oraz 0.1*1.8 =0.18 V, aby odczytać 90% oraz 10% całkowitej wartości amplitudy.


$$t_f = t_{10\%} - t_{90\%} = 20.236 \text{ ns} - 20,164 \text{ ns} = 72 \text{ ps}$$

7. Wyznaczanie średniego poboru mocy:



Zrzut Ekranu 12 Przebiegi czasowe potrzebne do wyznaczania poboru mocy

Do obliczeń wykorzystałem kondensator o pojemności 10fF.



Zrzut Ekranu 13 Widok na kalkulator

Do obliczeń wykorzystałem kondensator o pojemności 10fF.

Odczytany wynik: Psr = 81.38 fW