




CIRCUITS INTEGRES

TP : CONCEPTION DES PORTES LOGIQUES



ENCADRE PAR : AHAITOUF ALI

REALISE PAR : ABAlJI MOHAMED

INVERSEUR CMOS

a) Réalisation la layout d'un inverseur CMOS.

Nous avons exploré à la conception d'un inverseur CMOS en utilisant le logiciel Microwind.








Image de Layout de l'inverseur CMOS conçue par Microwind.

b) Simulation (V_e et V_s en fonction du temps).

Nous constatons que le fonctionnement du circuit de layout dans le logiciel Microwind est conforme aux attentes, démontrant ainsi la validité de la conception de l'inverseur CMOS.



c) Caractéristique $V_s(V_e)$.




Commentaire :


Si les largeurs des transistors N et P dans votre inverseur CMOS sont égales ($W_n=W_p$), cela peut causer une asymétrie dans le fonctionnement du circuit en raison des différences intrinsèques entre les transistors N et P. Pour atteindre une symétrie optimale, il est généralement recommandé d'ajuster les dimensions des transistors de manière à ce que la largeur du transistor P soit supérieure à celle du transistor N. Cela compense les disparités de performances entre les deux types de transistors et peut conduire à une réponse plus équilibrée de l'inverseur.

d) Obtenu la symétrie.


Pour que l'inverseur bascule à $V_{dd}/2$, il faut dimensionner la largeur de grille des transistors.



$$W_p = 2.14 W_n.$$




e) Caractéristiques tension-courant :



On constate l'apparition de pics de courant d'environ 0,427 mA pendant la phase de montée et la phase de descente. Ces pics résultent de courts-circuits qui se produisent lorsque les deux transistors sont passants simultanément. Afin de réduire ce phénomène, il est nécessaire d'avoir un signal d'entrée avec des fronts très rapides. Pour atteindre cet objectif, nous allons rechercher la fréquence de commutation idéale qui nous permettra d'obtenir les résultats **escomptés**.

f) Fréquence mis-en-jeu



La fréquence de commutation se réfère à la vitesse à laquelle les transistors dans le circuit CMOS passent de l'état actif à l'état inactif et vice versa.

Label name : ve

DC Supply Clock Pulse Sinus Variable Ground PWL Math

Parameters

Level 1 (V): 5

Level 0 (V): 0.000

Time low (tl): 0.550 ns

Rise time (tr): 0.005 ns

Time high (th): 0.550 ns

Fall time (tf): 0.005 ns



Slower Faster ~Last Clock

Assign Cancel Visible in simu


PORTES LOGIQUES DE BASE

1) Porte NAND :


a) Layout.



b) Simulation.





Inverseur CMOS utilisant NAND.




2) Porte NOR :


c) Layout.



d) Simulation.




Inverseur CMOS utilisant NOR.



FONCTIONS LOGIQUES


3) $F1 = \neg(AB + C(D + E))$

a) Layout.




b) Simulation.

A	B	C	D	E	$\neg((A \wedge B) \vee (C \wedge (D \vee E)))$
F	F	F	F	F	T
F	F	F	F	T	T
F	F	F	T	F	T
F	F	F	T	T	T
F	F	T	F	F	T
F	F	T	F	T	F
F	F	T	T	F	F
F	F	T	T	T	F
F	T	F	F	F	T
F	T	F	F	T	T
F	T	F	T	F	T
F	T	F	T	T	T
F	T	T	F	F	T
F	T	T	F	T	F
F	T	T	T	F	F
T	F	F	F	F	T
T	F	F	F	T	T
T	F	F	T	F	T
T	F	F	T	T	T
T	F	T	F	F	T
T	F	T	F	T	F
T	F	T	T	F	F
T	F	T	T	T	F
T	T	F	F	F	F
T	T	F	F	T	F
T	T	F	T	F	F
T	T	F	T	T	F
T	T	T	F	F	F
I	I	I	F	I	F
T	T	T	T	F	F
I	I	I	I	I	F



4) $F2 = \neg(AB+(C+D)(E+F)+G)$

a) Layout.



c) Simulation.

A	B	C	D	E	G	$\neg((A \wedge B) \vee (((C \vee D) \wedge (E \vee 1)) \vee G))$
F	F	F	F	F	F	T
F	F	F	F	F	T	F
F	F	F	F	T	F	T
F	F	F	F	T	T	F
F	F	F	T	F	F	T
F	F	F	T	F	T	F
F	F	F	T	T	F	F
F	F	T	F	F	F	T
F	F	T	F	F	T	F
F	F	T	F	T	F	F
F	F	T	F	T	T	F
F	F	T	T	F	F	T
F	F	T	T	F	T	F
F	F	T	T	T	F	F
F	T	F	F	F	F	T
F	T	F	F	F	T	F
F	T	F	F	T	F	T
F	T	F	F	T	T	F
F	T	F	T	F	F	T
F	T	F	T	F	T	F
F	T	F	T	T	F	F
F	T	T	F	F	F	T
F	T	T	F	F	T	F
F	T	T	F	T	F	F
F	T	T	F	T	T	F
F	T	T	T	F	F	T
F	T	T	T	F	T	F
F	T	T	T	T	F	F

T	F	F	F	F	F	T
T	F	F	F	F	T	F
T	F	F	F	T	F	T
T	F	F	F	T	T	F
T	F	F	T	F	F	T
T	F	F	T	F	T	F
T	F	F	T	T	F	F
T	F	F	T	T	T	F
T	F	T	F	F	F	T
T	F	T	F	F	T	F
T	F	T	F	T	F	F
T	F	T	T	F	F	T
T	F	T	T	F	T	F
T	F	T	T	T	T	F
T	T	F	F	F	F	F
T	T	F	F	F	T	F
T	T	F	F	T	F	F
T	T	F	T	F	F	F
T	T	F	T	F	T	F
T	T	F	T	T	T	F
T	T	T	F	F	F	F
T	T	T	F	F	T	F
T	T	T	F	T	F	F
T	T	T	F	T	T	F
T	T	T	T	F	F	F
T	T	T	T	F	T	F
T	T	T	T	T	T	F

