### فهرست

۲		مه مدار منطق	مقد
٧		ایش شماره ۱	آزما
٨		ایش شماره ۲	أزما
١.	•	ایش شماره ۳	أزما
١,	1	ایش شماره ۴	أزما
١,	F	ایش شماره ۵	آزما
	Λ		
۱٬	9	ایش شماره ۷	آزما
۲	1	ایش شماره ۸	آزما
۲	Δ	ایش شماره ۹	آزما
۲۸	٨١	ایش شماره ۰	آزما
	١		
۳	1	ایش شماره ۲	آزما
	Ψ		
	۶		

🖽 آلبرت انیشتین : هیچ کاری برای انسان سختتر از فکرکردن نیست.

⊞ اصل چهارم بیل گیتس: اگر فکر می کنید، آموزگارتان سختگیر است، سخت در اشتباه هستید. پس از استخدام شدن متوجه خواهید شد که رئیس شما خیلی سختگیرتر از آموزگارتان است، چون امنیت شغلی آموزگارتان را ندارد! پیش از انجام آزمایش لازم است که با مفاهیم زیر به خوبی آشنا باشید:


١ مبناء ها

ده دهی	دودویی	هشتایی	شائزده تایی
00	0000	00	0
01	0001	01	1
02	0010	02	2
03	0011	03	2 3
04	0100	04	4
05	0101	05	5
06	0110	06	6
07	0111	07	7
08	1000	10	8
09	1001	11	9
10	1010	12	A
11	1011	13	В
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F
16	10000	20	10
17	10001	21	11
18	10010	22	12
19	10011	23	13
20	10100	24	14
21	10101	25	15
22	10110	26	16
23	10111	27	17
24	11000	30	18
25	11001	31	19
26	11010	32	1A
27	11011	33	1B
28	11100	34	1C
29	11101	35	1D
30	11110	36	1E
31	11111	37	1F


# ۲- محاسبات دودویی

A+B	نقلى	جمع
0+0	0	0
0+1	0	1
1+0	0	1
1+1	1	0

- ۳- کدهای دیجیتال
- ۴- سطوح دیجیتال صفر و یک منطقی



- ۵- شکل موج های دیجیتال
  - موج مربعی و پالس
  - تفاوت سطح و لبه
- ۶- آشنایی با قطعات الکترونیک
- مقاومت ، خازن ، سلف ، ديود ، ترانزيستور ، ٧-SEGMENT ، LED ، برد بورد




۷- آشنایی با گیت های منطقی


سعبل منطقی	جدول صحت	نماد مورد استفاده در جبر بول
A	A Y 0 0 1 1	Y- <b></b>
A	A Y 0 1 1 0	Y-X
â=	A B Y 0 0 0 0 1 0 1 0 0 1 1 1	Y = A-B
A	A B Y 0 0 1 0 1 1 1 0 1 1 1 0	Y = Ā·B
A.—	A B Y 0 0 0 0 1 1 1 0 1 1 1 1	Y=A+B
A	A B Y 0 0 1 0 1 0 1 0 0 1 1 0	Y= <del>A+ B</del>
A	A B Y 0 0 0 0 1 1 1 0 1 1 1 0	Y <b>=</b> A⊕B
A →	A B Y 0 0 1 0 1 0 1 0 0 1 1 1 1	Y <b>=</b> <del>Ā⊕B</del>

- ۸- آشنایی با مدارهای داخلی گیت های دیجیتال
- : کنید و نتایج را ثبت کنید abla


Α	В	OUT
0	0	
0	1	
1	0	
1	1	




Α	В	OUT
0	0	
0	1	
1	0	
1	1	









Α	В	OUT
0	0	
0	1	
1	0	
1	1	







### ۹- تعریف آی سی

# 20 19 18 17 16 15 14 13 12 11




### ۱۰- انواع آی سی های دیجیتال از نظر تراکم

SSI	Small Scale Integration
MSI	Medium Scale Integration
LSI	Large Scale Integration
VLSI	Very Large Scale Integration
SLSI	Super Large Scale Integration
ULSI	Ultra Large Scale Integration

۱۱- منابع تغذیه و ولتاژ تغذیه آی سی ها

ACTIVE LOW & ACTIVE HIGH -17


۱۳- شناسایی پایه های آی سی های دیجیتال




 $_{\circ}$  دانشجوی گرامی جدول زیر را در هر جلسه به همراه داشته باشید این جدول ارزیابی شما در تمرینات می باشد .

ملاحظه	شماره صفحه	موضوع تمرين	رديف
			١
			٢
			٣
			۴
			۵
			۶
			٧
			٨
			٩
			1.
			11
			17
			۱۳
			14
			۱۵
			18
			۱۷
			١٨
			۱۹
			۲۰
			۲۱
			۲۲
			۲۳
			74
			۲۵
			75
			۲۷
			۲۸
			۲۹
			٣٠
			٣١
			٣٢
			٣٣
			٣۴


# آزمایش شماره ۱: مدار تمام جمع کننده آزمایش شماره ۱



## & تمرین ۱: مدار نیم جمع کننده




## & تمرین $\Upsilon$ : مدار تابع رسم شده




F = x + y'z جدول درستی و دیاگرام منطقی برای


## آزمایش شماره ۲: مدار جمع کننده چهاربیتی




- $^{\circ}$  تمرین ۱ : آی سی ۷۴۸۲ شامل دو مدار تمام جمع کننده می باشد این آی سی را در شبیه ساز تست نمایید .
  - $^{\circ}$  تمرین  $^{\circ}$ : با کمک آی سی ۷۴۸۲ یک جمع کننده  $^{\circ}$  بیتی طراحی و تست نمایید .
- & تمرین ۳: با کمک آی سی ۷۴۸۲ یک جمع کننده ۸ بیتی و یک جمع کننده ۱۶ بیتی طراحی و تست نمایید .
  - ه تمرین \*: مدار افزایشگر دودویی با کمک نیم جمع کننده ها



CF , OF , SF , ZF پرچم های گر به همراه پرچم های  $^{\circ}$  CF , OF , SF , ZF های  $^{\circ}$ 




& تمرین ?: مدار جمع کننده – تفریق گر به کمک آی سی V\$AV ( جمع کننده ? بیتی )



جمع کننده - تفریقگر چهار بیت


### آزمایش شماره ۳: دیکدر و انکدر

: کنید و نتایج را ثبت کنید v



						D0
20	D0	D1	D2	D3	АВ	D1
	1	0	0	0		- B
	0	1	0	0		
	0	0	1	0		D2 -
	0	0	0	1		
						D3 -

به کمک دو دیکدر  $4 \times 1$  یک دیکدر  $\times 7$  طراحی کنید  $\nabla$ 




یک دیکدر 8 × 3 (یا 3 به 8) ساخته شده با دو دیکدر 4 × 2

۵ تمرین ۱ : ساخت دیکدر ۵ به ۳۲ با دیکدر های ۳ به ۸ و ورودی فعالساز و یک دیکدر ۲ به ۴ ( دیکدر از عبارت ۲۴dec استفاده کنید . )


تهیه شده توسط: مسعود دلدار


۵ تمرین ۲: آی سی ۷۴۱۳۹ را تست کنید.


# آزمایش شماره ۴: مولتی پلکسر و دی مولتی پلکسر



∨ آزمایش های زیر را انجام و نتایج را ثبت کنید :









v آی سی v۴۱۵۳ را تست کنید .

 $^{\circ}$  تمرین ۱ : به کمک  $^{\circ}$  مولتی پلکسر ۱×۲ یک مولتی پلکسر ۱×۲ چهار تایی طراحی و تست کنید .



 $^{\circ}$  تمرین  $^{\circ}$  : آی سی  $^{\circ}$  ۷۴۱۵۷ یک مولتی پلکسر  $^{\circ}$  پهارتایی است آنرا تست کنید .




خروجیهای داده ۷	انتخاب	8.18
7 1313 (5.5)	سعاب	اناه در
مام 0	X	1
نتخاب ورودی های داده 🔏	0	Ô
نتخاب و رودی های داده B	1	0

آی سی مولتی پلکسر 1×2، 74157 چهار تایی

تهيه شده توسط: مسعود دلدار

 $\wedge$  تمرین ت: تست آی سی ۷۴۱۵۱ ( مولتی پلکسر ۱×۸ )  $\wedge$ 




جدول تابع انتخاب آگاه گر خروجی Y S X X X 1 0 0 0 0 0 0 D00 0 D10 1 0 D2 D3 0 0 1 1 D40 1 0 10 D51 D60 1 D70

آى سى مولتى پلكسىر 1×8، نوع 74151

 $^{\circ}$  تمرین  $^{\circ}$ : به کمک آی سی ۷۴۱۵۷ یک مولتی پلکسر ۱ $^{\circ}$  چهاربیتی طراحی کنید .


## آزمایش شماره ۵: آشنایی با فلیپ فلاپها

# jk تست آی سی ۷۴۷۶ شامل دو عدد فلیپ فلاپ v



آى سى فليپ فلاپ دوتايي تابع - متبوع JK نوع 7476


# D تست آی سی ۷۴۷۴ شامل دو عدد فلیپ فلاپ $\nabla$




	ورودىها							
PR	CLR	СК	D	Q	Q'			
0	1 .	X	X	1	0			
1	0	X	X	0	1			
0	0	X	X	1	1			
1	1	1	0	0	1			
1	1	1	1	1	0			
1	1	0	X	غيير	بلات			

آى سى فليپ فلاپ D حساس به نوع لبه مثبت

& تمرین ۱ : فلیپ فلاپهای زیر را در نرم افزار تست نمایید و نتایج را ثبت کنید ( برای فلیپ فلاپ D از عبارات DFF او یا DFF استفاده کنید )





(ب) جدول مشخصه

فليپ فلاپ D

 D	0	
C	Q	
1		_
-		

J	K	Q(t+1)	
0	0	Q (t)	بلاتغيير
0	1	0	باک شدن، 0
1	0	1	نشانده شدن، 1
1	1	Q'(t)	متمم


(ب) جدول مشخصه




فليني فلاپ JK


0	Q(t+1)	بلاتغيير	
ĭ	δ.(t) δ(t.)	متمم	

فليپ فلاپ T



. تمرین  $\Upsilon$ : مدار ضرب کننده دوبیتی را تست و نتایج را ثبت کنید &







ضرب دودویی 2 بیت در 2 بیت

## آزمایش شماره ۶: ثبات register

. ثبات ۴ بیتی زیر را یکبار بدون پایه پاک کننده و بار دیگر با پایه پاک کننده تست کنید abla






۵ تمرین ۱ : آی سی های ۷۴۷۷ و ۷۴۷۵ ثباتهای ۴ بیتی هستند آنها را تست کنید . سعی کنید به کمک آنها ثباتهای ۸ بیتی و ۱۶ بیتی طراحی کنید .


۵ تمرین ۲ : آی سی های ۷۴۳۷۳ و ۷۴۳۷۳b ثباتهای ۸ بیتی هستند آنها را تست کنید . سعی کنید به کمک آنها ثباتهای ۱۶ بیتی و ۳۲ بیتی طراحی کنید . قسمتی از مدار داخلی در شکل فوق دیده می شود .

تهیه شده توسط: مسعود دلدار

آزمایش شماره ۷: مدار منطق



. مقایسه کننده  $\Upsilon$  بیتی با  $\Upsilon$  ثبات  $\Upsilon$  بیتی طراحی و تست نمایید .




 $_{\odot}$  تمرین ۱ : مدار منطقی طراحی کنید که جدول زیر را تحقق بخشد .

SY	S١	S·	out
•	•	•	AND
•	•	١	OR
٠	١	•	XOR
•	١	١	XNOR
)	•	•	NAND
)	•	١	NOR
١	١	•	NOT A
)	١	١	BUFFER

 $^{\circ}$  تمرین  $^{\circ}$  : آی سی ۷۴۸۵ را که یک مقایسه گر چهاربیتی می باشد را تست کنید .


### آزمایش شماره ۸: شیفت رجیسترها

▼ با استفاده از فلیپ فلاپ D یک شیفت رجیستر طراحی کنید . SIPO



۷ آزمایش های زیر را انجام و نتایج را ثبت کنید:

ا با استفاده از آی سی ho au au au au ( شیفت رجیستر ho بیتی ho au au ) موارد زیر را بدست آورید :




در حالت عادی بایستی یکی از پایه های ۲ یا ۱ به یک منطقی متصل شوند و اطلاعات دودویی به پایه دیگر متصل شود . پایه ۹ بایستی به یک منطقی متصل شود .

با اعمال پالس ساعت به پایه  $\Lambda$  اطلاعات قرار گرفته در A به B و ... و B به H انتقال می یابد و اگر این آی سی با آی سی دیگری سری نشده باشد اطلاعات H از بین خواهد رفت .

برای صفر کردن محتویات تمام رجیسترها بایستی پایه ۹ به صفر منطقی وصل شود .

### ا با استفاده از آی سی m V۴۱۶۵ ( شیفت رجیستر m PISO ) موارد زیر را انجام دهید : m 1




برای دادن اطلاعات به صورت موازی بایستی اطلاعات ورودی از طریق مقاومتهای یک کیلو اهمی به ورودیهای A الی H وصل شود که در این حالت با صفر کردن پایه ۱ این اطلاعات در داخل آی سی ذخیره می شود و عمل شیفت با یک کردن پایه ۱ امکان پذیر می باشد .

در حالت عادی بایستی پایه ۱۵ به صفر وصل شود .


با اعمال پالس ساعت به پایه ۲ اطلاعات یک بیت به سمت راست شیفت می یابد یعنی از ۱۰ به A و از A به B و ... و همینطور تا G و اطلاعات G و اطلاعات G و اطلاعات رجیستر G و الم

۵ تمرین۱: شیفت رجیستر ۴ بیتی زیر را تست کنید. (این مدار هم بصورت رجیستر و هم شیفت رجیستر عمل می کند)




	كنترل شيوه	
عملكرد ثبات	So	S1
بلاتفيير	0	0
شبيفت ب راست (پايين)	1	0
شيفت به جب (بالا)	0	1
بار شدن موازی	1	1

۵ تمرین۲: شیفت ترکیبی زیر را تست کنید.




۵ تمرین۳: آی سی ۷۴۱۹۵ را تست کنید.



جدول تابع  $\frac{\text{etector of the problem}}{\text{of the problem}}$   $\frac{1}{J}$   $\frac{\text{etector of the problem}}{J}$   $\frac{Q(\text{etector of the problem})}{J}$   $\frac{1}{J}$   $\frac{$ 

آی سی شیفت رجیستر 74195 با بار شدن موازی

۵ تمرین۴: آی سی ۷۴۱۹۴ را تست کنید.




جدول تابع


	حالت		حا	
پاک	مباعث	<i>S</i> 1	50	تابع
0 1 1	<i>X</i> ↑	<i>X</i> 0 0	<i>X</i> 0 1	پاک شدن خروجی عدم تغییر در خروجی شیفت به راست در جهت QA به
1	<b>†</b>	1	0	QA به QD. SIR شیفت به چپ در جهت QD به QD به QA. SIL
1	<b>↑</b>	1	1	ورودی بار شدن موازی داده

آی سی شیقت رجیستر دو طرفه با بار شدن موازی نوع 74194


 $^{\circ}$  تمرین  $^{\circ}$ : با کمک مدارهای این آزمایش مداری بصورت دیاگرام زیر طراحی کنید .



آزمایش شماره ۹: شمارنده




# . آی سی ۷۴۹۳ یک شمارنده صعودی است آنرا تست کنید . abla



& تمرین ۱ : یک شمارنده از صفر تا ۹۹ طراحی کنید .


& تمرین ۲ : *شمارنده زیر را تست کنید . این شمارنده قابلیت شمارش از یک عدد مشخص را دارد .* 



شمارنده دودویی 4 بیتی با بارشدن موازی و پاک شدن همزمان

ساعت	پاک شدن	بارشدن	افزايش	عمل
t	0	0	0	بلاتغيير
i	0	0	1	1 واحد افزایش شمارش بارکردن ورودی های Io تا I3
Ť	0	1	×	بارکردن ورودی های ۱۵ تا ۱3
Ť	1	×	×	پاک کردن خروجی ها به 0

. تمرین $\mathbf{r}$ : آی سی ۷۴۱۶۱ را تست کنید &




جدول تابع

ابع الم	شمارش	بار	ساعت	پاک کنن <i>د</i> ،
باک کردن خروجی به <sub>0</sub> بار کردن داده ورودی در در شرقه درد در	X X	<i>X</i>	X ↑	0
شمارش تا عدد دودویی بعدی عدم تغییر در خروجی	1	1	Ţ	1

آی سی شمارنده دودویی 74161 با بار شدن موازی

### آزمایش شماره ۱۰: طراحی مدار گذرگاه

. در مدار شکل زیر به جای ثباتها می توانید از آی سی مربوط به رجیستر استفاده کنید abla




سیستم گذرگاه برای چهار ثبات

جدول تابع برای گذرگاه

5,	So	نباتي كه انتخاب مي شو د
0	0	A
0	1	В
1	0	C
1	1	D


ابتدا مدار زیر را تست کنید . (گذر گاه تک بیتی ) v



- √ اکنون با استفاده از مدار فوق یک گذرگاه چهاربیتی طراحی کنید .
- . برای بافر از عبارات decrf ستفاده کنید . برای دیکدر از decrf استفاده کنید v

آزمایش شماره ۱۱: طراحی مدار حساب


در مدار زیر به جای تمام جمع کننده ها از آی سی ۷۴۸۳ استفاده کنید .



جدول تابع مدار حساب

	ائتخاب		ورودي	خروجي	
S,	So	C.	Y	$D = A + Y + C_{\rm in}$	ريزعمل
0	0	0	В	D = A + B	جمع
0	0	1	В	D=A+B+1	جمع با نقلی
0	1	0	$\overline{B}$	$D = A + \overline{B}$	تفریق با فرض
0	1	1	$\overline{B}$	$D = A + \overline{B} + 1$	تفريق
1	0	0	0	D = A	انتقال ٨
1	0	1	0	D=A+1	افزایش A
1	1	0	1	D = A - 1	کامش A
1	1	1	1	D = A	انتقال A


# BCD متمرین : جمع کننده &



نمودار بلوكي يك جمعكننده BCD

# ALU قزمایش شماره ۱۲: طراحی مدار محاسبه و منطق


. آی سی ۷۴۱۸۱ را تست و نتایج را ثبت کنید au



جدول صحت آی سی ۷۴۱۸۱

	SEI E	CTION	200		ACTIVE-HIGH DA	TA
	JEEL	CHON		M = H	M = L; ARITHM	ETIC OPERATIONS
S3	S2	S1	S0	LOGIC FUNCTIONS	C <sub>n</sub> = H (no carry)	C <sub>n</sub> = L (with carry)
L	L	L	L	F=A	F = A	F = A PLUS 1
L.	L	L	н	$F = \overline{A + B}$	F = A + B	F = (A + B) PLUS 1
L	L	н	L	F = AB	F = A + B	F = (A + B) PLUS 1
L	L	н	н	F = 0	F = MINUS 1 (2's COMPL)	F = ZERO
L	н	L	L	F = AB	F = A PLUS AB	F = A PLUS AB PLUS 1
L	н	L	н	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS
L	н	н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B
L	H	H	н	F = AB	F = AB MINUS 1	F = AB
Н	L	L	L	F = A + B	F = A PLUS AB	F = A PLUS AB PLUS 1
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1
Н	L	H	L	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS 1
H	L	H	н	F = AB	F = AB MINUS 1	F = AB
н	н	L	L	F = 1	F = A	F = A PLUS A PLUS 1
н	н	L	н	$F = A + \overline{B}$	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1
н	H	н	L	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1
н	Н	H	н	F = A	F = A MINUS 1	F = A

 $^{\circ}$  تمرین ۱ : ابتدا مدار تک بیتی زیر را طراحی و تست کنید و سپس یک مدار چهار بیتی از آن طراحی نمایید .




ا یک طبقه از واحد حساب، منطق و شیفت

جدول تابع براي واحد حساب، منطق و شيفت

	انتخاب كننده عمل				.1	1>
s,	S2	S,	So	Cia	عىل	تاي
0	0	0	0	0	F = A	انتقال
0	0	0	0	1	F = A + 1	افزايش
0	0	0	1	0	F = A + B	جمع
0	0	0	1	1	F = A + B + 1	جمع با رقم
0	0	1.	0	0		تفريق با قرهٔ
0	0	1	0	1	$F = A + \overline{B} + 1$	تفريق
0	0	1	1	0	F = A - 1	کاهش A
0	0	€1	1	1	F = A	انتفال A
0	1	0	0	×	$F = A \wedge B$	AND
0	1	0	1	×	$F = A \vee B$	OR
0	1	1	0	×	$F = A \oplus B$	XOR
0	1	1	1	×	$F = \overline{A}$ A	متمم كردن
1	0	×	×	×	راست و به داخل <i>F</i> = shr <i>A</i>	ئىفت A بە
1	1	×	×	×	ج ب و به داخل F = shl A	شفت A به

. تمرین ۲ : یک **ALU** هشت بیتی به همراه ثبات پرچم طراحی کنید &



بيتهاى ثبات وضعيت


. تمرین  $^{\circ}$ : یک **ALU** تک بیتی با جدول صحت زیر طراحی کنید  $^{\circ}$ 


	S.	SI
AND	•	•
OR	١	•
NOT B	•	١
A+B	١	١

 $\Delta$  تمرین  $^*$ : یک **ALU** تک بیتی با جدول صحت زیر طراحی کنید .

	S٠	S١	F
AND	•	٠	•
OR	١	٠	•
NOT A	•	١	•
A+B	١	١	•
A-B	)	١	١

آزمایش شماره ۱۳: طراحی واحد کنترل





کد دو دو یی	SELA -	SELB	SELD
000	ورودى	ورودي	مج
001	R1	R1	R1
010	R2	R2	R2
011	R3	R3	R3
100	R4	R4	R4
101	R5	R5	R5
110	R6	R6	R6
111	R7	R7	R7

OPR انتخابگر	عمل	سبل
00000	انتقال A	TSFA
00001	افزایش A	INCA
00010	A+B جسم	ADD
00101	تغريق A−B	SUB
00110	کامش A	DECA
01000	AND ثباتهای A و B	AND
01010	OR ثبات مای A و B	OR
01100	XOR ئبات ماي A و B	XOR
01110	متمم کردن A	COMA
10000	شیفت A به راست	SHRA
11000	شفت A به جب	SHLA


		دن سبل	مشخص کر		
ريزعمل	SELA	SELB	SELD	OPR	كلمه كنثرل
R1 ← R2 − R3	R2	R3	R1	SUB	010 011 001 00101
$R4 \leftarrow R4 \lor R5$	R4	R5	R4	OR	100 101 100 01010
$R6 \leftarrow R6 + 1$	R.5	-	R6	INCA	110 000 110 00001
$R7 \leftarrow R1$	R:	_	R7	TSFA	001 000 111 00000
Output $\leftarrow R2$	R2	_	None	TSFA	010 000 000 00000
Output - Input	Input	-	None	TSFA	000 000 000 00000
R4 ← sh1 R4	R4	-	R4	SHLA	100 000 100 11000
R5←0	· R5	R5	R5	XOR	101 101 101 01100

# طراحي به كمك MAXPLUS II ( با كمك HELP نرم افزار و جزوه روزبه عبداللهي )

ابتدا بر روی آیکن زیر کلیک کنید




صفحه زیر باز می شود .



ابتدا ایجاد یک فایل جدید .

File > New




در این قسمت می توان نوع ایجاد فایل را جهت طراحی انتخاب کرد در اینجا مثلاً graphic

سیس فایل ایجاد شده را با یک اسم ذخیره کنید .

جهت رسم شماتیک سخت افزار از مسیر زیر قطعات را پیدا کنید .


### Symbol > enter symbol

و یا بر روی صفحه شماتیک دو بار کلیک کنید . همچنین با دابل کلیک بر روی قسمت symbol libraries می توان قطعات و سمبل های مختلف را در قسمت symbol files پیدا کرد .




در قسمت symbol name نام قطعات را نوشته و ok مي كنيم .

جهت ایجاد پورت ورودی از عبارت input و جهت ایجاد پورت خروجی از عبارت output استفاده کنید .(bidir) پورت دو طرفه )



اسامی پورتهای ورودی و خروجی را می توان با دو بار کلیک کردن بر روی آنها تغییر داد .




بعد از اجرای سیم بندی طرح را ذخیره می کنیم .

# تعیین نوع تراشه :

پیش از کامپایل طرح تراشه ای را که می خواهیم طرح مورد نظر روی آن اجرا شود از مسیر زیر انتخاب می کنیم :

### Assign > device

فعلاً طرح تمام جمع كننده مثال فوق را بصورت زير تنظيم كنيد .




آزمایش سالم بودن اتصالات :

File > project > set project to current file

سپس

File > project > save & check

اگر خطایی وجود نداشته باشد تصویر زیر ظاهر می شود .




مراحل كامپايل كردن طرح:

MAX+plus II > Compiler

و سیس د کمه start را کلیک کنید .

با اتمام كامپايل تصوير زير ظاهر خواهد شد .



پس از کامپایل در قسمت filter > rpt دابل کلیک کرده گزارش کامپایل را می توان مشاهده کرد .

# مراحل شبیه سازی طرح :


ابتدا یک فایل جدید که قابلیت نمایش شکل موج ها را داشته باشد ایجاد می کنیم .

### File > new

سپس گزینه waveform editor file را با پسوند scf. را انتخاب می کنیم .

می توان از طریق مسیر زیر نام گره یا پورت ها را در قسمت node name وارد کرد .

#### Node > insert node




در قسمت default value می توان مقدار اولیه را وارد و دز قسمت I/O Type می توان نوع پورت را مشخص کرد .

همچنین بجای مسیر فوق می توان از طریق مسیر زیر نیز پورت های ورودی و خروجی را مشخص کرد . این مسیر بر مسیر فوق ترجیح داده می شود .

#### Node > enter node from SNF




با کلیک بر روی دکمه List لیستی از اسامی پورت های ورودی و خروجی در قسمت List های ورودی و خروجی در قسمت selected nodes & groups ایجاد می شود که با فشار دکمه <= این اسامی به قسمت selected nodes & groups منقل و سپس ok کنید .



فایل ایجاد شده را با همان اسم قبلی با پسوند SCf. ذخیره کنید .

برای تعیین پایان شبیه سازی مسیر زیر را طی کنید

File > end time



جهت تعیین مقدار ورودی ها از دکمه ها فوق کمک بگیرید .


از مسیر زیر می توان پایان شبیه سازی را تعیین کرد .

#### File > end time

از مسیر زیر می توان اندازه گرید را مشخص نمود .

### Options > grid size


جهت مقدار دهی به هر کدام از ورودی ها ابتدا روی هر ورودی کلیک کرده تا به رنگ آبی در آید سپس از آیکن های معرفی شده کمک بگیرید و سرانجام با درگ کردن در زمانهای دلخواه سیگنال های ورودی را تعریف کرده و ذخیره کنید




از مسیر زیر جهت شروع شبیه سازی کمک بگیرید

### Max+plus II > simulator


و سپس بر روی start کلیک کنید .







پیاده سازی تراشه

مسير زير را فعال كنيد .





با دو بار کلیک کردن روی صفحه نمایی از تراشه نشان داده می شود .



در شکل فوق پایه های ورودی و خروجی به رنگ آبی مشخص شده اند پایه های زمین و تغذیه و سایر پایه ها نیز دیده می شوند .

# ایجاد سمبل از روی طرح

ابتداء فایل قبلی را که ساخته ایم با پسوند gdf. باز می کنیم . سپس مسیر زیر را انتخاب می کنیم :


## File > create default symbol

با این کار سمبل جدیدی با پسوند sym. در داخل دایر کتوری پروژه ساخته می شود .

سپس فایل جدیدی را ساخته و مسیر زیر را انتخاب می کنیم :


### File > project > set project to current file

اینبار بجای وارد کردن نام قطعه در پنجره قطعات نام سمبل را ذکر می کنیم :




با استفاده از bus از مسیر زیر پروژه را تکمیل کنید .






سپس طرح را كامپايل مي كنيم .

جهت شبیه سازی مسیر قبلی را مجدد طی می کنیم




برای گره های گروهی از علامت مخصوص استفاده شده است . بر روی یکی از این گره های گروهی دو بار کلیک کرده صفحه زیر ظاهر می شود :




در این قسمت می توان نحوه نمایش سیگنال های گروهی را تعیین کرد .

با استفاده از دکمه 😿 برای سیگنال های گروهی مقدارهای زیر را وارد می کنیم .



پس از simulate نتایج زیر ظاهر می شود .



سعی کنید سیگنالهای تست بیشتری به مدار وارد و نتایج را بررسی کنید .