

LAPORAN SINGKAT

Desain dan Simulasi Schematic CMOS Inverter Menggunakan SkyWater 130nm

Xschem | ngspice | PDK SkyWater 130nm | Docker iic-osic-tools

Nama	Muhamad Dzaki Azradenis
NRP akhir	067
Digit terakhir NRP	7
File schematic	cmos_067.sch

1. Tujuan

Tujuan dari tugas ini adalah membuat desain schematic CMOS inverter menggunakan Xschem, melakukan simulasi transient menggunakan ngspice, serta menggunakan PDK SkyWater 130nm. Rangkaian dibuat berdasarkan ketentuan ukuran W/L transistor, yaitu panjang kanal menggunakan L minimum 0.15 μm dan lebar PMOS dibuat 3 kali lebar NMOS.

2. Tools yang Digunakan

- Xschem untuk menggambar schematic rangkaian CMOS inverter.
- ngspice untuk melakukan simulasi rangkaian.
- PDK SkyWater 130nm sebagai model teknologi transistor.
- Docker iic-osic-tools sebagai environment desain dan simulasi.


3. Parameter Desain

NRP berakhir dengan angka 7, sehingga lebar transistor NMOS dibuat 7 μm . Sesuai instruksi tugas, lebar PMOS dibuat 3 kali lebar NMOS, yaitu 21 μm . Panjang kanal kedua transistor menggunakan L minimum teknologi, yaitu 0.15 μm .

Transistor	Width (W)	Length (L)
NMOS	7 μm	0.15 μm
PMOS	21 μm	0.15 μm

4. Schematic CMOS Inverter

Gambar berikut menunjukkan schematic CMOS inverter yang dibuat menggunakan Xschem. Rangkaian terdiri dari satu transistor PMOS, satu transistor NMOS, sumber tegangan VDD sebesar 1.8 V, sumber input pulse, node input, node output, serta blok model TT_MODELS dan blok simulasi transient.




Gambar 1. Schematic CMOS inverter menggunakan Xschem

5. Simulasi Transient

Simulasi yang digunakan adalah transient analysis. Input menggunakan sinyal pulse dari 0 V sampai 1.8 V dengan parameter berikut:

```
pulse(0 1.8 0 100p 100p 5n 10n)
```



Gambar 2. Hasil simulasi transient $V(in)$ dan $V(out)$

6. Analisis Hasil

Berdasarkan hasil simulasi transient, keluaran $V(out)$ memiliki karakteristik berlawanan terhadap masukan $V(in)$. Ketika $V(in)$ berada pada level tinggi sekitar 1.8 V, $V(out)$ turun mendekati 0 V. Sebaliknya, ketika $V(in)$ berada pada level rendah, $V(out)$ naik mendekati 1.8 V.

Hasil tersebut menunjukkan bahwa rangkaian CMOS inverter telah bekerja sesuai prinsip dasar inverter digital, yaitu membalikkan logika masukan. Dengan demikian, desain schematic dan simulasi yang dilakukan telah sesuai dengan tujuan tugas.

7. Link Repository GitHub

File schematic dan screenshot hasil desain/simulasi telah diunggah ke repository GitHub berikut:

https://github.com/mdzakiazra/dsrt2026_muhamad-dzaki-azradenis

8. Kesimpulan

Desain schematic CMOS inverter menggunakan PDK SkyWater 130nm telah berhasil dibuat dan disimulasikan. Ukuran transistor yang digunakan adalah NMOS $W/L = 7/0.15 \mu\text{m}$ dan PMOS $W/L = 21/0.15 \mu\text{m}$. Hasil simulasi menunjukkan bahwa keluaran berlawanan dengan masukan, sehingga rangkaian bekerja sebagai inverter CMOS.