# TUTORIAL PARA SÍNTESE STANDARD-CELLS UTILIZANDO CADENCE

Matheus Moreira – Ricardo Guazzelli – Leonardo Rezende - Fernando Moraes Atualizado em - 19/agosto/2016

# Arquivos do projeto (detector de padrão) com ambiente de síntese e simulação

Passos para gerar o ambiente de trabalho para esse tutorial:

- ▲ Conectar-se ao servidor **kriti:** "ssh –X <usuário>@kriti.inf.pucrs.br"
- A Baixar o arquivo de distribuição:
  - "wget http://www.inf.pucrs.br/moraes/testa padrao.tar"
- Descompactar o arquivo: "tar -xvf testa\_padrao.tar"
- ▲ Ir para a raiz do projeto : "cd testa padrao"
- △ Carregar as ferramentas necessárias: "source /soft64/source\_gaph"
  - "module load incisive genus innovus"

Abaixo está a estrutura da distribuição, a qual contém quatro diretórios:

- △ constraint diretório que contém as restrições de projeto
- ▲ rtl diretório que contém a descrição em VHDL do projeto
- ▲ sim diretório que contém os ambientes de simulação para as diferentes etapas do projeto
- ▲ synthesis diretório que contém o ambiente de síntese do projeto

Para um novo circuito, deve-se editar os *scripts* de síntese e simulação. Apenas os arquivos marcados com "não alterar" são independentes do circuito a ser sintetizado.

#### Arquivos contidos na distribuição:

```
|-- constraint
   `-- busca padrao.sdc
                                              Restrições de timing particulares a cada circuito
|-- rtl
                                              Código VHDL do circuito
    `-- busca padrao.vhd
|-- sim
   |-- rtl
    | `-- file_list.f
                                              Script de simulação RTL
    I-- sdf
                                              Script de simulação com atraso de fio
         |-- file list.f
        `-- sdf cmd.cmd
                                              Script que diz qual o arquivo com os atrasos
    |-- synth
   | `-- file_list.f
                                              Script de simulação com atraso unitários após síntese lógica
     -- tb
        `-- tb_padrao.vhd
                                              Test bench utilizado pelas 3 simulações
    synthesis
    |-- Clock.ctstch
                                              Definições do clock para a geração da árvore de clock
    |-- comandos_gennus.txt
                                               Script para síntese lógica
                                              Não alterar, configuração da tecnologia - não depende do circuito
    |-- load.tcl
     `-- physical
                                               Alterar a 1<sup>a</sup> linha para apontar para o arquivo de configuração
         |-- 1 init.tcl
                                              Definição do roteamento de alimentação e polarização - não alterar
         |-- 2 power plan.tcl
                                              Posicionamento dos pinos de E/S e geração da árvore de clock
         |-- 3 pin clock.tcl
         |-- 4 nano route.tcl
                                              Roteamento - não alterar
                                              Células de preenhimento - não alterar
         |-- 5 fillers reports.tcl
         `-- 6 netlist sdf.tcl
                                              Alterar o nome de arquivo de saída
```

#### PRIMEIRA ETAPA DO FLUXO DE PROJETO - Simulação funcional no nclaunch

Ir para o ambiente de simulação rtl: cd sim/rtl

Observar o script de simulação fornecido: cat file list.f:


```
-smartorder -work work -V93 -top user_logic_tb -notimingchecks -gui -access +rw ../../rtl/busca_padrao.vhd ../tb/tb_padrao.vhd
```

#### onde:

- -smartorder indica que o compilador deve reconhecer a ordem hierárquica das descrições fornecidas
- ▲ -work define o nome da biblioteca onde serão armazenados os módulos compilados
- ▲ -V93 habilita características do VHDL93, como evitar a declaração de componentes
- $\land$  -top topo da hierarquia do projeto (*user logic tb* entidade do test bench)
- ▲ -notimingchecks desabilita verificações de timing
- → -gui habilita modo gráfico
- ▲ -access +rw acesso aos sinais internos do circuito para exibição

Executar o seguinte comando: irun -f file list.f. A ferramenta irun irá compilar e elaborar o projeto.

A interface do simulador é aberta. Selecionando-se o *top* (USER\_LOGIC\_TB) tem-se os sinais da entidade, os quais podem ser enviados para uma *waveform*, clicando no local indicado.




Inserir os seguintes sinais do **UUT** na waveform (clicar em UUT, e para cada sinal clicar no símbolo de *waveform*):

```
user_int slv_reg IP2Bus_Data
reseta_bit_slv_reg0 pixel endy
endx EA Bus2IP_WrCE
Bus2IP_Reset Bus2IP_Clk
```

Executar por 12 microsegundos (digitando *run* 12 us no console):

```
<u>F</u>ile
    Edit View Simulation Windows Help
                                                            cādence
                                             🖬 他 ㎡
       X 🗅 🛍 X
                     Text Search:
                     ™② 0 + 0 =
🐼 🐠 🚛
nesim>
ncsim>
ncsim>
ncsim>
ncsim>
ncsim> reset
Loaded snapshot work.user_logic_tb:tb_architecture
nesim>
ncsim> run 12 us
 SimVision
          simulator
3
```

Clicar no sinal de "=" para fazer um zoom dos 12 microssegundos, e depois com as barras verticais de "Baseline" e "TimeA" fazer um zoom entre 11,2 microssegundos e 11,8 microssegundos:



Para este circuito deve-se observar o sinal *user\_int* (interrupção gerada pelo UUT), e depois os dados em *slv\_ip2bus\_data*. A interpretação destes dados são: 2 matches do padrão a ser pesquisado em uma dada imagem, nos endereços (1,2) e (A,A).

Para sair, menu  $File \rightarrow Exit Sim Vision$ 

Observação: ao relançar uma simulação executar antes irun -clean

# ETAPA 2 - Síntese Lógica

- Ir para o diretório de síntese: cd ../../synthesis
- Para a síntese lógica será utilizada a ferramenta Genus da CADENCE. Para abrir a ferramenta digite: **genus -gui** (não executar com a opção '&', pois a ferramenta tem um *shell* interno).

Na interface gráfica poderão ser acompanhados as respostas dos comandos inseridos no *shell* do Genus. Os comandos necessários para a correta síntese do projeto estão disponíveis no arquivo "comandos\_genus.txt" e deverão ser inseridos sequencialmente no shell do Genus.

A lista de comandos está dividida em <u>5 grupos distintos</u> (copie e cole os comandos não comentados em cada grupo):

1) Neste grupo estão relacionados os comandos que irão configurar o ambiente de síntese e compilar e elaborar o projeto.

Abrir o arquivo load.tcl e entender os comandos definidos nesse script.

• Os três primeiros comandos definem o nível de informação e os diretórios onde serão buscados scripts e descrições RTL:

```
set_db script_search_path ./
set_db hdl_search_path ../rtl
set_db information_level 9
```

 Os dois comandos seguintes (MUITO IMPORTANTES), definem as bibliotecas que serão usadas na síntese do projeto. Nesse caso, optamos pela biblioteca de standard-cells CORE65GPSVT, fornecida pela *foundry* (STMicroelectronics). Além dessa biblioteca, também usaremos uma biblioteca de células físicas (PRHS65), que será explicada na próxima etapa de projeto.

```
set_db library ...
set_db lef_library ...
```


- OBS: O arquivo cmos065\_7m4x0y2z\_AP\_Worst.lef é um arquivo comum para todas as bibliotecas dessa tecnologia e deve ser sempre utilizado em projetos implementados na mesma. Ele define parâmetros para as ferramentas de síntese.
- Os dois últimos comandos, definem a *captable* que será utilizada e a condição operacional. A *captable* é um arquivo que contém valores de resistência e capacitância que serão usados para modelar as interconexões do design. Essa informação será usada quando a ferramenta de síntese extrair os fios do projeto, para realizar analises de timing e power.

  \*\*set\_db cap\_table\_file ....

Digite os três comandos do item 1 do comandos\_rc.txt no shell do rc:

include load.tcl read\_hdl -vhdl busca\_padrao.vhd elaborate busca\_padrao

O resultado após executar esse bloco de comandos é dado na janela gráfica do *genus*. Navegar pelo visualizador de esquemáticos. Conforme pode ser observado, o projeto foi elaborado para funções definidas nas bibliotecas instanciadas na descrição, ands, ors, etc.



- 2) Neste grupo serão lidas as restrições geradas para esse projeto. Abrir o arquivo de restrições constraints ("../constraint/busca padrao.sdc") e entender seus comandos.
  - △ Os dois primeiros comandos definem variáveis internas da ferramenta.
  - A O comando *create clock* define quem é o clock do circuito e o período desejando (2.0 ns)
  - A O comando set false path evita que o reset seja utilizado na análise de atraso

- ▲ O comando "set\_input\_transition" define a rampa nas entradas do circuito para transições de descida e subida. Esses valores foram obtidos de informações contidas na biblioteca utilizada. Foi definido que o menor valor de transição é 0.003ns (correspondente ao melhor caso de um inversor de alto ganho) e o maior valor de transição é 0.16ns (correspondente ao pior caso de um inversor de baixo ganho).
- O comando "set\_load" define a carga nas saídas do circuito. Os valores foram obtidos utilizandose o mesmo método descrito acima. A carga mínima foi definida para 0.0014pF (capacitância do pino de entrada de um inversor pequeno) e a carga máxima para 0.32pF (capacitância do pino de entrada de um inversor grande).

Com essas informações, a ferramenta de síntese pode escolher o ganho/tamanho das células que serão instanciadas no projeto. No shell do rc digite o segundo comando:


## read\_sdc ../constraint/busca\_padrao.sdc

Como resultado desse bloco, deve-se obter a seguinte saída:

```
Statistics for commands executed by read sdc:
                                           - successful 5 , failed
- successful 2 , failed
- successful 1 , failed
- successful 2 , failed
- successful 1 , failed
- successful 1 , failed
- successful 1 , failed
- successful 4 , failed
- successful 2 , failed
- successful 2 , failed
- successful 1 , failed
 "all inputs"
                                                                                                     0 (runtime 0.00)
 "all_outputs"
                                                                                                     0 (runtime 0.00)
 "create clock"
                                                                                                     0 (runtime 0.00)
                                                                                                    0 (runtime 0.00)
 "get_ports"
 "set_false_path"
"set_input_delay"
"set_input_transition"
                                                                                                    0 (runtime 0.00)
                                                                                                    0 (runtime 0.00)
                                                                                                    0 (runtime 0.00)
 "set load"
                                                                                                     0 (runtime 0.00)
                                                                                                    0 (runtime 0.00)
 "set load unit"
Total runtime 0
```

Que indica que as *constraints* foram geradas corretamente.

3) No shell do rc digite o terceiro comando: **synthesize -to\_generic -eff high**. Esse passo realiza uma síntese inicial para o projeto, otimizando o projeto elaborado, que conta com elementos genéricos (ands, ors, etc.) para implementar a lógica descrita.



٨

Obter uma estimativa inicial de área e atraso do pior caminho através dos comandos:

## report area

Onde a coluna "*Instance*" indica os blocos hierárquicos, a coluna "Cells" o número de células utilizadas, a coluna "Cell Area" a área dessas células e a coluna "Net Area" uma estimativa da área de fios que será necessária. Notar que neste circuito forma utilizadas 1712 células (portas lógicas).

Instance	Cells	Cell Area	Net Area	Total Area
busca_padrao	1738	9596	12	9608
inc add 95 45 3	18	88	0	88
add_235_54	16	66	0	66
add_231_66	16	66	0	66
inc_add_232_54_1	7	34	0	34
inc_add_230_66_2	7	34	0	34

## report timing

Onde, primeiramente é dado o inicio do pior caminho e na última linha, o final. Além disso é dada a informação de quanto cada célula lógica do caminho contribui para o atraso e qual é o atraso total. Nesse caso 1767 ps (1000 + 719 + 47). Dado que o clock é de 2000 ps, há uma sobra de 233 ps (slack). Note que também é indico o início do caminho mais longo (bit 6 do *address reg* até o bit 1 do *EA reg*).

```
Genus(TM) Synthesis Solution GENUS15.20 - 15.20-p004_1
 Generated by:
 Generated on:
                       Aug 19 2016 04:51:49 pm
 Module:
                      busca_padrao
 Interconnect mode:
                      global
 Area mode:
                      physical library
______
Path 1: MET (233 ps) Setup Check with Pin EA_reg[1]/clk->d
        Group: Bus2IP Clk
    Startpoint: (R) address_reg[6]/clk
        Clock: (F) Bus2IP_Clk
      Endpoint: (R) EA_reg[1]/d
        Clock: (R) Bus2IP_Clk
                  Capture
                              Launch
      Clock Edge:+
                     2000
                                1000
                     0
                                 0
      Src Latency:+
      Net Latency:+
                       0 (I)
                                   0 (I)
         Arrival:=
                     2000
                               1000
           Setup:-
    Required Time:=
                     1953
     Launch Clock:-
                     1000
       Data Path:-
                      719
           Slack:=
                      233
```

#-										
#	Timing Point	Flags	Arc	Edge	Cell	Fanout			-	Arrival
#							(fF)	(ps)	(ps)	(ps)
π.	address_reg[6]/clk	_	_	 R	(arrival)	16		0		1000
	address reg[6]/q	(u)	clk->q	R	unmapped d flop	9	53.1	0	93	1093
	g4891/z	(u)	in_0->z	F	unmapped_not	11	64.9	0	31	1124
	g4954/z	(u)	in_0->z	R	unmapped_nor2	1	5.9	0	14	1138
	g4955/z	(u)	in_0->z	F	unmapped_not	9	53.1	0	28	1166
	g5121/z	(u)	in_1->z	R	unmapped_nor2	1	5.9	0	14	1180
	g5122/z	(u)	in_0->z	F	unmapped_not	7	41.3	0	24	1204
	g5151/z	(u)	in_1->z	R	unmapped_nor2	3	17.7	0	19	1224
•••										
	g5773/z	(u)	in_3->z	F	unmapped_nand4	1	5.9	0	35	1708
	g2530/z	(u)	in_0->z	R	unmapped_not	1	5.9	0	11	1719
	EA_reg[1]/d	<<<	_	R	unmapped_d_flop	1	-	-	0	1719
#										

4) No shell do rc digite o quarto comando: "**synthesize -to\_mapped -eff high -no\_incr**". Esse passo realiza uma nova síntese do projeto, dessa vez mapeando as células genéricas para células físicas da tecnologia alvo, nesse caso ST65.

Gerar um novo relatório de área e atraso. A informação mudou? Explicar o motivo.

5) Digite o quinto comando: "write\_design -innovus -base\_name layout/busca\_padrao". Esse passo gera o ambiente a ser utilizado pela ferramenta de síntese física e exporta o *netlist* mapeado para a tecnologia.

Para sair do genus digite "exit".

Para executar via script: <a href="mailto:genus-fcomandos\_genus.txt">genus-fcomandos\_genus.txt</a>

## ETAPA 3 - Simulação pós síntese (com atraso unário)

Deve-se garantir que o netlist, gerado no passo anterior, implementa a funcionalidade desejada. Para tanto, ir para o ambiente de simulação pós síntese:

cd ../sim/synth

Observar o netlist gerado em: more ../../synthesis/layout/busca\_padrao.v


Notar que este *netlist* corresponde ao circuito original, mapeado para as portas lógicas da tecnologia.

O *script* desse ambiente é similar ao de verificação RTL, porém agora também será compilada a descrição funcional das bibliotecas utilizadas. Isso é necessário pois o *netlist* representa a interconexão de células específicas da tecnologia. Executar **more file\_list.f**:


-smartorder -work work -V93 -top user\_logic\_tb -gui -access +rw /soft64/design-kits/stm/65nm-cmos065\_536/CORE65GPSVT\_5.1/behaviour/verilog/CORE65GPSVT.v /soft64/design-kits/stm/65nm-cmos065\_536/CLOCK65GPSVT\_3.1/behaviour/verilog/CLOCK65GPSVT.v ../../synthesis/layout/busca\_padrao.v ../tb/tb\_padrao.vhd

Executar o comando irun -f file list.f

Enviar os sinais do top para uma waveform e simular o circuito por 12us



Notar que fazendo um zoom no **0A** podemos visualizar o atraso no sinal IP2Bus Data:



O que representa esse atraso? Notar que o valor é sempre múltiplo de 100ps. Isso se deve ao fato de o atraso unário considerar o atraso de todas standard-cells da biblioteca fixo em 100ps.


#### **ETAPA 4 – SÍNTESE FÍSICA**

Uma vez que a síntese lógica do projeto foi validada, deve ser feita a síntese física. Para isto iremos utilizar os arquivos gerados na ferramenta anterior e a ferramenta Innovus da CADENCE.

Ir para a pasta cd ../../synthesis

Executar o comando innovus -common\_ui


Carregar a configuração inicial da síntese física, digitando o seguinte comando no *shell* do Innovus: **source physical/1\_init.tcl** 




Abrir o arquivo *physical/1\_init.tcl* e entender os comandos passados para o Innovus (ELES ESTÃO COMENTADOS).

Carregar a configuração de power planning no shell do Innovus: source physical/2 power plan.tcl

Abrir o arquivo de configuração de *power planning* e entende-lo. Notar que foi gerado um anel e linhas de alimentação, que serão utilizadas para posicionar as células lado a lado. A simetria dessas linhas (mesma altura) facilita o algoritmo de posicionamento e o instanciamento das células físicas. Essas células serão posicionadas entre as linhas de alimentação (retângulos azuis) dentro do bloco definido no floorplan. Além disso, foram posicionadas colunas de *tap cells*. Estas células garantem a polarização da difusão, já que para essa biblioteca, as células lógicas não possuem conexão com bulk. Essas células devem ser posicionadas no máximo 30um de distância uma da outra, para garantir polarização da difusão (informação obtida na documentação da biblioteca). Também foram inseridos reforços para a alimentação.




Instanciar as células físicas no projeto e realizar um roteamento inicial. Executar o seguinte comando no Innovus: source physical/3\_pin\_clock.tcl




Este terceiro script tem 2 objetivos:


- 1. posicionar os pinos de entrada e saída na periferia do circuito olhar os 4 comandos *editPin*;
- 2. gerar a árvore de clock- a arquivo Clock.ctstch é utilizado neste passo

No menu **clock** → **CCOpt Clock Debugger** selecionar apenas os fíos da árvore de clock. Na sequência, desabilitar a visualização das camadas de metal. Percebe-se o sinal de clock entrando na parte superior do circuito, e sendo distribuído uniformemente pelo layout.






O roteamento feito por esse passo é um roteamento <u>inicial</u> e pode <u>violar regras</u> de DRC, por exemplo duas linhas de metal de mesmo nível podem estar muito próximas. Portanto, verificar o projeto. Clicar em "Check — Check Geometry" na janela gráfica do Innovus e clicar em "OK".



Nesse exemplo, foram geradas muitas violações, representadas por polígonos brancos com um "X" no meio. Clicar duas vezes em uma violação. Uma nova janela deve abrir com um detalhamento dessa. No caso representado abaixo, duas nets diferentes foram sobrepostas em um mesmo nível de metal, gerando um "short" (curto) um curto entre elas.




Esses erros podem ser evitados ao utilizarmos uma ferramenta de roteamento mais poderosa. Para tanto, executar o seguinte comando no Innovus: source physical/4\_nano\_route.tcl

Executar uma nova verificação. Notar que um roteamento bem elaborado foi suficiente para evitar violações.


```
innovus 5> *** Starting Verify Geometry (MEM: 1441.2) ***
 VERIFY GEOMETRY ..... Starting Verification
 VERIFY GEOMETRY ..... Initializing
 VERIFY GEOMETRY ..... Deleting Existing Violations
 VERIFY GEOMETRY ..... Creating Sub-Areas
                  ..... bin size: 1440
**WARN: (IMPVFG-198): Area to be verified is small to see any runtime gain from multi-cpus.
Use set multi cpu usage command to adjust the number of CPUs.
 VERIFY GEOMETRY ..... SubArea : 1 of 1
                                     : 0 Viols.
 VERIFY GEOMETRY ..... Cells
 VERIFY GEOMETRY ..... SameNet
                                         0 Viols.
 VERIFY GEOMETRY ..... Wiring
                                      : 0 Viols.
 VERIFY GEOMETRY ..... Antenna
                                      : 0 Viols.
 VERIFY GEOMETRY ..... Sub-Area : 1 complete 0 Viols. 0 Wrngs.
VG: elapsed time: 1.00
Begin Summary ...
 Cells
 SameNet
             : 0
 Wiring
             : 0
 Antenna
             : 0
 Short
             : 0
 Overlap
End Summary
 Verification Complete: 0 Viols. 0 Wrngs.
********End: VERIFY GEOMETRY******
 *** verify geometry (CPU: 0:00:00.4 MEM: 10.9M)
```

Uma vez que o projeto está validado, passar para o último passo. Note que o projeto contém "buracos" entre instâncias de células. Tal condição pode representar uma violação nas regras de manufatura, definidas pela *foundry*. Portanto, devem ser incluídas *filler cells*, que preencherão todos espaços entre células e garantirão que o projeto não violará regras pelo motivo descrito. Para tanto, executar o seguinte comando no Innovus: **source physical/5\_fillers\_reports.tcl** 



Os seguintes comandos podem ser executados: report\_clocks / report\_timing / report\_area

Posicionar o mouse no canto superior do circuito como abaixo. O circuito tem uma área de 73,799 microns por 73,598 microns, o que resulta em um área de silício de 5.330 microns<sup>2</sup>. O report\_area só relata área de células.



Notar que o projeto está agora completamente preenchido. O script executado também gerou um relatório geral do projeto em "summaryReport". Executar o seguinte comando no terminal do Innovus:

#### firefox summaryReport/busca padrao.main.htm

Neste relatório temos por exemplo a área do *core* (área sem o anel de alimentação) e a área total do circuito, que confere com a medida realizada acima:

```
Total area of Core 4583.280 um<sup>2</sup> Total area of Chip 5431.680 um<sup>2</sup>
```

Explorar informação como, células instanciadas, área do core, comprimentos de fios, níveis de metal utilizados, etc.

Finalmente, gerar o netlist do projeto físico e um arquivo com o atraso de cada fio desse netlist. Para tanto, executar o seguinte comando no Innovus:

## source physical/6 netlist sdf.tcl

O arquivo de atrasos conta com o atraso de cada fio do circuito gerado, que representa os atrasos de portas lógicas somado aos atrasos de fios.

Sair do Innovus digitando exit

#### ETAPA 5 - SIMULAÇÃO COM ATRASO DE ROTEAMENTO

Neste passo iremos simular o circuito com atraso de portas e fios. O arquivo que contém estes atraso é o busca\_padrao.sdf. A descrição sdf é um formato de VHDL, e significa standard delay format. O primeiro passo para a simulação com atraso pós-síntese física é compilar o arquivo de atrasos. Para tanto executar o seguinte comando no diretório synthesis:

#### ncsdfc busca padrao.sdf

Verificar que foi gerado o arquivo busca padrao.sdf.sdf.X

Ir para o ambiente de simulação com atraso de roteamento

# cd ../sim/sdf

O script desse ambiente é similar ao de verificação pós síntese, porém agora é dado um parâmetro a mais (-sdf cmd file), o script de configuração de atraso. Ver *more sdf cmd.cmd*:


```
COMPILED_SDF_FILE = "../../synthesis/busca_padrao.sdf.X",
LOG_FILE = "./sdf_log.log",
SCOPE = :UUT;
MTM_CONTROL = "MAXIMUM",
SCALE_FACTORS = "1.0:1.0:1.0",
SCALE_TYPE = "FROM MAXIMUM";
```

Executar o comando irun -f file list.f

```
-smartorder -work work -V93 -top user_logic_tb -gui -access +rw -maxdelays -sdf_cmd_file sdf_cmd.cmd /soft64/design-kits/stm/65nm-cmos065_536/CORE65GPSVT_5.1/behaviour/verilog/CORE65GPSVT.v /soft64/design-kits/stm/65nm-cmos065_536/CLOCK65GPSVT_3.1/behaviour/verilog/CLOCK65GPSVT.v
```

```
../../synthesis/busca_padrao.v
../tb/tb padrao.vhd
```

Enviar os sinais do top para uma *waveform* e simular o circuito por 12 us:



Notar que agora o atraso não é mais múltiplo de 100ps, em comparação com a simulação pós síntese lógica. O que acontece é que agora esse atraso é um valor muito aproximado da realidade. Esse valor é baseado em modelos definidos pela fabricante.

Também observar o arquivo **sdf\_log.log**, o qual indica que diversas células não tiveram o atraso anotado.

**FINAL DO TUTORIAL**