inch Custom HMI Platform · Hardware Rev A-7

دليل تصميم الهاردوير التفصيلي

شرح كل بلوك على البوردة: ليه اخترناه، بيتوصل إزاي، توزيعة بنات الـSTM32H743IIT6 كاملة، وكل اللي لازم تراعيه في الـlayout.

المحتويات

1 إزاي تقرا الملف ده

2 نظرة عامة على البوردة

3 الباور: الدخل والحماية

4 الباور: الـ5V والـ3.3V والـrails

5 الـMCU: الباور والكلوك والـboot

6 توزيعة البنات الكاملة

7 الـSDRAM

8 الـQSPI Flash والـEEPROM

9 الشاشة: واجهة الـLTDC

10 الشاشة: الـbias والـVCOM والـsequencing

11 الـBacklight

12 الـTouch المقاومة 4-wire

13 الـRS485 والـTTL/RS232

14 الـUSB-C

15 الـmicroSD والـRTC والـbuzzer والـLEDs

16 الكونكتورز وتوصيلاتها

17 الـPCB Layout

18 قايمة المراجعة قبل الـrelease

مبني على: Hardware Design Specification Rev 0.2

بيانات بنات الـMCU مأخوذة من بيانات ST الرسمية (STM32_open_pin_data) ومتراجعة برمجيًا: كل signal موجودة فعلًا على البن المختار ومفيش بن متكرر.

الشاشة: DWIN LN80480T070IA9098 (TR / TCF) — القيم من الـdatasheet بتاعها

التاريخ: 4 أكتوبر 2026

1. إزاي تقرا الملف ده

الملف ده هو المرجع اللي هتفتحه وانت بترسم الـschematic وبعدين وانت بتعمل الـlayout. كل قسم ماشي بنفس الترتيب: الأول ليه البلوك ده موجود وليه اخترنا القطعة دي، وبعدين التوصيلات بالتفصيل (جدول من بن لبن)، وفي الآخر الـlayout الخاص بالبلوك ده. قسم 17 بيجمع قواعد الـlayout العامة للبوردة كلها.

مستوى الثقة في الأرقام

المعلومة	المصدر	مستوى الثقة
أرقام بنات الـSTM32H743IIT6 والـAlternate Functions	بيانات ST الرسمية، متراجعة بسكريبت	عالي، بس اعمل import في CubeMX للتأكيد
Pinout للـSDRAM و الـQSPI و الـEEPROM و الـRS485 و الـmicroSD و الـUSB-C	Pinouts قياسية (JEDEC) وغيرها	عالي، راجعه على datasheet القطعة اللي هتشتريها
توصيلات الـregulators (TPS54360B، TLV62569، TPS65150، TPS61165)	بأسماء البنات مش أرقامها	ارسم الدايرة من الـTypical Application في الـdatasheet
Pinout الشاشة وجهودها والـtiming والـbacklight	datasheet DWIN LN80480T070IA9098 (TR / TCF)	عالي؛ المتبقي قطبية الـstraps واتجاه الـFPC contacts


> **تحذير** أي قيمة مكتوب جنبها "verify" أو جاية من قسم 18 متتحطش في الـschematic النهائي غير لما تتأكد منها من الـdatasheet. ده مش تحفظ زيادة: غلطة واحدة في VGH أو VCOM ممكن تبوظ الشاشة.

الافتراضات الأساسية في Rev A

- الدخل `9–36 V DC` (اسمي `24 V`) عشان البوردة تشتغل على أي باور صناعي.
- الـMCU هو `STM32H743IIT6` (LQFP176). اشتري revision `V` (مكتوب على الشريحة) لأن revision `Y` أقصى سرعة ليه `400 MHz` مش `480 MHz`.
- الشاشة متوصلة `RGB565` والـframebuffer جوه الـSDRAM.
- الشاشة `DWIN LN80480T070IA9098`، والبوردة بتدعم نسختين الـtouch: TR (resistive على ADC1) وTCF (capacitive على I2C) GT911.
- RS485 من غير عزل (isolation) في Rev A.
- بوردة 4 طبقات، سمك `1.6 mm`، وأقل حاجة تكون الطبقة التانية GND كاملة.

2. نظرة عامة على البوردة


البوردة كلها مبنية حوالين الMCU: كل واجهة ليها bus مباشر منه لقطعة واحدة، ومفيش buses مشتركة أو bridges. الباور بينزل من الدخل لbuck واحد `5 V`، ومنه لتلات converters.



شكل 2.1 — الblock diagram بتاع Rev A

Block	Part	الوظيفة	القسم
Power input	Fuse, B360, SMBJ36A, bulk caps	حماية من عكس القطبية والsurge	3
5 V rail	TPS54360B (60 V buck)	بيغذي كل البوردة	4
3.3 V rail	TLV62569 (2 A sync buck)	MCU والذاكرة والواجهات	4
MCU	STM32H743IIT6	المخ: GUI، شاشة، touch، اتصالات	5–6
Framebuffer	W9812G6KH-6, 16 MB SDRAM	ذاكرة الشاشة والGUI	7
Assets	W25Q256JV, 32 MB QSPI NOR	الصور والخطوط وملف المشروع	8
Settings	M24C64 EEPROM	معايرة الtouch والإعدادات	8
LCD bias	TPS65150 (VS 12 V) + LP2951	AVDD 10.4 و VGL −10 و VGH 15 و VCOM 4.54	10
Backlight	TPS61165	تيار ثابت لليدات الإضاءة	11
Touch	RTP: ADC1 + TPD4E05U06 · CTP: GT911 على I2C1	قراية مكان اللمس (النسختين)	12
RS485	THVD1450 + SM712	Modbus RTU مع الPLC	13
TTL / RS232	USART1 + SP3232E (اختياري)	توصيل بMCU تاني	13
USB	USB-C + USBLC6-2SC6	رفع المشروع والfirmware	14

Block	Part	الوظيفة	القسم
microSD	SDMMC1 4-bit	تحديث من كارت	15



شكل 2.2 — شجرة الباور: كل الrails جاية من الـ5V0

3. الباور: الدخل والحماية

أول حاجة بيقابلها الـ `24 V` لما يدخل البوردة هي سلسلة الحماية. الهدف إن أي غلطة في التوصيل أو أي spike على الخط ميوصلش للـregulators. الترتيب مهم وهو بالشكل ده:

```
J1 (+V) → F1 → D1 → D2 // C_bulk → L1 (optional) → VIN_PROT → TPS54360B
```

F1 — الفيوز

- النوع: SMD time-lag (slow-blow)، `2 A`، جهد `63 V` أو أكتر، مقاس `1206` أو `2410`.
- ليه time-lag؟ لأن مكثفات الدخل وقت التشغيل بتسحب inrush current عالي لفترة قصيرة، والفيوز السريع ممكن يفصل من غير سبب.
- ليه `2 A`؟ أقصى تيار متوقع حوالي `0.8 A` عند `9 V`. الـ `2 A` بيدي هامش من غير ما يقل الحماية من القفلة.

D1 — حماية عكس القطبية (B360)

- Schottky `60 V / 3 A` في SMC. الـAnode ناحية الفيوز والـCathode ناحية الـbuck.
- لو حد عكس السلكين، الدايود مش هيوصّل والبوردة مش هتتأذي.
- الـdrop حوالي `0.5 V`، والفقد أقل من `0.4 W` عند `9 V`. لو الفقد ده مضايقك عند الجهد الواطي، البديل `LM74700` (ideal diode controller) مع N-MOSFET.

D2 — الـTVS (SMBJ36A)

- Unidirectional، بين `VIN_PROT` والـGND، وبيتحط بعد D1.
- ليه بعد D1؟ لو اتحط قبله والقطبية اتعكست، الـTVS هيوصّل forward وهيحرق الفيوز. بعد D1 مش هيشوف الجهد المعكوس أصلًا.
- الـstand-off `36 V` يعني مش بيوصّل خالص في التشغيل العادي، وبيقفل الـsurge عند حوالي `58 V`. عشان كده كل حاجة بعده لازم تستحمل `60 V` على الأقل. ده سبب اختيار `TPS54360B`.

المكثفات والفلتر

- `47 µF / 63 V` إلكتروليتك (أو polymer hybrid: بيمتص الـtransients وبيثبت الدخل.
- `2× 2.2 µF / 100 V X7R` (مقاس `1210`): للـhigh frequency. ليه `100 V`؟ لأن الـceramic بيفقد جزء كبير من سعته مع الجهد (DC bias).
- footprint L1: لـinductor `4.7 µH` أو ferrite، ويتركب مكانه `0 Ω` في الأول. ده احتياطي لو البوردة فشلت في اختبار الـconducted emissions.

توصيلة الـchassis

فتحات التثبيت متوصلة بالـGND عن طريق `1 MΩ // 4.7 nF`. كده تقدر تربط الـbezel المعدن بالأرضي أو تسيبه معزول بعدين من غير ما تعدل البوردة.

الـLayout للقسم ده

- خلي السلسلة كلها في خط مستقيم من J1 للـbuck، والتراك عرضه `1 mm` على الأقل.
- الـTVS والـceramic caps قريبين جدًا من بعض، والـGND بتاعهم يروح للـplane بـvias 2–3.
- مفيش أي signal حساسة تعدي جنب أو تحت المنطقة دي.

4. الباور: الـ5V والـ3.3V والـrails

5V buck — TPS54360BJ

ده الـregulator الرئيسي. بياخد `9–36 V` ويطلّع `5 V` لحد `3.5 A`، وبيستحمل `60 V` على الدخل. الحِمل المتوقع حوالي `1.3 A`، فهو شغال براحته.

> **تحذير** TPS54360B non-synchronous: محتاج Schottky خارجي كـcatch diode من SW لـGND. ده أكتر غلط بيحصل مع القطعة دي.

Pin	Connects to	Value / note
VIN	VIN_PROT	2× 2.2 µF/100 V X7R right at the pin + bulk from section 3
EN	Divider VIN_PROT → EN → GND	Sets input UVLO (e.g. turn-on ≈ 8 V). Values from datasheet equations
RT/CLK	Resistor to GND	Sets switching frequency; target ~500 kHz
BOOT	0.1 µF ceramic to SW	Bootstrap capacitor for the high-side FET
SW	Inductor L2 + catch-diode cathode	L2 = 15 µH, Isat ≥ 3 A. Diode: 60 V / 3 A Schottky (B360)
FB	Divider 5V0 → FB → GND	Vref = 0.8 V → Rtop 52.3 kΩ / Rbot 10 kΩ ≈ 5.0 V
COMP	Type-II RC network to GND	Compute with TI WEBENCH or datasheet procedure
GND / PowerPAD	GND plane	Many thermal vias under the pad
Output	5V0	2× 47 µF/10 V X5R (1210) + optional 100 µF polymer

> **ليه كده؟** حساب الـinductor عند `24 V` و`500 kHz` وripple `30%` من `2 A`:
> `L = (24 − 5) × (5/24) / (500 kHz × 0.6 A) ≈ 13 µH`. عند `36 V` بتطلع `14.4 µH`، عشان كده اخترنا `15 µH`.

الـbuck Layout

- أهم loop هي `C_in → VIN → SW → catch diode → GND → C_in`. خليها أصغر مساحة ممكنة على الطبقة العليا.
- الـSW node مساحة نحاس صغيرة على قد الحاجة بس: هو أكبر مصدر noise على البوردة.
- تراك الـFB يتسحب من عند مكثفات الخرج، بعيد عن الـinductor والـSW.
- الـCOMP network والـRT قريبين من الـIC وGND بتاعهم يرجع على pin الـGND بتاع الـIC.

3.3V buck — TLV62569J

ده بيغذي الـMCU والذاكرة وكل الواجهات، `2 A` synchronous في SOT-23-5 بتردد حوالي `1.5 MHz`. ليه مش LDO؟ لأن LDO من `5 V` لـ `3.3 V` على `0.8 A` بيحرق حوالي `1.4 W` حرارة.

Pin	Connects to	Value / note
VIN	5V0	10 µF X7R at the pin

Pin	Connects to	Value / note
EN	5V0 through 100 kΩ (or via RC for delay)	Always on in Rev A
SW	Inductor L3 → 3V3	L3 = 2.2 µH, Isat ≥ 3 A
FB	Divider 3V3 → FB → GND	Vref = 0.6 V → R1/R2 = 4.5 (e.g. 453 kΩ / 100 kΩ ≈ 3.32 V)
GND	GND plane	
Output	3V3	22 µF X7R + 10 µF; optional feed-forward cap across R1 per datasheet

الـ3V3A: تغذية الـADC

`3V3 → ferrite bead (600 Ω @ 100 MHz) → 3V3A` ، وعلى الـ3V3A مكثف `1 µF` و `100 nF` عند بن (39) VDDA ونفس الكلام عند (38) +VREF. الـtouch بيتقري بالـADC، وأي noise على VDDA هيظهر كرعشة في مكان اللمس.

Load switches — TPS22918 (×2)

سويتشين بيتحكم فيهم الـMCU: واحد على `3V3 → LCD_DVDD` والتاني على `5V0 → LCD_BIAS_IN` . وجودهم بيدّي الـfirmware تحكم كامل في ترتيب تشغيل الشاشة (قسم 10).

Pin	Switch 1 (DVDD)	Switch 2 (BIAS_IN)
VIN	3V3 + 1 µF	5V0 + 1 µF
VOUT	LCD_DVDD + 1 µF	LCD_BIAS_IN + 1 µF
ON	PG9 (LCD_DVDD_EN) + 100 kΩ pull-down	PG10 (LCD_BIAS_EN) + 100 kΩ pull-down
CT	1 nF to GND (slow rise, limits inrush)	1 nF to GND
QOD	Tie to VOUT (quick discharge when off)	Tie to VOUT
GND	GND	GND

> **ليه كده؟** الـpull-down على ON مهم: وقت الـreset بنات الـMCU بتبقى floating، ومن غيره ممكن الشاشة تشتغل بترتيب غلط قبل ما الـfirmware يبدأ.

ميزانية الباور

Rail	Loads	Estimated current
3V3	MCU @480 MHz ~350 mA, SDRAM ~150 mA, microSD ≤100 mA, RS485 driving ~60 mA, LCD_DVDD ~40 mA, QSPI ~25 mA, misc	≈ 0.8 A peak
5V0	3V3 buck input ~0.6 A, backlight ≈0.4 A (9 V × 180–200 mA), LCD bias ~0.1 A, buzzer ~30 mA	≈ 1.3 A
VIN	Total ≈ 7 W	≈ 0.3 A @ 24 V, ≈ 0.8 A @ 9 V

> **ملاحظة** حط `0 Ω` في سكة خرج كل regulator و test point على كل rail. في أول تشغيل بتشغّل كل regulator لوحده وتقيس قبل ما تركب الـMCU على الـrail.

5. الـMCU: الباور والكلوك والـboot

الـMCU هو `STM32H743IIT6` : Cortex-M7 بسرعة `480 MHz` ، `2 MB` flash dual-bank، و `1 MB` RAM، في LQFP176. اخترنا الـ176 بدل الـ144 لأن البوردة محتاجة حوالي 103 بن I/O، والـ144 فيه 114 بس، ومع تعارض الـalternate functions بين الـFMC والـLTDC والـQSPI والـSDMMC مكنش هيبقى فيه أي هامش.

> **ملاحظة** LQFP176 في الـH743 مفيهوش بن `VDD50USB` ولا `VDDLDO` منفصلين (الـLDO الداخلي متغذي من VDD جوه الشريحة). ده تصحيح للي كان مكتوب في Rev 0.2.

بنات الباور وتوصيلها

Pin	LQFP176 #	Connect to	Decoupling (at the pin)
VDD	15, 23, 36, 49, 62, 72, 82, 91, 103, 127, 136, 149, 159, 172	3V3	100 nF X7R 0402 per pin + 4.7 µF + 10 µF bulk near package
VSS	14, 22, 48, 61, 71, 90, 102, 113, 126, 135, 148, 158	GND plane	Via straight down at each pin
VCAP	81, 125	Capacitor to GND only — never to any rail	2.2 µF low-ESR ceramic each (confirm value in AN4938)
VDDA	39	3V3A (ferrite-filtered)	1 µF + 100 nF
VREF+	38	3V3A (or internal VREFBUF)	1 µF + 100 nF
VSSA	37	GND plane (single point near VDDA caps)	—
VDD33_USB	114	3V3	1 µF + 100 nF
VBAT	6	CR2032 (+), holder (–) to GND	100 nF
PDR_ON	171	VDD (3V3) directly	Keeps internal power-down reset enabled
NRST	31	Reset button to GND + J6 pin 10	100 nF to GND
BOOT0	166	10 kΩ to GND + BOOT button to 3V3	High at reset → ST ROM bootloader (USB DFU)

> **تحذير** الـVCAP بيطلع عليه جهد الـcore الداخلي (حوالي `1.2 V`). لو اتوصل بأي rail خارجي الشريحة ممكن تبوظ. مكثف للـGND وبس.

الكلوك

Clock	Pins	Part	Notes
HSE 25 MHz	PH0 (29), PH1 (30)	25 MHz crystal, 3225 or 2016	Load caps C = 2×(CL – Cstray); Cstray ≈ 3–5 pF
LSE 32.768 kHz	PC14 (9), PC15 (10)	CL 6–7 pF, ESR ≤ 70 kΩ	Check gm margin per AN2867

Clock	Pins	Part	Notes
USB 48 MHz	internal	HSI48 + CRS	CRS syncs to USB SOF; no crystal needed

إعدادات الـPLL المقترحة من 25 MHz :

PLL	M / N / output div	Result	Used by
PLL1	M=5, N=192, P=2	480 MHz	CPU (needs VOS0 + rev V)
PLL2	M=5, N=80, R=2	200 MHz	FMC kernel → SDCLK = 100 MHz
PLL3	M=5, N=160, R=24	33.3 MHz	LTDC pixel clock


> **ليه كده؟** اختيار 25 MHz بالذات عشان بيتقسم صح على الـpixel clock وبيطابق بوردات ST الرسمية، فأي مثال من ST هيشتغل معاك بنفس الـclock tree.

الـDebug والـBoot

- SWD على PA13 (SWDIO)، بن (124 و PA14 SWCLK)، بن (137 و PB3 SWO)، بن (161. الـJTAG مش مستخدم، فالبنات PA15 و PB4 متاحين.
- كونكتور J6 : Cortex Debug 10-pin 1.27 mm (التفاصيل في قسم (16.
- زرار BOOT0: لو اتداس وقت الـreset، الشريحة بتدخل الـROM bootloader بتاع ST، وتقدر تعمل flash على USB DFU من غير أي programmer. ده طوق النجاة لو الـfirmware باظ.
- الـwatchdog الداخلي IWDG كفاية، مش محتاج supervisor خارجي.

6. توزيعة البنات الكاملة

التوزيعة دي اتعملت ببرنامج بيقرا بيانات ST الرسمية للشريحة ويختار بن لكل signal من غير تعارض، وبعدين اتظبطت يدوي عشان بنات LTDC تتجمع ناحية الجنب اليمين والفوق من الشريحة (ناحية كونكتور الشاشة)، وبنات الQSPI تتجمع جنب بعض. اتراجعت تاني بالسكريبت إن كل signal موجودة على البن بتاعها وإن مفيش بن متكرر.



شكل 6.1 — خريطة بنات STM32H743IIT6 (Top view). كبّر الصفحة عشان تقرا الأسماء.

قواعد اتبعت في التوزيعة

- بنات الـFMC الخاصة بالـSDRAM معظمها ملهاش غير مكان واحد في الشريحة، فهي اللي اتثبتت الأول.
- `FMC_SDNE0` و`SDCKE0` اتحطوا على `PH3` و`PH2` بدل `PC3_C` / `PC2_C`، لأن البنات اللي آخرها `_C` جواها analog switch وبتحتاج إعداد خاص عشان تشتغل digital.
- `LTDC_DE` على `PF10` إجباري (البديل `PE13` هو `FMC_D10`)، وده خلى `QUADSPI_CLK` يروح `PB2`.
- بنات الـtouch الأربعة على ADC1 (`PA0` – `PA3`) عشان تتقري بنفس الـADC وبنفس الإعدادات.
- الـRS485 على `USART2` عشان فيه `DE` بالهاردوير (PD4)، والـfirmware مش محتاج يقلب الاتجاه بنفسه.
- البن `PC13` متسابة لأنها في الـbackup domain وتيارها ضعيف.

> **لازم يتأكد** بعد ما تعمل الـschematic، اعمل مشروع في STM32CubeMX لنفس الشريحة وحط نفس التوزيعة. CubeMX هيقولك فورًا لو فيه أي تعارض. ده بيضمن إن الـfirmware هيشتغل على نفس البوردة.

SDRAM — FMC

Signal	MCU pin	LQFP #	AF	Connects to
SDRAM_D0	PD14	104	AF12	U SDRAM DQ0 (pin 2)
SDRAM_D1	PD15	105	AF12	U SDRAM DQ1 (pin 4)
SDRAM_D2	PD0	142	AF12	U SDRAM DQ2 (pin 5)
SDRAM_D3	PD1	143	AF12	U SDRAM DQ3 (pin 7)
SDRAM_D4	PE7	68	AF12	U SDRAM DQ4 (pin 8)
SDRAM_D5	PE8	69	AF12	U SDRAM DQ5 (pin 10)
SDRAM_D6	PE9	70	AF12	U SDRAM DQ6 (pin 11)
SDRAM_D7	PE10	73	AF12	U SDRAM DQ7 (pin 13)
SDRAM_D8	PE11	74	AF12	U SDRAM DQ8 (pin 42)
SDRAM_D9	PE12	75	AF12	U SDRAM DQ9 (pin 44)
SDRAM_D10	PE13	76	AF12	U SDRAM DQ10 (pin 45)
SDRAM_D11	PE14	77	AF12	U SDRAM DQ11 (pin 47)
SDRAM_D12	PE15	78	AF12	U SDRAM DQ12 (pin 48)
SDRAM_D13	PD8	96	AF12	U SDRAM DQ13 (pin 50)
SDRAM_D14	PD9	97	AF12	U SDRAM DQ14 (pin 51)
SDRAM_D15	PD10	98	AF12	U SDRAM DQ15 (pin 53)
SDRAM_A0	PF0	16	AF12	U SDRAM A0 (pin 23)
SDRAM_A1	PF1	17	AF12	U SDRAM A1 (pin 24)
SDRAM_A2	PF2	18	AF12	U SDRAM A2 (pin 25)
SDRAM_A3	PF3	19	AF12	U SDRAM A3 (pin 26)

Signal	MCU pin	LQFP #	AF	Connects to
SDRAM_A4	PF4	20	AF12	U SDRAM A4 (pin 29)
SDRAM_A5	PF5	21	AF12	U SDRAM A5 (pin 30)
SDRAM_A6	PF12	60	AF12	U SDRAM A6 (pin 31)
SDRAM_A7	PF13	63	AF12	U SDRAM A7 (pin 32)
SDRAM_A8	PF14	64	AF12	U SDRAM A8 (pin 33)
SDRAM_A9	PF15	65	AF12	U SDRAM A9 (pin 34)
SDRAM_A10	PG0	66	AF12	U SDRAM A10/AP (pin 22)
SDRAM_A11	PG1	67	AF12	U SDRAM A11 (pin 35)
SDRAM_A12	PG2	106	AF12	U SDRAM A12 (NC on 128 Mb) (pin 36)
SDRAM_BA0	PG4	108	AF12	U SDRAM BA0 (pin 20)
SDRAM_BA1	PG5	109	AF12	U SDRAM BA1 (pin 21)
SDCLK	PG8	112	AF12	U SDRAM CLK (pin 38)
SDCKE0	PH2	43	AF12	U SDRAM CKE (pin 37)
SDNE0	PH3	44	AF12	U SDRAM CS# (pin 19)
SDNRAS	PF11	59	AF12	U SDRAM RAS# (pin 18)
SDNCAS	PG15	160	AF12	U SDRAM CAS# (pin 17)
SDNWE	PH5	46	AF12	U SDRAM WE# (pin 16)
NBL0	PE0	169	AF12	U SDRAM LDQM (pin 15)
NBL1	PE1	170	AF12	U SDRAM UDQM (pin 39)

LCD — LTDC

Signal	MCU pin	LQFP #	AF	Connects to
LTDC_R3	PH9	86	AF14	33 Ω → J3 pin 32 R3
LTDC_R4	PH10	87	AF14	33 Ω → J3 pin 31 R4
LTDC_R5	PH11	88	AF14	33 Ω → J3 pin 30 R5
LTDC_R6	PH12	89	AF14	33 Ω → J3 pin 29 R6
LTDC_R7	PG6	110	AF14	33 Ω → J3 pin 28 R7
LTDC_G2	PH13	128	AF14	33 Ω → J3 pin 25 G2
LTDC_G3	PH14	129	AF14	33 Ω → J3 pin 24 G3
LTDC_G4	PH15	130	AF14	33 Ω → J3 pin 23 G4
LTDC_G5	PI0	131	AF14	33 Ω → J3 pin 22 G5
LTDC_G6	PI1	132	AF14	33 Ω → J3 pin 21 G6
LTDC_G7	PI2	133	AF14	33 Ω → J3 pin 20 G7
LTDC_B3	PA8	119	AF13	33 Ω → J3 pin 16 B3
LTDC_B4	PA10	121	AF12	33 Ω → J3 pin 15 B4

Signal	MCU pin	LQFP #	AF	Connects to
LTDC_B5	PI5	174	AF14	33 Ω → J3 pin 14 B5
LTDC_B6	PI6	175	AF14	33 Ω → J3 pin 13 B6
LTDC_B7	PI7	176	AF14	33 Ω → J3 pin 12 B7
LTDC_CLK	PG7	111	AF14	33 Ω → J3 pin 37 DCLK
LTDC_HSYNC	PC6	115	AF14	33 Ω → J3 pin 11 HS
LTDC_VSYNC	PI9	11	AF14	33 Ω → J3 pin 10 VS
LTDC_DE	PF10	28	AF14	33 Ω → J3 pin 9 DE

QSPI Flash

Signal	MCU pin	LQFP #	AF	Connects to
QSPI_CLK	PB2	58	AF9	33 Ω → flash CLK (6)
QSPI_NCS	PB10	79	AF9	flash /CS (1) + 10 kΩ to 3V3
QSPI_IO0	PF8	26	AF10	flash DI/IO0 (5)
QSPI_IO1	PF9	27	AF10	flash DO/IO1 (2)
QSPI_IO2	PF7	25	AF9	flash /WP/IO2 (3)
QSPI_IO3	PF6	24	AF9	flash /HOLD/IO3 (7)

microSD — SDMMC1

Signal	MCU pin	LQFP #	AF	Connects to
SD_D0	PC8	117	AF12	microSD DAT0 (7)
SD_D1	PC9	118	AF12	microSD DAT1 (8)
SD_D2	PC10	139	AF12	microSD DAT2 (1)
SD_D3	PC11	140	AF12	microSD CD/DAT3 (2)
SD_CK	PC12	141	AF12	33 Ω → microSD CLK (5)
SD_CMD	PD2	144	AF12	microSD CMD (3)
SD_CD	PG12	155	—	Socket card-detect switch

Touch — RTP (ADC1) and CTP (GT911)

Signal	MCU pin	LQFP #	AF	Connects to
TOUCH_XP	PA0	40	Analog	ESD → 1 nF → J4 pin 3 XR
TOUCH_XM	PA1	41	Analog	ESD → 1 nF → J4 pin 1 XL
TOUCH_YP	PA2	42	Analog	ESD → 1 nF → J4 pin 4 YU (EXTI pen-down)
TOUCH_YM	PA3	47	Analog	ESD → 1 nF → J4 pin 2 YD

Signal	MCU pin	LQFP #	AF	Connects to
CTP_INT	PD3	145	—	J9 pin 3 INT (also sets GT911 address at reset)
CTP_RST	PD7	151	—	J9 pin 6 RST

Communication

Signal	MCU pin	LQFP #	AF	Connects to
RS485_TX	PD5	147	AF7	THVD1450 D (4)
RS485_RX	PD6	150	AF7	THVD1450 R (1)
RS485_DE	PD4	146	AF7	THVD1450 DE (3) + /RE (2), 10 kΩ pull-down
TTL_TX	PB14	94	AF4	J5 TX (via SP3232E T1IN option)
TTL_RX	PB15	95	AF4	J5 RX (via SP3232E R1OUT option)
USB_DM	PA11	122	AF10	USB-C D– (A7, B7)
USB_DP	PA12	123	AF10	USB-C D+ (A6, B6)
USB_VBUS	PA9	120	—	Divider 100 kΩ / 200 kΩ from VBUS
EEPROM_SCL	PB8	167	AF4	M24C64 SCL (6) + J9 pin 1 SCL + 4.7 kΩ
EEPROM_SDA	PB9	168	AF4	M24C64 SDA (5) + J9 pin 2 SDA + 4.7 kΩ

Control, PWM, clocks, debug

Signal	MCU pin	LQFP #	AF	Connects to
LCD_DVDD_EN	PG9	152	—	TPS22918 #1 ON
LCD_BIAS_EN	PG10	153	—	TPS22918 #2 ON
LCD_RESET	PG11	154	—	J3 pin 44 RESET + 100 kΩ pull-down
VCOM_TRIM	PA4	50	—	100 kΩ → VCOM divider node (optional trim)
BL_PWM	PH6	83	AF2	TPS61165 CTRL
BUZZER_PWM	PD12	100	AF2	2N7002 gate (100 Ω)
LED_STATUS	PG13	156	—	LED + 1 kΩ
HSE_IN	PH0	29	—	25 MHz crystal
HSE_OUT	PH1	30	—	25 MHz crystal
LSE_IN	PC14	9	—	32.768 kHz crystal
LSE_OUT	PC15	10	—	32.768 kHz crystal
SWDIO	PA13	124	—	J6 pin 2
SWCLK	PA14	137	—	J6 pin 4
SWO	PB3	161	—	J6 pin 6
TP1	PG14	157	—	Test header
TP2	PH7	84	—	Test header

Signal	MCU pin	LQFP #	AF	Connects to
TP3	PH8	85	—	Test header
TP4	PI3	134	—	Test header

البنات الفاضية

دول متاحين لأي إضافة بعدين. يُفضّل تطلع منهم 4 على الأقل على test header، أو تسيبهم بدون توصيل (الfirmware يخليهم analog عشان يقلل الاستهلاك):

`PA5` ، `PA6` ، `PA7` ، `PA15` ، `PB0` ، `PB1` ، `PB4` ، `PB5` ، `PB6` ، `PB7` ، `PB11` ، `PB12` ، `PB13` ، `PC0` ، `PC1` ، `PC2_C` ، `PC3_C` ، `PC4`

`PC5` ، `PC7` ، `PD11` ، `PD13` ، `PE2` ، `PE3` ، `PE4` ، `PE5` ، `PE6` ، `PG3` ، `PH4` ، `PI4` ، `PI8` ، `PI10` ، `PI11`

7. الـSDRAM

الـSDRAM هي ذاكرة الشاشة: الـframebuffer الواحد `800×480×2 = 768,000` byte، ومحتاجين اتنين (double buffering) غير ذاكرة الـGUI. الـRAM الداخلية في الـH743 مقسمة، وأكبر جزء فيها `512 KB` ، يعني مش هتشيل حتى framebuffer واحد.

القطعة

- الأساسية: `W9812G6KH-6` (Winbond)، `128 Mbit = 16 MB`، x16، TSOP-II-54، لحد `166 MHz`).
- البدائل بنفس الـfootprint: `IS42S16800` (ISSI)، `AS4C8M16SA-6` (Alliance).
- للتوسعة لـ `32 MB`: `W9825G6KH-6` أو `IS42S16160` بنفس الـfootprint بالظبط، بس بيستخدموا بن 36 كـA12. عشان كده بنوصل `FMC_A12` لبن 36 من دلوقتي.

التوصيل

جدول قسم 6 فيه كل بن في الـMCU رايح فين في الـSDRAM. ده الـpinout القياسي (JEDEC) للـx16 TSOP-II-54، راجعه على datasheet القطعة اللي هتشتريها:

SDRAM pin	Function	SDRAM pin	Function
1, 14, 27	VDD → 3V3	28, 41, 54	VSS → GND
3, 9, 43, 49	VDDQ → 3V3	6, 12, 46, 52	VSSQ → GND
38	CLK ← PG8 (33 Ω at MCU)	37	CKE ← PH2
19	CS# ← PH3	16 / 17 / 18	WE# ← PH5, CAS# ← PG15, RAS# ← PF11
15 / 39	LDQM ← PE0, UDQM ← PE1	20 / 21	BA0 ← PG4, BA1 ← PG5
40	NC	36	NC (A12 on 256 Mb) ← PG2

الـdecoupling

`100 nF` على كل بن VDD وVDDQ (7 مكثفات)، كل واحد جنب البن بتاعه مع via للـGND، و `10 µF` bulk واحد. الـVDDQ هو اللي بيغذي الـoutput drivers، فهو الأهم وقت الـbursts.

إعدادات الـFMC في الـfirmware

Parameter	Value
Bank	SDRAM Bank 1 (SDNE0 / SDCKE0)
Data width	16-bit
Row / column bits	12 / 9
Internal banks	4
CAS latency	2 at 100 MHz (fall back to 3 if memory test fails)
SDCLK	FMC kernel 200 MHz ÷ 2 = 100 MHz

Parameter	Value
Refresh	4096 rows / 64 ms → refresh count from datasheet formula

> **ليه كده؟** الـLTDC لوحده بيقرا حوالي `46 MB/s` (`800×480×2×60`) من الـbus أقصاه النظري `200 MB/s`. الـRGB565 هو اللي بيسيب مساحة للـDMA2D والـCPU. لو خليت الـframebuffer `RGB888` الرقم يطلع `69 MB/s` للعرض بس.

الـLayout

- الـSDRAM تحت الـMCU مباشرة (قسم 17: أغلب بنات الـFMC على الجنب التحتاني والشمال من الشريحة).
- كل تراك أقل من حوالي `50 mm`، والـmatching جوه كل مجموعة (data، address/control) في حدود `±5 mm`. على `100 MHz` ده مريح، بس سهل تعمله من الأول.
- الـSDCLK يتسحب لوحده، فيه `33 Ω` عند الـMCU، وبعيد عن أي تراك تاني بمسافة 3 أضعاف عرضه.
- الطبقة اللي تحت الـbus كله GND (L2) كاملة من غير أي قطع.
- لو احتجت vias في الـfan-out، خلي عددها متساوي تقريبًا في كل تراكات المجموعة.

8. الـQSPI Flash والـEEPROM

QSPI NOR — W25Q256JVJI

هنا بيتخزن ملف المشروع (PROJECT.HMI) والصور والخطوط. `32 MB` في WSON-8 (`W25Q256JVEIQ`)، والبديل الأسهل في اللحام اليدوي `W25Q256JVFIQ` (SOIC-16). الـfirmware بيقرا منها memory-mapped يعني الـGUI بيتعامل معاها كأنها ذاكرة عادية.

Flash pin (WSON-8)	Name	Connects to
1	/CS	PB10 (79) + 10 kΩ pull-up to 3V3
2	DO / IO1	PF9 (27)
3	/WP / IO2	PF7 (25)
4	GND	GND
5	DI / IO0	PF8 (26)
6	CLK	PB2 (58) via 33 Ω at MCU
7	/HOLD or /RESET / IO3	PF6 (24)
8	VCC	3V3 + 100 nF + 1 µF
EP	Exposed pad	GND (or leave unconnected per datasheet)

- الـpull-up على /CS عشان الفلاش تفضل مقفولة وقت الـreset وماتستقبلش أي أوامر عشوائية.
- السرعة المقترحة للبداية `80 MHz` (HCLK `240 MHz` ÷ 3)، وبعد ما تتأكد من البوردة تقدر تطلع لـ `120 MHz`.
- تقسيم الفلاش: slot A حوالي `15 MB`، وslot B حوالي `15 MB`، وجزء صغير للـheader والـmetadata. التحديث بيتكتب في الـslot الفاضي، ولو الكهربا قطعت في النص المشروع القديم لسه سليم.
- مسح `15 MB` بالـblocks 64 KB بياخد حوالي دقيقة، عشان كده الأحسن بروتوكول التحديث يكتب بس الـassets اللي اتغيرت.

Layout

- الفلاش قريبة من بنات `PF6` – `PF9` (24–27) و `PB2` (58) على الجنب الشمال/التحت من الـMCU.
- التراكات الست أقصر ما يمكن ومتساوية تقريبًا، فوق GND كامل، والـCLK بعيد عن خطوط الـtouch.

EEPROM — M24C64JI

ليه EEPROM منفصلة؟ لأن الكتابة في الـQSPI معناها إن الـfirmware يخرج من وضع الـmemory-mapped، والـGUI في نفس اللحظة بيقرا منها صور. الـEEPROM بتشيل معايرة الـtouch والإعدادات وعدد مرات التشغيل من غير أي تعارض.

EEPROM pin (SO-8)	Name	Connects to
1, 2, 3	E0, E1, E2	GND (address 0x50)
4	VSS	GND
5	SDA	PB9 (168) + 4.7 kΩ to 3V3
6	SCL	PB8 (167) + 4.7 kΩ to 3V3
7	WC#	10 kΩ to GND (write enabled); optional GPIO later

EEPROM pin (SO-8)	Name	Connects to
8	VCC	3V3 + 100 nF

9. الشاشة: واجهة الLTDC

الشاشة المختارة `DWIN LN80480T070IA9098` : TN `7"` ، `800×480` ، واجهة `RGB 24-bit` ، وFPC بـ50 بن pitch `0.5 mm` . البوردة مصممة تشتغل مع النسختين اللي بيكون فيهم touch:

Variant	Touch	Brightness	Thickness	Operating temp.
LN80480T070IA9098 (bare)	—	900 cd/m²	5.6 mm	−20 … 70 °C
…-TR	Resistive 4-wire (RTP)	600 cd/m²	7.1 mm	−20 … 70 °C
…-TCF	Capacitive GT911 (CTP)	750 cd/m²	7.38 mm	LCD −20 … 70, CTP −10 … 60 °C

> **ملاحظة** نسخة الTCF الtouch بتاعها مداه `−10 … 60 °C` بس. لو العميل محتاج لوحة في مكان بارد أو حر، الTR هي الأنسب.

الpinout الكامل لJ3 (من الdatasheet)

Panel pin	Symbol	Function	Connects to
1, 2	LEDA	Backlight anode	TPS61165 output (LED+)
3, 4	LEDK	Backlight cathode	TPS61165 FB + R_SET to GND
5	GND	Ground	GND
6	VCOM	External VCOM DC input	VCOM buffer output (tie to pin 46)
7	DVDD	Digital power 3.3 V	LCD_DVDD (TPS22918 #1) + 1 µF
8	MODE	DE / SYNC mode select	10 kΩ to DVDD (fit) / 10 kΩ to GND (DNP)
9	DE	Data enable	PF10 via 33 Ω
10	VS	Frame sync	PI9 via 33 Ω
11	HS	Line sync	PC6 via 33 Ω
12	B7	Data	PI7 via 33 Ω
13	B6	Data	PI6 via 33 Ω
14	B5	Data	PI5 via 33 Ω
15	B4	Data	PA10 via 33 Ω
16	B3	Data	PA8 via 33 Ω
17	B2	Data (LSB)	GND (0 Ω option to MSB)
18	B1	Data (LSB)	GND (0 Ω option to MSB)
19	B0	Data (LSB)	GND (0 Ω option to MSB)
20	G7	Data	PI2 via 33 Ω
21	G6	Data	PI1 via 33 Ω
22	G5	Data	PI0 via 33 Ω
23	G4	Data	PH15 via 33 Ω
24	G3	Data	PH14 via 33 Ω

Panel pin	Symbol	Function	Connects to
25	G2	Data	PH13 via 33 Ω
26	G1	Data (LSB)	GND (0 Ω option to MSB)
27	G0	Data (LSB)	GND (0 Ω option to MSB)
28	R7	Data	PG6 via 33 Ω
29	R6	Data	PH12 via 33 Ω
30	R5	Data	PH11 via 33 Ω
31	R4	Data	PH10 via 33 Ω
32	R3	Data	PH9 via 33 Ω
33	R2	Data (LSB)	GND (0 Ω option to MSB)
34	R1	Data (LSB)	GND (0 Ω option to MSB)
35	R0	Data (LSB)	GND (0 Ω option to MSB)
36, 38	GND	Ground	GND
37	DCLK	Dot clock	PG7 via 33 Ω
39	L/R	Source scan direction	10 kΩ to GND (fit) / 10 kΩ to DVDD (DNP)
40	U/D	Gate scan direction	10 kΩ to GND / 10 kΩ to DVDD — choose on first board
41	VGH	Gate-on +15 V	TPS65150 positive pump + 1 µF/25 V
42	VGL	Gate-off −10 V	TPS65150 negative pump + 1 µF/25 V
43	AVDD	Analog 10.4 V	TPS65150 boost + 1 µF/25 V
44	RESET	Global reset, active low	PG11 + 100 kΩ to GND
45, 49, 50	NC	Not connected	Leave open
46	VCOM	External VCOM DC input	Tie to pin 6
47	DITHB	L = 8-bit (default), H = 6-bit	GND
48	GND	Ground	GND

ليه الstraps بالشكل ده

- **RGB565:** الشاشة `24-bit` ومفيهاش وضع 16-bit، فبنوصل الMSBs للLTDC ونربط الLSBs بالGND. الأبيض بيوصل `248/255`، وفيه `0 Ω` option لو حبيت bit replication.
- **DITHB = GND:** وضع 8-bit هو الافتراضي في الdatasheet، ومع الLSBs المربوطة مش محتاجين dithering من الشاشة.
- **MODE:** الdatasheet مش بيقول أنهي مستوى يعني DE. الLTDC بيطلّع DE وHS وVS مع بعض بالtiming الصح، فالوضعين هيشتغلوا. الافتراضي pull-up (DE mode) في عيلة (EK9713، والتاني footprint.
- **L/R (بن (39):** في datasheet نسخة الTR البن ده مكتوب GND، يعني ممكن يكون متربط جوه الFPC. عشان كده الافتراضي pull-down، وأي pull-up يكون `10 kΩ` مش `0 Ω`، فلو البن متربط GND مش هيحصل قفلة.
- **U/D:** الاتنين footprints. الاتجاه الصح بيتحدد من أول بوردة: لو الصورة مقلوبة بدّل المقاومة.
- **RESET:** الdatasheet بيقول active low وأقل نبضة `1 µs`. الpull-down بيخلي الشاشة في reset لحد ما الfirmware يخلص الsequencing ويرفعه.

تحذير الـdatasheet بيقول إن الـdriver IC ممكن ييجي `EK73002+EK9713` أو `ILI6122+ILI5960` حسب الـbatch. الـpinout واحد، بس اتجاه الـscan وقيمة الـVCOM المثالية ممكن يختلفوا. ده سبب إن كل الـstraps footprints، وإن الـVCOM قابل للضبط (قسم 10).

الـTiming (من الـdatasheet)

Parameter	Min	Typ	Max	Unit
DCLK	—	33.3	50	MHz
Horizontal total (th)	862	1056	1200	DCLK
HS pulse width	1	—	40	DCLK
H back porch (thb)	46	46	46	DCLK
H front porch	16	210	354	DCLK
Vertical total (tv)	510	525	650	H
VS pulse width	1	—	20	H
V back porch (tvb)	23	23	23	H
V front porch	7	22	147	H
Data / DE / sync setup & hold	8	—	—	ns
DVDD slew 0 → 90 %	—	—	20	ms
RESET pulse	1	—	—	µs

إعدادات الـLTDC

الـback porch في الـdatasheet محسوب من أول نبضة الـsync، فـ `HSW + HBP = 46` و `VSW + VBP = 23`. النتيجة `33.3 MHz / (1056 × 525) ≈ 60 Hz`:

HAL field	Value	HAL field	Value
HorizontalSync	0 (HSW = 1)	VerticalSync	0 (VSW = 1)
AccumulatedHBP	45	AccumulatedVBP	22
AccumulatedActiveW	845	AccumulatedActiveH	502
TotalWidth	1055	TotalHeigh	524
HSPolarity / VSPolarity	Active low	DEPolarity	Active high
PCPolarity	IPC (invert if pixels shimmer)	Pixel format	RGB565, 2 framebuffers

ليه كده؟ في وضع HV (SYNC) الـback porch لازم يبقى 46 و 23 بالظبط لأنهم ثابتين في الـdatasheet. في وضع DE الشاشة بتعتمد على DE، فأي غلطة صغيرة في الـporches مش بتبان. ده سبب تاني إن DE هو الافتراضي.

الكونكتور والميكانيكا

- `J3` : FPC ZIF، 50 بن، pitch `0.5 mm`، لـFPC سمكه `0.3 mm` (فيه PI stiffener). الـdatasheet مش واضح فيه الـcontacts على أنهي ناحية، فالأسلم كونكتور dual-contact (بيلمس من فوق وتحت). البديل: `Hirose FH12-50S-0.5SH(55)` بعد ما تتأكد من الناحية على العينة.
- الـdatasheet بيقول إن ترتيب البنات "from left to right". خد مكان ذيل الـFPC بالمللي من الرسم الميكانيكي (المقاسات `65.50` و`67.98 mm` من الحرف) وطابقه مع مكان J3.
- المقاس الخارجي `164.9 × 100.0 mm` والـactive area `154.08 × 85.92 mm`. البوردة لازم تبقى جوه حدود ضهر الشاشة.

> **ليه كده؟** مقاومة الـseries termination بتكمّل impedance الـdriver بتاع الـMCU (حوالي `15–25 Ω`) لحد ما يساوي impedance التراك (حوالي `50 Ω`). الإشارة بتوصل للشاشة وبتنعكس (لأن مدخل الشاشة high impedance)، والانعكاس بيرجع للـMCU فيلاقي مصدر matched ويتمتص. لو المقاومة عند الكونكتور، الانعكاس بيرجع للـMCU ويرتد تاني من غير ما حاجة تمتصه، فيحصل ringing على الحواف. الطول الحرج تقريبًا: حافة `1 ns` على FR4 (حوالي `6.7 ps/mm`) يدّي حوالي `75 mm`. تراكات أقصر من كده ممكن تعدي، بس مكان المقاومة عند الـMCU مش بيكلف حاجة. استخدم resistor arrays (`4×0402`) عشان توفر مساحة، وفي الـfirmware خلي سرعة بنات الـLTDC `High` مش `Very high` عشان تقلل الـEMI. الـ`0 Ω` بتوع الـLSB والـpull-ups بتوع الـstraps مكانهم عند J3.

الـLayout

- الـMCU متلف بحيث جنبه اليمين والفوق (بنات الـLTDC يبصّوا ناحية J3).
- مقاومات الـ`33 Ω` لازم تبقى عند الـMCU (أقل من `5 mm` من البن، قبل أي via: دي series termination بتشتغل عند المصدر بس. تفاصيل في الملاحظة تحت.
- ترتيب البنات في J3 هو B ثم G ثم R (من 12 لـ35). رتّب الـbus على البوردة بنفس الترتيب عشان تقلل التقاطعات.
- الـDCLK (بن 37 بين بنين 36 GND و38 في الـFPC). كمّل ده على البوردة: DCLK لوحده، وGND على الجنبين.
- بنات الباور 1–7) و41–46) على الطرفين، والـdata في النص. تراكات AVDD وVGH وVGL أقل حاجة `0.3 mm`، والـLEDA/LEDK `0.5 mm`.

10. الشاشة: الـbias والـVCOM والـsequencing

الجهود المطلوبة من datasheet الشاشة:

Rail	Min	Typ	Max	Source
DVDD	2.8 V	3.3 V	3.6 V	TPS22918 #1 (LCD_DVDD)
AVDD	10.2 V	10.4 V	10.6 V	LP2951 LDO from VS
VGH	14.5 V	15.0 V	15.5 V	TPS65150 positive charge pump
VGL	−10.5 V	−10.0 V	−9.5 V	TPS65150 negative charge pump
VCOM	3.54 V	4.54 V	5.54 V	TPS65150 VCOM buffer

ليه الـboost على 12 V والـAVDD من LDO

قسم 7.3.2 في datasheet الـTPS65150 بيقول إن الـflying capacitor بتاع الـnegative charge pump بيتشحن لحد V(SUP) تقريبًا. يعني أقصى VGL ممكن ≈ `−(V(SUP) − 2×V_F)`. لو SUP = AVDD = `10.4 V`، أقصى VGL حوالي `−9.8 V`، وده أقل من المطلوب. وقسم 7.3.8.2 بيقول إن الـIC بيقفل نفسه (latched) لو أي خرج موصلش للـregulation وقت التشغيل، يعني الشاشة ممكن متشتغلش خالص.

الحل: الـboost (VS) يتظبط على `12.06 V`، والـAVDD يتعمل من LDO صغير. كده VGL يقدر يوصل لحوالي `−11.4 V` (هامش `1.4 V`)، والـVGH من doubler يقدر يوصل لحوالي `22 V`. وكل ده جوه حدود الـdatasheet: VO max `15 V`، والـOVP من `16 V`، والـSUP abs max `15.5 V`.

توصيل الـTPS65150PWP (HTSSOP-24)

Pin	Name	Connects to
1	FB	R20/R21 divider midpoint; C24 across R20
2	DLY1	C31 10 nF to GND
3	DLY2	C32 10 nF to GND
4	VIN	LCD_BIAS_IN (5 V after TPS22918) + C20, C21
5, 6	SW	L20 and D20 anode
7, 8	PGND	GND plane
9	SUP	VS (D20 cathode) + C23 at the pin
10	VCOM	C36 1 µF to GND → panel pins 6 and 46
11	IN	VCOM divider wiper + C35 1 nF to GND
12	FBP	R25/R26 divider midpoint
13	CTRL	VIN directly (gate shaping not used)
14	ADJ	C34 22 pF to GND
15	VGH	Panel pin 41 + 100 kΩ bleed to GND
16	CPI	Positive pump output (D22 pin 2) + C30 + R25

Pin	Name	Connects to
17	DRVP	C29 (positive flying cap)
18	DRVN	C26 (negative flying cap)
19	GND	GND
20	REF	C28 220 nF to GND + R24
21	FBN	R23/R24 divider midpoint
22	COMP	C25 2.2 nF in series with R22 0 Ω to GND
23	GD	Not connected (test point)
24	FDLY	C33 100 nF to VIN (not GND); 0 Ω DNP to VIN
PAD	Thermal pad	GND with many vias

لازم يتأكد الـpinout القياسي للـBAT54S: بن 1 أنود الدايود الأول، بن 2 كاثود الدايود التاني، بن 3 النقطة المشتركة. راجعه على datasheet الشركة اللي هتشتري منها.

المكونات والقيم

Ref	Value	Connection	Why
C20	22 µF / 10 V X7R 1206	VIN → GND	Input cap per datasheet
C21	100 nF 0402	VIN → GND at the pin	HF decoupling
L20	4.7 µH, Isat ≥ 2 A, DCR < 100 mΩ	VIN → SW	Datasheet range 3.3–6.8 µH; computed peak ≈ 0.57 A at 100 mA load
D20	MBRS130L or SS14	A: SW, K: VS	Schottky ≥ 20 V / 1 A
C22	22 µF / 25 V X7R 1210	VS → GND	Ripple ≈ 2.4 mV; 25 V for DC-bias at 12 V
C23	1 µF / 25 V	SUP → GND at the pin	Required by datasheet
R20 / R21	681 kΩ / 71.5 kΩ, 1 %	VS → FB → GND	VS = 1.146 × (1 + 681/71.5) = 12.06 V
C24	22 pF	Across R20 (CFF)	Feed-forward zero ≈ 11 kHz (Table 1, 5 V input)
C25 / R22	2.2 nF / 0 Ω	COMP → GND	Table 1 for VI = 5 V; keep R footprint
C26	330 nF / 25 V X7R	DRVN → D21 pin 3	Negative flying cap (min 100 nF)
D21	BAT54S (SOT-23)	Pin 3: C26, pin 2: GND, pin 1: VGL	Negative pump diodes
C27	1 µF / 25 V	VGL → GND	Negative pump output
R23 / R24	649 kΩ / 78.7 kΩ, 1 %	VGL → FBN → REF	VGL = −(649/78.7) × 1.213 = −10.00 V; R24 inside 39–150 kΩ
C28	220 nF	REF → GND	As in reference design
C29	330 nF / 25 V X7R	DRVP → D22 pin 3	Positive flying cap (min 330 nF)
D22	BAT54S (SOT-23)	Pin 1: VS, pin 3: C29, pin 2: CPI	Doubler diodes
C30	1 µF / 50 V 0805	CPI → GND	Positive pump output
R25 / R26	931 kΩ / 82.5 kΩ, 1 %	CPI → FBP → GND	VGH = 1.214 × (1 + 931/82.5) = 14.91 V
C31, C32	10 nF	DLY1, DLY2 → GND	≈ 2.4 ms each: VS → VGL → VGH

Ref	Value	Connection	Why
C33	100 nF	FDLY → VIN	Fault delay = 450 kΩ × 100 nF ≈ 45 ms
C34	22 pF	ADJ → GND	As in reference design
C35	1 nF	IN → GND	As in reference design
C36	1 µF	VCOM → GND at the pin	Required by datasheet

AVDD — LP2951 (SO-8) الـLDO

Pin	Connects to
INPUT	VS (12 V) + 1 µF / 25 V
OUTPUT	AVDD → panel pin 43 + 4.7 µF / 16 V
FEEDBACK	Divider: R29 741 kΩ from OUTPUT, R30 100 kΩ to GND (0.1 %)
SHUTDOWN	GND (always on; TPS22918 on the input already switches everything)
GND	GND
SENSE, VTAP, ERROR	Not connected


AVDD = `1.235 × (1 + 741/100) = 10.39 V` . الـtolerance بتاعة الشاشة `±0.2 V` بس، ومع مقاومات 1% ودقة الـreference الـAVDD ممكن يقرب من الحد، عشان كده مقاومات 0.1%. الفقد في الـLDO حوالي `1.7 V × 40 mA ≈ 70 mW` .

الـVCOM (من AVDD عشان يبقى ثابت)

- **Prototype:** `AVDD → 47 kΩ → RV20 20 kΩ trimmer → 36 kΩ → GND` ، والـwiper رايح على IN. المدى من `3.63` لـ `5.65 V` ، وده بيغطي مدى الشاشة كله. نص الـtrimmer تقريبًا `4.6 V` .
- **إنتاج (DAC):** `AVDD → 48.7 kΩ → IN → 49.9 kΩ → GND` ، و `PA4` (DAC1_OUT1) رايح على IN من خلال `100 kΩ` . الـDAC على `1.65 V` يدّي `4.54 V` ، والمدى من `4.22` لـ `4.87 V` على مدى الـDAC كله. الـfirmware يخزن القيمة لكل بوردة في الـEEPROM.
- الضبط: صورة اختبار (pattern) flicker بيتبادل بين البكسلات)، وغيّر الـVCOM لحد ما الرعشة تختفي.

ترتيب التشغيل

الـdatasheet بتاع الشاشة مش بيحدد ترتيب. المكتوب بس إن DVDD يوصل لـ90% في أقل من `20 ms` ، وإن ممنوع تبعت signals والـlogic مطفي. الـTPS65150 بيعمل ترتيب الـbias لوحده: VS (ومعاه AVDD) ← بعد `2.4 ms` ← VGL بعد `2.4 ms` ← VCOM ← VGH.



شكل 10.1 — ترتيب التشغيل والإطفاء المعتمد في Rev A

1. `LCD_RESET = 0` (افتراضي من الـpull-down)، وبعدين `LCD_DVDD_EN = 1` .
2. `LCD_BIAS_EN = 1` : الـTPS65150 بيطلّع VS وAVDD وVGL وVGH بالترتيب، في حوالي `10 ms` .
3. شغّل الـLTDC، واستنى frame كامل، وبعدين `LCD_RESET = 1` .
4. بعد كام frame سليم، شغّل الـbacklight.

الإطفاء بالعكس:

`backlight off → black frame → LCD_RESET = 0 → LTDC off → LCD_BIAS_EN = 0 → LCD_DVDD_EN = 0` .

الـLayout (من قسم 10 في الـdatasheet)

- C20 وC22 والـPGND على plane واحد، والـloop `VIN → L20 → SW → D20 → C22 → PGND` أصغر ما يمكن.
- C26 وC29 والـBAT54S لازقين في DRVN وDRVP، وتراكاتهم قصيرة ومبعدة عن خطوط الـtouch والـDCLK.
- C23 على SUP وC36 على VCOM لازقين في البن.
- الـthermal pad متلحم على GND بـvias كتير.
- كل rail ليه `1 µF / 25 V` (VGH: `50 V`) عند بن J3.

> **لازم يتأكد** على أول بوردة: قيس تيار AVDD الحقيقي (المفترض أقل من `50 mA` ، والـLP2951 يتحمل `100 mA`)، والـripple على VGL وVGH، واعمل load transient test للـboost زي ما الـdatasheet بيقول. لو حصل fault وقت الـdebug، ركّب الـ `0 Ω` من VINJ FDLY عشان تقفل الحماية مؤقتًا.

11. الBacklight

من الـdatasheet: 30 ليد، 3 series × 10 parallel (الـstrings متوصلة parallel جوه الشاشة)، `V_L = 8.4 … 9.9 V` (اسمي `9.0 V`)، و`I_L = 200 mA` إجمالي. يعني حوالي `1.8 W`. الأنود على بن 1 و2، والكاثود على بن 3 و4 في نفس الـFPC، فمش محتاجين كونكتور منفصل.

> **لازم يتأكد** جدول الـdatasheet بيقول `200 mA`، بس ملاحظات الرسم الميكانيكي بتقول `If = 180 mA`. ابدأ بـ `180 mA` (عمر أطول وحرارة أقل)، ونقطة التشغيل القصوى `200 mA`.

Pin / part	Connects to	Value
VIN	5V0	4.7 µF X7R
SW	L4 from 5V0 + Schottky anode	L4 = 10 µH, Isat ≥ 1 A; Schottky 40 V / 1 A (SS14)
Schottky cathode	J3 pins 1, 2 (LEDA)	1 µF / 50 V X7R to GND (rated for open-LED voltage)
FB	J3 pins 3, 4 (LEDK) + R_SET to GND	R_SET = 0.2 V / 0.18 A ≈ 1.1 Ω (1 %, 0805); 1.0 Ω for 200 mA
CTRL	PH6 TIM12_CH1 (LQFP 83) + 100 kΩ pull-down	PWM dimming; off during reset
COMP	Capacitor to GND	Per datasheet (typ. 220 nF)

- الحسبة: خرج `9 V × 0.18 A = 1.62 W`، وبكفاءة حوالي `85%` يبقى الدخل حوالي `0.38 A` من الـ5V0. ده جوه ميزانية قسم 4.
- الـboost بيرفع من `5 V` لحوالي `9 V`، يعني duty حوالي `45%`، وده بعيد عن حدود الـIC.
- الـstrings parallel جوه الشاشة من غير مقاومات توزيع، فمتطلعش فوق `200 mA` حتى لو عايز إضاءة أعلى.
- المقاومة R_SET بتصرف `0.2 V × 0.18 A ≈ 36 mW`، و`0805` كفاية.

Layout

- الـinductor والـSW node على حرف البوردة، بعيد عن الـtouch والكريستالات.
- الـloop الأولى `C_in → L4 → SW → GND` صغيرة جدًا، والتانية `SW → Schottky → C_out → GND` كمان.
- تراكات LEDA وLEDK للـJ3 عرضها `0.5 mm` على الأقل.

12. الTouch المقاومة 4-wire

البوردة فيها الكونكتورين: `J4` للresistive (نسخة TR) و`J9` للcapacitive (نسخة TCF). نفس الPCB بيتركب مع أي نسخة، والfirmware بيحدد النوع وقت الboot (بيدوّر على الGT911 على I2C، ولو مش موجود يشتغل resistive).

Resistive (TR) — J4

الtouch المقاومة طبقتين عليهم مادة موصّلة. لما تحط `3.3 V` على طرفي طبقة، الجهد بيتغير خطيًا على طولها، والطبقة التانية بتقيس الجهد عند نقطة اللمس.

Measure X

```
X+ = 3.3 V (out high)
X− = 0 V (out low)
Y+ = ADC input
Y− = hi-Z input
```

Measure Y

```
Y+ = 3.3 V (out high)
Y− = 0 V (out low)
X+ = ADC input
X− = hi-Z input
```

Pressure Z

```
Y+ = 3.3 V, X− = 0 V
Z1 = ADC on X+
Z2 = ADC on Y−
R ∝ X·(Z2/Z1 − 1)
```

Pen-down wait

```
X− = 0 V (out low)
Y+ = input, pull-up
EXTI on Y+ falls
X+, Y− = hi-Z
```

شكل 12.1 — الأربع حالات اللي الfirmware بيقلب بينهم

J4 pin	Panel name	Our net	MCU pin	ADC
1	XL	X−	PA1 (41)	ADC1_INP17
2	YD	Y−	PA3 (47)	ADC1_INP15
3	XR	X+	PA0 (40)	ADC1_INP16
4	YU	Y+ (pen-down EXTI2)	PA2 (42)	ADC1_INP14

- الكونكتور: FPC بـ4 بن، pitch `1.0 mm` (من الرسم الميكانيكي لنسخة TR).
- أي "+" وأي "−" مش مهم كهربيًا: المعايرة بتعكس المحور لو اتعكس. المهم إن X في X وY في Y.
- الfront end لكل خط: `TPD4E05U06` عند الكونكتور، وبعده `1 nF` للGND.
- الfirmware: pen-down interrupt، والعينات وقت الvertical blanking، وmedian على كذا عينة، ومعايرة 5 نقط تتخزن في الEEPROM.

Capacitive (TCF) — J9 (GT911)

نسخة TCF فيها controller `GT911` على الtouch نفسه، وبيكلم الMCU على I2C. ده بيلغي مشاكل الADC noise خالص، وبيدّي multi-touch.

J9 pin	Signal	Connects to
1	SCL	I2C1 SCL PB8 (shared with EEPROM, 4.7 kΩ pull-up)
2	SDA	I2C1 SDA PB9 (shared with EEPROM, 4.7 kΩ pull-up)

J9 pin	Signal	Connects to
3	INT	PD3 (LQFP 145) — EXTI3 + 10 kΩ pull-up footprint (DNP)
4	GND	GND
5	VDD 3.3 V	3V3 via ferrite + 10 µF + 100 nF
6	RST	PD7 (LQFP 151) + 10 kΩ pull-up to 3V3

- عنوان الـGT911 بيتحدد بمستوى INT وقت ما RST يطلع: 0 = INT يبقى `0x5D`، و1 = INT يبقى `0x14`. عشان كده INT لازم يبقى output في الـreset sequence، وبعدين يتحول input للـinterrupt. الاتنين مش بيتعارضوا مع عنوان الـEEPROM (`0x50`).
- الـI2C مشترك مع الـEEPROM، فالـpull-ups (`4.7 kΩ`) موجودين مرة واحدة بس. ضيف `33 Ω` series على SCL وSDA عند J9 وESD منخفض السعة، لأن الخطوط دي رايحة لحاجة الناس بتلمسها.
- الـpitch بتاع J9 مش واضح في نص الـdatasheet: قيسه على العينة (غالبًا `0.5 mm` أو `1.0 mm`).
- الـGT911 بييجي من DWIN متظبط على الـpanel غالبًا. لو احتجت تكتب له config، الـregisters موثقة في datasheet الـGT911.

> **ليه كده؟** لو ركّبت النسختين في نفس الوقت بالغلط مش هيحصل ضرر: بنات الـRTP على `PA3 – PA0` وبنات الـCTP على `PD3` و `PD7` والـI2C، ومفيش بن مشترك.

الـLayout

- J4 وJ9 جنب بعض قريب من مكان ذيل الـtouch في الرسم الميكانيكي، وبعيد عن الـinductors.
- خطوط الـRTP الأربعة مجموعة واحدة بـGND على الجنبين، ومفيش أي SW node تحتها على أي طبقة.
- خطوط الـCTP (SCL وSDA و(INT مع بعض، والـINT بعيد عن الـDCLK.

13. الRS485 والTTL/RS232

الRS485 (Modbus RTU)

الRS485 بيبعت الداتا كفرق جهد بين سلكين A وB، فبيستحمل مسافات طويلة وnoise المصانع. الtransceiver بيحوّل الUART من الMCU لإشارة differential. الbus half-duplex: يا بتبعت يا بتستقبل، والDE هو اللي بيحدد.

THVD1450 pin (SOIC-8)	Name	Connects to
1	R (receiver out)	PD6 USART2_RX (LQFP 150)
2	/RE	Tied to pin 3 (DE)
3	DE	PD4 USART2_DE (LQFP 146) + 10 kΩ pull-down
4	D (driver in)	PD5 USART2_TX (LQFP 147)
5	GND	GND
6	A	SM712 + DIP network → J1 pin 3
7	B	SM712 + DIP network → J1 pin 4
8	VCC	3V3 + 100 nF

- ليه DE و/RE مربوطين؟ لما DE = 1 الdriver شغال والreceiver مقفول، ولما DE = 0 العكس. بن واحد بيتحكم في الاتجاه.
- الUSART2 فيه وضع RS485 بالهاردوير: الشريحة بترفع DE لوحدها قبل الإرسال وتنزله بعد آخر bit. مفيش timing في الfirmware.
- الpull-down على DE: وقت الreset البوردة تفضل في وضع الاستقبال، فماتبوظش الbus على باقي الأجهزة.

الحماية والtermination والbias

Part	Between	Value	Why
SM712	A → GND, B → GND	Asymmetric TVS −7 / +12 V	Matches the RS485 common-mode range; standard TVS would clamp valid signals
SW3-1 + R	A ↔ B	120 Ω, 0.25 W	Termination — ON only if this HMI is at one end of the cable
SW3-2 + R	A → 3V3	680 Ω	Fail-safe bias: idle bus reads as a defined "1"
SW3-3 + R	B → GND	680 Ω	Fail-safe bias (switch together with SW3-2)

> **ليه كده؟** حسبة الbias: مع الtermination شغال، جهد الidle بين A وB = `3.3 × 120 / (680 + 120 + 680) ≈ 0.27 V`. ده أكبر من `200 mV` المطلوبين عشان الreceiver يقرا "1" ثابت. الbias بيتشغل في جهاز واحد بس على الbus كله.

الTTL / RS232 (USART1)

بورت تاني لعملاء بيوصلوا الشاشة بالMCU مباشرة زي DWIN. الوضع الافتراضي TTL `3.3 V`، ولو ركبت `SP3232E` يبقى RS232.

Assembly	Populate	Remove
TTL 3.3 V (default)	R_TX 0 Ω (PB14 → J5-2), R_RX 0 Ω (J5-3 → PB15)	SP3232E and its caps
RS232	SP3232E + 5× 100 nF (C1±, C2±, V+, V−, VCC)	R_TX, R_RX

- توصيل الـSP3232E: `PB14 → T1IN`، `T1OUT → J5-2`، `J5-3 → R1IN`، `R1OUT → PB15`. القناة التانية: `T2IN` للـGND و`R2IN` من غير توصيل.
- في وضع TTL: `100 Ω` series ودايود ESD منخفض السعة على الخطين، من ناحية الـMCU (بعد مقاومات الـ0 Ω، عشان مايشوفش جهود RS232 لو اتركب.
- بن `1` في (3V3) J5 من خلال `0 Ω` مش متركب في الأول. ماتطلعش باور من البوردة إلا لو محتاجه فعلًا.

الـLayout

- الـTHVD1450 والـSM712 والـDIP جنب J1 مباشرة، والـSM712 أقرب حاجة للكونكتور.
- A وB يتسحبوا جنب بعض كـpair، والـGND بتاع الـSM712 يروح للـplane بـvias قصيرة.
- منطقة الـRS485 على حرف البوردة، ومفيش خطوط حساسة بينها وبين الكونكتور.

14. الـUSB-C

الـUSB `Full Speed` (`12 Mbit/s`) من الـPHY الداخلي. سرعة رفع المشروع العملية حوالي `1 MB/s`. الـHigh Speed محتاج PHY خارجي بحوالي 12 بن، ومش مستاهل في Rev A.

USB-C pin	Name	Connects to
`A4, A9, B4, B9`	VBUS	USBLC6 pin 5 + divider to PA9 (+ optional DNP power path)
`A5`	CC1	5.1 kΩ to GND
`B5`	CC2	5.1 kΩ to GND (separate resistor)
`A6, B6`	D+	Tied together → USBLC6 → PA12 (LQFP 123)
`A7, B7`	D−	Tied together → USBLC6 → PA11 (LQFP 122)
`A8, B8`	SBU1/2	Not connected
`A1, A12, B1, B12`	GND	GND
`Shell`	Shield	1 MΩ // 4.7 nF to GND

USBLC6-2SC6 pin	Name	Connects to
`1, 6`	I/O1	D+ (connector side to pin 1, MCU side to pin 6 — flow-through)
`3, 4`	I/O2	D− (same flow-through)
5	VBUS	VBUS
2	GND	GND

- كل CC له مقاومة لوحده. لو ربطتهم في مقاومة واحدة، الشواحن والكمبيوترات Type-C مش هتتعرف على البوردة.
- الـVBUS sensing: `VBUS → 100 kΩ → PA9 → 200 kΩ → GND` (حوالي `3.3 V` لما الكابل يتوصل).
- البوردة مش بتتغذى من الـUSB افتراضيًا. فيه سكة DNP (Schottky + PTC) من VBUS للـ5V0 لو حبيت تبرمج على المكتب من غير `24 V`، والـfirmware ساعتها يسيب الشاشة مطفية.

Layout

- D+ وD− differential pair بـ`90 Ω`، فوق GND كامل، أقصر ما يمكن، وmatching في حدود `±1 mm`.
- الـUSBLC6 جنب الكونكتور مباشرة، والتراكات تعدي من خلال باداته (flow-through) من غير stubs.
- متغيرش الطبقة للـpair لو أمكن، ولو اضطريت حط via GND جنب كل via signal.

15. الـmicroSD والـRTC والـbuzzer والـLEDs

الـmicroSD

microSD pin	Name	Connects to
1	DAT2	PC10 (LQFP 139) + 47 kΩ pull-up
2	CD/DAT3	PC11 (LQFP 140) + 47 kΩ pull-up
3	CMD	PD2 (LQFP 144) + 47 kΩ pull-up
4	VDD	3V3 + 10 µF + 100 nF
5	CLK	PC12 (LQFP 141) via 33 Ω at MCU (no pull-up)
6	VSS	GND
7	DAT0	PC8 (LQFP 117) + 47 kΩ pull-up
8	DAT1	PC9 (LQFP 118) + 47 kΩ pull-up
`CD switch`	Card detect	PG12 (LQFP 155) + 10 kΩ pull-up; switch to GND

بنات الـSDMMC1 ثابتة في الشريحة (PC8–PC12 و PD2 على الجنب الفوقاني. حط الـsocket ناحيتهم، والتراكات الست متساوية تقريبًا.

الـRTC

الـRTC الداخلي شغال على الـLSE (`32.768 kHz`)، وبطارية `CR2032` على VBAT بتحافظ على الساعة وقت فصل الكهربا. الـholder:
الـ(+) على VBAT (بن (6 والـ(−) على GND، و`100 nF` عند البن.

الـBuzzer

Part	Connection
`Buzzer (+)`	5V0
`Buzzer (−)`	2N7002 drain
`1N4148W`	Across buzzer: cathode to 5V0, anode to drain (flyback)
`2N7002 gate`	100 Ω from PD12 TIM4_CH1 (LQFP 100) + 100 kΩ to GND
`2N7002 source`	GND

الـbuzzer magnetic `12 mm`، `5 V`، حوالي `2.7 kHz`. الـPWM بنفس التردد من TIM4. الـflyback diode لازم لأنه ملف، ومن غيره الـMOSFET هياخد spike في كل مرة يقفل.

الـLEDs والزرايز

Item	Connection
`Power LED`	3V3 → 1 kΩ → green LED → GND
`Status LED`	PG13 (LQFP 156) → 1 kΩ → LED → GND (active high)

Item	Connection
`RESET button`	NRST ↔ GND (100 nF already on NRST)
`BOOT button`	BOOT0 ↔ 3V3 through 1 kΩ (10 kΩ pull-down on BOOT0)
`Test header`	TP1 PG14, TP2 PH7, TP3 PH8, TP4 PI3 + 3V3 + GND

16. الكونكتورز وتوصيلاتها

كل الكونكتورز وتوصيل كل بن فيها. الكونكتورز اللي pinout بتاعها معتمد على الشاشة متعلّم عليها.

J1 — الباور + RS485 (terminal block 5.08 mm، 4 بن)

Pin	Signal	Goes to
1	+V (9–36 V)	F1 → D1 → protection
2	0 V	GND
3	RS485 A	SM712 / THVD1450 pin 6
4	RS485 B	SM712 / THVD1450 pin 7

J2 — USB-C

شوف جدول قسم 14.

J3 — الشاشة (FPC 50 بن، 0.5 mm)

الـpinout الكامل بن بين من datasheet الشاشة في قسم 9. الكونكتور FPC dual-contact سمكه `0.3 mm`.

J4 — Touch resistive (FPC 4 بن، 1.0 mm)

Pin	Panel name	Net
1	XL	X− (PA1)
2	YD	Y− (PA3)
3	XR	X+ (PA0)
4	YU	Y+ (PA2)

J9 — Touch capacitive GT911 (FPC 6 بن)

Pin	Signal	Net
1	SCL	I2C1 SCL (PB8)
2	SDA	I2C1 SDA (PB9)
3	INT	PD3
4	GND	GND
5	VDD 3.3 V	3V3
6	RST	PD7

B4B-PH-K-S) ،J5 — TTL / RS232 (JST PH 2.0 mm

Pin	Signal	Note
1	3V3	Via 0 Ω, not fitted by default
2	TX (out of HMI)	PB14 or SP3232E T1OUT
3	RX (into HMI)	PB15 or SP3232E R1IN
4	GND	

1.27 mm) ،J6 — SWD (Cortex Debug 10-pin

Pin	Signal	Pin	Signal
1	VTref (3V3)	2	SWDIO (PA13)
3	GND	4	SWCLK (PA14)
5	GND	6	SWO (PB3)
7	Key (no pin)	8	NC
9	GND	10	nRESET (NRST)

J8 / BT1 / SW3

Ref	Type	Pins
J8	microSD push-push (e.g. Hirose DM3AT-SF-PEJM5)	Section 15
BT1	CR2032 SMD holder	+ → VBAT, – → GND
SW3	3-position SMD DIP	1: 120 Ω A–B, 2: 680 Ω A–3V3, 3: 680 Ω B–GND

17. الـPCB Layout


الـlayout بتاع البوردة دي فيه تلات حاجات صعبة: الـSDRAM، والـLTDC، وإن فيه 4 switchers جنب touch analog. الترتيب اللي تحت هو ترتيب الشغل نفسه.

الـStack-up

Layer	Use	Rule
L1 (top)	Components, SDRAM bus, short high-speed routes	Reference = L2
L2	GND — solid, unbroken	No traces at all, especially under SDRAM / LTDC / QSPI / USB
L3	3V3 and 5V0 pours + slow signals	Keep pours under their loads
L4 (bottom)	LTDC bus to J3, remaining signals	Reference = L3/L2; add GND pour with stitching vias

سمك `1.6 mm`، نحاس `1 oz` بره. اطلب من المصنع stack-up فيه L1–L2 قريبين (prepreg) رفيع) عشان الـimpedance تبقى مضبوطة وعرض التراك معقول: هدفك `50 Ω` single-ended و`90 Ω` differential للـUSB. المصنع بيدّيك العروض الدقيقة حسب مواده.

خطة الأماكن (Floorplan)



شكل 17.1 — نقطة بداية للـplacement متوافقة مع توزيعة البنات في قسم 6: كل بلوك جنب البنات بتاعته. المكان الفعلي لـJ3 بيتحدد من ذيل الشاشة.

ترتيب الplacement

1. الحاجات الميكانيكية الأول: الحدود، فتحات التثبيت `M3` ، J3 مكان ذيل الشاشة بالظبط، J1 وJ2 على الحرف.
2. الMCU: في الشكل بن 1 فوق على الشمال، فالجنب اليمين والفوق (اللي عليهم الLTDC بيبصّوا لJ3. لو ذيل الشاشة في مكان تاني، لف الMCU بمضاعفات `90°` ولف الfloorplan كله معاه.
3. الSDRAM تحت الMCU مباشرة، أقرب ما يمكن (حوالي `20 mm` أو أقل).
4. الQSPI جنب بنات 24–27 و58، والكريستالات جنب PH0/PH1 وPC14/PC15.
5. مكثفات الdecoupling بتاعة الMCU والSDRAM (قبل أي routing).
6. منطقة الباور في ركن لوحدها، والRS485 جنب J1.
7. الLCD bias والbacklight جنب J3 وبعيد عن J4.
8. الباقي: microSD، USB، EEPROM، buzzer، LEDs.

ترتيب الrouting

1. الSDRAM كلها مرة واحدة (data ثم address/control ثم CLK).
2. الQSPI.
3. الUSB pair.
4. الJ3J LTDC bus.
5. الtouch، والSDMMC.
6. الباور: polygons والswitcher loops.
7. الباقي (UART، I2C، GPIO).

قواعد كل واجهة

Interface	Length	Matching	Impedance	Key rule
SDRAM data	< 50 mm	±5 mm in group	~50 Ω	Same layer for the group where possible
SDRAM addr/ctrl	< 50 mm	±5 mm in group	~50 Ω	Fan-out vias balanced
SDCLK	shortest	reference for group	~50 Ω	33 Ω at MCU, 3W spacing
QSPI	< 30 mm	±3 mm	~50 Ω	33 Ω on CLK, solid GND
LTDC	any	not critical at 33 MHz	~50 Ω	33 Ω at MCU; DCLK guarded
USB D+/D−	shortest	±1 mm in pair	90 Ω diff	ESD flow-through, no stubs
SDMMC	< 50 mm	±5 mm	~50 Ω	33 Ω on CK
Touch	any	—	—	Guarded group, nothing switching below
RS485 A/B	short to J1	pair	—	TVS at connector

الأرضي (GND)

- GND واحد للبوردة كلها، plane كامل على L2. مفيش تقسيم analog/digital: التقسيم بيعمل مشاكل أكتر مما بيحل.
- الفصل بيتعمل بالمكان: الـswitchers في ركن، والـanalog في ركن تاني، والتيار العالي بيرجع من غير ما يعدي تحت الـtouch أو الـADC.
- stitching vias على حرف البوردة وحوالين منطقة الباور كل حوالي `5 mm`.
- أي signal بتغير طبقتها يبقى جنبها via GND عشان الـreturn current يلاقي طريق.

الـDecoupling

- كل `100 nF` جنب البن بتاعه على نفس الطبقة، والـvia للـGND والـvia للباور ملزوقين في باد المكثف.
- الترتيب: من البن للمكثف وبعدين للـvia، مش من البن للـvia وبعدين للمكثف.
- الـbulk caps (`4.7 µF` و`10 µF`) ممكن تبقى أبعد شوية.

الـ4) Switchers دوايرl)

- كل switcher: الـhot loop أصغر ما يمكن على L1، والـSW node نحاسه على قده.
- مفيش أي signal تحت الـinductors على أي طبقة.
- تراكات الـfeedback من عند مكثف الخرج، وبعيد عن الـSW والـinductor.
- الـTPS54360B: thermal vias كتير تحت الـPowerPAD.

الحرارة

الـMCU بيصرف حوالي `1 W` على `480 MHz`: بنات الـGND بتاعته متوصلة بـpour على L1 وL4 بـvias كتير. الـTPS54360B بيصرف أقل من `1 W` وبيطلّع حرارته من الـPowerPAD. البوردة ورا الشاشة في علبة مقفولة، فسيب مسافة هوا لو أمكن.

التصنيع (DFM)

- الـLQFP176 بـpitch `0.5 mm`: `0.127 / 0.127 mm` track/space (5/5 mil) كفاية، وده قياسي عند المصانع.
- Via: drill `0.3 mm` و pad `0.6 mm`.
- Passives `0402` للـdecoupling والـsignals، و`0603` / `0805` للحاجات اللي بتشيل تيار أو جهد.
- Solder mask بين بنات الـLQFP (solder mask dam).
- 3 fiducials على البوردة لو التجميع بالماكينة.
- Silkscreen: اسم كل كونكتور، بن 1، اتجاه البطارية، ووظيفة كل switch في الـDIP.

Test points

Test point على: كل rail (`VIN_PROT`، `5V0`، `3V3`، `3V3A`، `LCD_DVDD`، `AVDD`، `VGH`، `VGL`، `VCOM`)، والـDCLK، وخط data واحد من الـSDRAM، والـSDCLK. اكتب أسماءهم على الـsilkscreen.

18. قايمة المراجعة قبل الـrelease

لازم يتأكد من الشاشة قبل تثبيت الـschematic

- ☐ الـpinout والجهود والـtiming والـbacklight اتاخدوا من datasheet `LN80480T070IA9098` (قسم 9–11. الباقي:
- ☐ الـcontacts في ذيل الـFPC على أنهي ناحية (على العينة).
- ☐ قطبية MODE وL/R وU/D على أول بوردة (footprints) جاهزة).
- ☐ تيار AVDD الحقيقي واستقرار الـ(load transient) boost على أول بوردة.
- ☐ تيار الـbacklight: `180 mA` ولا `200 mA` (تعارض داخل الـdatasheet).
- ☐ pitch بتاع J9 (الـCTP) على العينة، وترتيب بنات J4 بالـmultimeter.
- ☐ أبعاد الشاشة ومكان ذيل الـFPC وفتحات التثبيت.

مراجعة الـschematic

- ☐ التوزيعة متطابقة مع CubeMX ومفيهاش تعارض.
- ☐ كل VDD عليه `100 nF`، والـVCAP عليه مكثف للـGND بس.
- ☐ الـdiode catch بتاع الـTPS54360B موجود.
- ☐ الـFDLY في الـTPS65150 متوصل بمكثف لـVINJ مش للـGND، وCTRL متوصل بـVIN.
- ☐ الـpull-downs على: ON بتاع الـload switches، وCTRL بتاع الـbacklight، وDE بتاع الـRS485، وBOOT0، وgate الـbuzzer.
- ☐ كل CC في الـUSB-C ليه `5.1 kΩ` لوحده.
- ☐ `FMC_A12` واصل لبن 36 في الـSDRAM.
- ☐ كل الـprimary parts متاحة في المخزون وlifecycle بتاعها active.

أول تشغيل للبوردة

1. من غير الـMCU (أو مع فصل الـ `0 Ω`): شغّل `24 V` بـcurrent limit `200 mA` على الـpower supply، وقيس `5V0`.
2. وصّل الـ3V3 وقيسه، وبعدين وصّله للـMCU واعمل connect بالـSWD.
3. اختبار الذاكرة: SDRAM memory test كامل، وبعدين QSPI read/write.
4. من غير الشاشة: شغّل الـload switches والـbias وقيس AVDD وVGH وVGL على الكونكتور.
5. ركّب الشاشة: framebuffer بلون واحد، وبعدين اضبط الـVCOM.
6. الـbacklight، والـtouch، والمعايرة.
7. RS485 وUSB وmicroSD.

> **تحذير** ركّب الشاشة آخر حاجة، بعد ما تقيس كل الجهود على الكونكتور بالـmultimeter. الشاشة أغلى قطعة على البوردة ومش بتستحمل جهد غلط.