
# VLSI Lab-Geofence


謝汶璁 2021-08-03

## 問題描述

請完成一地理圍籬(geofence)系統,本系統使用6顆接收器在平面上建構出虛擬圍籬,每顆接收器可測量出自己和待測物體之間的距離,地理圍籬系統依此資訊計算出待測物體是在圍籬內或圍籬外。



# I/O介面




圖二、系統方塊圖

# I/O介面

表 1-輸入/輸出訊號

Signal Name	I/O	Width	Simple Description
clk	I	1	本系統為同步於時脈正緣之同步設計。
reset	I	1	高位準非同步(active high asynchronous)之系統重置信
			號。
X	I	10	接收器之X座標
Y	I	10	接收器之 y 座標
R	I	11	接收器和待測物體之距離
is_inside	O	1	當待測物體在圍籬內,回應 is_inside 為 high,反之為 low
valid	О	1	有效的輸出訊號。當 valid 為 High,表示目前輸出的
			is_valid 為有效的輸出。






Media IC & System Lab

5

### **TODO**

- Geofence module
- nicotb for geofence
- Logic synthesis (optional)
- Gate-level with nicotb (optional)

## Nicotb for geofence



- Active high asynchronous reset
- valid=1的下一個Clock負緣給input

#### Reference

- Simulation
  ncverilog tb.sv Geofence.v +access+rw
- Synthesisdc\_shell -f dc\_syn.tcl
- Gate-level simulation
   ncverilog tb.sv Geofence\_syn.v \
   -v /cad/CBDK/CBDK\_IC\_Contest\_v2.1/Verilog/tsmc13\_neg.v \
   +define+SDF \
   +ncmaxdelays