

TEKNOFEST

HAVACILIK, UZAY VE TEKNOLOJİ FESTİVALİ

ÇİP TASARIM YARIŞMASI

ANALOG TASARIM KATEGORİSİ

TAKIM ADI

İTU VLSI

PROJE ADI

LTE STANDARDI İÇİN 4. DERECEDEN YÜKSEK PERFORMANS ÇİFT
BANT ALÇAK GEÇİREN AKTİF SÜZGEÇ TASARIMI

BAŞVURU ID

469512

TARİH

10/07/2022

İçindekiler

1. PROJE MEVCUT DURUM DEĞERLENDİRMESİ	3
2. PROJE DETAY TASARIMI VE TEST SONUÇLARI	3
2.1. Sistem Mimarisi	3
2.2. Tasarım Detayı	4
2.2.1. Bant Aralığı Referans Gerilim Devresi	4
2.2.2. İşlemsel Kuvvetlendirici (opamp) Devresi	7
2.2.3. Filtre Çipi	13
3. TEST ORTAMI	15
4. ÇİP TASARIM AKIŞI	18
5. TAKIM ORGANİZASYONU	19
5.1. Takım Organizasyon	19
5.2. Görev Dağılımı	20
6. İŞ PLANI ve RİSK PLANLAMASI	21
7. KAYNAKÇA	22



1. PROJE MEVCUT DURUM DEĞERLENDİRMESİ

Proje kapsamında en fazla vakit ayrılan devre bloğu işlemsel kuvvetlendirici olmuştur. Yaptığımız araştırmalarda işlemsel kuvvetlendiricinin (OPAMP) kazanç bant-genişliği çarpımı (KBÇ) değerinin süzgeç kesim frekansının 100 katı olması gerektiği sonucuna varılmıştır. Bu gereklilik hakkında iyi bir teorik çalışmaya ulaşılmasa da Texas Instruments süzgeç uygulaması notlarında bu gerekliliğe yer verilmiştir [1]. Süzgeç kesim frekanslarından bir tanesi 20 MHz değerinde olduğu için tasarım isterlerindeki 2 GHz KBÇ değerinin sağlanması gerektiği sonucuna varılmıştır. Bu sebeple tasarlanan OPAMP KBÇ değerinde optimize edilmiştir. Bu kapsamda oldukça fazla güç harcanacağı ön görülmüştür. Tasarım isterlerinde verilen 60 mW güç tüketiminin büyük bir kısmı OPAMP için ayrılmıştır. Ön raporda dolaylı Miller kompanzasyonu kullanılması planlanmıştır. Fakat yeterli kazancın (70 dB) ve KBÇ değeri iki katlı bir mimariye sağlanamamıştır. Bu kapsamda üç katlı yapılar araştırılmıştır. Üç katlı yapılar daha fazla güç tüketmeye eğilimlidir. Fakat 2 GHz hızında kaskot bir devredeki baskın olmayan kutupların dahi faz marjını bozduğu gözlemlenmiştir. Üç katlı tasarımlarda kazanç kaskot yapılar kullanılmadan arttırılabilir. Ayrıca ileri-yol blokları yardımıyla sol yarı düzlemde sıfır getirilerek faz marjı iyileştirilebilir. Tüm bu sayılan sebeplerden ön tasarım raporunda kurgulanan OPAMP iki katlı dolayı Miller kompanzasyonu [2] mimarisinden üç katlı mimariye geçiş yapacak şekilde değiştirilmiştir. Daha ayrıntılı olarak OPAMP başlığı altında tartışılacaktır.

Bant aralığı referans gerilim devresi (BRG) ön raporda belirtildiği gibi kullanılmıştır. Bu kısımda Xschem+NGSpice benzetim programının kullanılması dışında bir zorluk yaşanmamıştır. Devre öngörülen şekile hızlı bir şekilde tasarlanıp karakterize edilmiştir.


Süzgeç mimarisi için ön raporda Salen-Key süzgeç yapısı önerilmiştir. Fakat şartname isterlerinde tam farksal bir süzgeç istenmiştir. Yapılan araştırmalar sonucunda Salen-Key tam farksal süzgeç yapısının ilave olarak iki adet daha girişe ihtiyaç duyduğu anlaşılmıştır. Gereksiz güç tüketimin engellemek adına çoklu geri-beslemeli süzgeç yapısının daha uygun olduğuna karar verilmiştir.

Projenin mevcut durumu planladığımız şekilde sürdürülmektedir. İstenilen performansta OPAMP ve BRG alt blokları tasarlanmış olup istenilen frekansta iki modlu olarak beklenen süzgeç cevabı gözlemlenmiştir. Tüm test ortamlarımız hazırlanan rapor sonrasında Github'a yüklenecek, sizler tarafından gerektiği durumda benzetimler kolaylıkla tekrarlanabilecektir.

2. PROJE DETAY TASARIMI VE TEST SONUÇLARI

2.1. Sistem Mimarisi

Sistem mimarisine bakıldığında bir çoklu geri beslemeli süzgeç topolojisi iki adet tasarlanan OPAMP'ı aktif eleman olarak kullanmaktadır. BRG devresi ise OPAMP için gereken referans akımını sağlar. Bunun yanında OPAMP tam farksal bir yapıya sahip olduğundan ortak mod geri besleme referans gerilimine ihtiyaç duyar. BRG devresi bu gerilimi de sağlamaktadır. Şekil 1'de sistem mimarisi görülmektedir. BRG'de oluşturulan sıcaklıktan bağımsız akımlar iki adet OPAMP'ın referans akımlarını oluştururlar. V_{CM} ile etiketlenen nokta ise OPAMP'lardaki CMFB devrelerinin hata kuvvetlendiricilerinin referans gerilimini oluşturur.



Şekil 1: Sistem Mimarisi


2.2. Tasarım Detayı

Bu kısımda proje için tasarlanan alt bloklar (OPAMP, Bant Aralığı Referans Gerilim Devresi) ve süzgeç yapısı performans sunumları ve tasarım felsefesi ile verilecektir. Hangi mimarilerin neden seçildiği, tasarımda izlenen yollar aktarılacaktır.

2.2.1. Bant Aralığı Referans Gerilim Devresi


Bu kısımda tasarlanan bant-aralığı referans gerilim (BRG) devresi tartışılacaktır. Tasarım şartnamesinde 300 mV değerinde referans gerilimi altında devre test edileceği için düşük gerilimli BRG devre topolojisi seçilmiştir. Bu topolojiler için [2] ve [3] kaynaklarından yararlanılmıştır. BRG devresi için verilen sıcaklık ile referans gerilimi ve güç kaynağını reddetme oranı (PSRR) oldukça zorlayıcıdır. Sıcaklık ile sabit gerilim elde etmenin temel yolu sıcaklık ile pozitif yönde değişen (PTAT) ve sıcaklık ile negatif yönde değişen iki akımı birleştirmektir. Böylelikle sıcaklıktan bağımsız şekilde akan akım direnç üzerinden istenilen gerilime dönüştürülebilecektir. PSRR isterinin sağlanması için OTA içeren yapı kullanılmıştır. Şekil 2'de tercih edilen BRG topolojisi verilmiştir. Burada şematik vektör grafik formatında verilmiştir. Böylelikle şekle yaklaşılarak tüm ayrıntılar görülebilir. Devrede M_1 ve M_2 PFET elemanları iki koldan eşit şekilde akım akmasını sağlar. M_3 - M_7 arasındaki tranzistörleri ise kendiliğinden kutuplanan bir OTA devresini oluşturur. Kendiliğinden kutuplanan OTA harici bir akım kaynağına ihtiyaç duymadığından BRG devresinden kullanılması uygun olacaktır. Burada OTA kullanılması V_1 ve V_2 noktalarının gerilimlerinin eşit olmasını sağlar. Sol taraftaki BJT'nin V_{BE} gerilimi (bu gerilim V_1 noktasına denk gelir.) OTA yardımıyla sağ taraftaki V_2 noktasına eşitlenir. Bu eşitlenmeyi sağlayan faktör OTA'nın geri besleme işlevidir. Böylelikle R_1 direnci üzerindeki akım CTAT ilişkisine sahip olacaktır. Çünkü bir BJT'nin gerilimi doğal olarak CTAT ilişkiye sahiptir. İki BJT'nin V_{BE} farkları ise PTAT ilişkisine sahiptir. Böylelikle sağ taraftaki M_2 savak akımı PTAT ve CTAT akımların birleşimi olacak ve sıcaklıktan bağımsız bir akım elde edilecektir. Daha sonra bu akım M_8 tarafından aynalanarak direnç üzerine düşürülür. Böylelikle direnç ayarlanarak istenilen referans gerilimi elde edilir. OTA'nın kararlılık kriterini garanti altına almak için çıkışa 1 pF değerinde bir kapasite eklenmiştir. Nihai olarak akım ilişkisi (1) denklemi ile verilmiştir [2],[3]. Bu denklemde V_T termal gerilim, n BJT'nin degradasyon katsayısı ve K ise sağ taraftaki paralel BJT sayısıdır. Denklemde sol taraftaki terim CTAT akımı sağ taraftaki terim ise PTAT akımı temsil eder. Görüldüğü gibi direnç değerlerinin oranı ve BJT'nin alanı ayarlanarak sıcaklıktan bağımsız bir akım elde edilebilir.

Şekil 4'te BRG devresi için PSRR benzetimi yapılmıştır. Düşük frekanslarda -60 dB PSRR performansı frekans yükseldikçe düşmektedir. **Fakat 10 GHz'de dahi PSRR 0 dB altında kalmaktadır.**




Şekil 4: BRG Devresinin PSRR Performansı

Şekil 5'te BRG devresinin bir başlatma problemi olmadığını göstermek adına besleme gerilimi anahtarlanmış ve zaman tanım bölgesi analizi yapılmıştır. Bu durumda devre referans gerilimine bir problem olmadan oturmuştur.



Şekil 5: BRG Devresinin Başlatma Performansı

Şekil 6'da referans geriliminin besleme geriliminin %10 değişimi için grafik verilmiştir. Bu durumda referans gerilimi **300.2 mV ve 299.9 mV** aralığında kalmıştır. Bu kapsamda bir başka açıdan devrenin PSRR performansı doğrulanmıştır.



Şekil 5: BRG Devresinin Besleme Gerilimi ile Değişimi

Bütün veriler ışığında BGR devresinin tüm isterleri sağladığı bu kısımda gösterilmiştir.


2.2.2. İşlemsel Kuvvetlendirici (opamp) Devresi

Proje değerlendirme kısmında bahsedildiği gibi OPAMP devresi için iki katlı dolaylı Miller kompanzasyonu mimari yerine üç katlı fakat daha basit bir yapı tercih edilmiştir. Burada basitlikten kasıt devrede herhangi bir kaskot yapının bulunmamasıdır. Normalde kaskot yapıda ortak kaynaklı konfigürasyonun çıkışı (ya da ortak geçitli konfigürasyonun girişi) düşük empedans noktasıdır. Fakat yapılan çalışmalar ve denenen mimariler ışığında bu noktadaki kutupların dahi 2 GHz'e yakın frekanslarda faz marjını oldukça kötüleştirdiği gözlemlenmiştir. Ayrıca dolaylı Miller kompanzasyonu çok yüksek frekanslarda ve görece düşük yük kapasitesi sürdüğünde istenilen faz marjını sağlamamıştır. Bu sebeple OPAMP mimarisinde değişikliğe gidilmiştir. Burada izlenen temel felsefe basit fark kuvvetlendiricilerini birleştirerek üç katlı yapı ile istenilen kazancı sağlamaktır.

Üç katlı OPAMP topolojileri güç kaynak değerinin azalma eğilimi ile beraber popülerleşmiştir. En temel topoloji yuvalanmış Miller kompanzasyonlu (Nested Miller-NMC) yapılarıdır [4]. Şekil 6'da bu yapıya bir örnek verilmiştir. Buradaki dezavantaj sağ yarı düzlem sıfırlarıdır. Ayrıca devre iki kompanzasyon kapasitesinin varlığı ile beraber çok fazla akım tüketme eğilimindedir.


NMC yapısı baz alınan bir çok topoloji literatürde mevcuttur [5], [6]. Bu yapılar genel olarak bir ya da birden çok sol yarı düzlem sıfırı getirerek kutuplardan bir tanesini yok etme prensibine dayanır. Böylelikle ikinci katın geçiş iletkenliği değeri azaltılabilecektir. Bu da güç tüketiminin azaltılabileceğini gösterir. Bu projede baz alınan yapının ismi çok yollu yuvalanmış Miller kompanzasyonudur (Multipath Nested Miller Compensation-MNMC). Topolojinin blok diyagramı şekil 7'de ve yararlanılan kaynak [7]'de verilmiştir.

Bu topolojinin tercih edilme sebebi hem basit ve anlaşılır bir teoriye sahip olması hem de yüksek frekanslarda daha iyi sonuçlar vermesidir.



Şekil 6: NMC Üç Katlı OPAMP Topolojisi

NMC yapısı baz alınan bir çok topoloji literatürde mevcuttur [5], [6]. Bu yapılar genel olarak bir ya da birden çok sol yarı düzlem sıfırı getirerek kutuplardan bir tanesini yok etme prensibine dayanır. Böylelikle ikinci katın geçiş iletkenliği değeri azaltılabilecektir. Bu da güç tüketiminin azaltılabileceğini gösterir. Bu projede baz alınan yapının ismi çok yollu yuvalanmış Miller kompanzasyonudur (Multipath Nested Miller Compensation-MNMC). Topolojinin blok diyagramı şekil 7'de ve yararlanılan kaynak [7]'de verilmiştir. Bu topolojinin tercih edilme sebebi hem basit ve anlaşılır bir teoriye sahip olması hem de yüksek frekanslarda daha iyi sonuçlar vermesidir.




Şekil 7: MNMC Üç Katlı OPAMP Topolojisi

Burada üç katlı yapıya ek olarak bir ileri yol yapısı g_{mfo} kullanılmıştır. İleri yol yapısının en büyük yararı bir sol yarı düzlem sıfırı getirmesidir. Böylelikle g_{m2} bloğu ve C_{C2} kapasitesinin getirdiği kutup yok edilerek devre genel anlamda iki kutba indirgenir. Devrede böylelikle ilk katın çıkışında bir baskın kutup ve çıkışta son kat ve yük kapasitesinden gelen bir baskın olmayan kutup gelir. Bu durumda hedef olan 60° faz marjı daha rahat sağlanabilmektedir. Yüksek hızlarda ek bir problem vardır. Son katta g_{m3} ve C_{C2} sebebiyle bir sağ yarı düzlem sıfırı gelecektir. Bu sıfır düşük frekanslarda faz marjını etkilemese de bu projedeki yüksek hızlı OPAMP faz marjını ciddi anlamda düşürecektir. Ek olarak C_{C1} ve g_{m3} 'ten de bir yüksek frekans sağ yarı düzlem sıfırı gelecektir. Bu iki sağ yarı düzlem sıfırını tek hamlede sol yarı düzleme geçirmek adına ortak bir sıfırlama direnci kullanılmıştır. Böylelikle sağ yarı düzlem sıfırı yok edilecek

hem de gelen sol yarı düzlem sıfırı faz marjını iyileştirecektir. Şekil 7’de MNMC OPAMP yapısı, tarif edilen sıfırlama direnci R_z ile birlikte blok seviyesinde verilmiştir. OPAMP’ın iç yapısı ise şekil 8’de (8.a, 8.b ve 8.c) her kat gösterilecek şekilde verilmiştir. OPAMP iç mimarisindeki yapı tam farksal olacak şekilde uyarlanmıştır.


BRG devresinden gelen referans akımı $25 \mu A$ değerine sahiptir. Giriş katı için klasik bir tam farksal kuvvetlendirici kullanılmıştır. Bu katta çıkışların kazanç düşmeden ortak bir gerilime oturması amacıyla R_1 ve R_2 dirençleri kullanılmıştır. Aslında bu yöntem en ilkel ortak mod geri besleme yöntemidir. M_3 ve M_4 transistörlerinin VGS düşümü çıkışı belirler. Bu transistörler ilk katın DC gerilimleri $0.9 V$ olacak şekilde boyutlandırılmıştır. Kullanılan dirençlerin değeri kazancın düşmemesi için görece büyük bir değerde $40 k\Omega$ olarak seçilmiştir. Bu katın en kritik yanı KGBÇ’yi belirlemesi açısından M_1 ve M_2 transistörlerinin geçiş iletkenliği değeridir. Kompanzasyon kapasiteleri başta yaklaşık $500 fF$ değerinde planlanmıştır. KGBÇ bu iki faktörle temelde belirlenir. İstenilen $2 GHz$ değerini tutturabilmek amacıyla M_1 ve M_2 transistörlerinin g_m değeri $0.6 mS$ ve akımları yaklaşık $0.4 mA$ seçilmiştir. Boyutlandırma da bu minvalde yapılmıştır.



Şekil 8.a: MNMC Topolojisinin Detaylı Mimarisi Giriş Katı (Blok seviyesinde g_{m1} Katı)

Şekil 8.b’de ikinci kat ve ileri yol katı beraber verilmiştir. Şekil 8-a’daki çıkışlar şekil 8-b’deki ikinci katın girişine bağlanmıştır. Şekilde görüldüğü gibi ileri yol transistörlerinin girişi de OPAMP’ın ana girişlerine bağlıdır. İleri yol çıkışları ise direkt ikinci katın çıkışına (aynı zamanda üçüncü katın girişi) bağlıdır. Burada gözüken akım referansı aslında ilk kat kuyruk akımı için oluşturulan yapıya bağlıdır. Tekrar tekrar değişik akım kaynakları kullanılmamıştır. Tek bir akım kaynağı her kata aynalanmaktadır. Okuyucunun devreyi kolay takip edebilmesi amacıyla bu gösterim kullanılmıştır. İkinci katta ilk katta olduğu gibi direnç bağlantısı yapılmamıştır. İkinci katın çıkış ortak mod DC gerilimleri üçüncü katın girişini kutuplayacağından buranın bir ortak mod geri besleme devresi ile hassas bir şekilde kontrol edilmesi planlanmıştır. Böylelikle teknoloji varyasyonlarından üçüncü katın girişi korunacaktır. En büyük akım üçüncü kattan akacağı için (faz marjı kriteri açısından) bu katın girişi hassas bir şekilde kontrol edilmelidir. Çünkü akım değişimleri faz marjını, dolayısıyla da kararlılığı etkileyecektir. İkinci katın getireceği


kutup ileri yol tranzistörleri yardımıyla yok edileceğinden buradaki M_9 ve M_{10} tranzistörlerinin akımı $100\ \mu\text{A}$, g_m değerleri ise yaklaşık $650\ \mu\text{S}$ seçilmiştir.



Şekil 8.b MNMC Topolojisinin Detaylı Mimarisi İkinci Kat ve İleri Yol Katı (Blok seviyesinde g_{m2} Katı ve g_{mf0})

Şekil 8.c'de son kat ve ortak mod geri besleme devresi (CMFB) verilmiştir. Öncelikle CMFB katından bahsetmek daha yararlı olacaktır. Şekilde görüldüğü gibi V_{outcm} dışardan uygulanan bir referans gerilimidir. CMFB devresinin diğer girişleri ise ikinci katın çıkışından gelecektir. Böylelikle M_{17} ve M_{18} savak noktasında akımlar toplanır; böylelikle fark gerilimi elimine edilir. Ortak mod DC seviyesi işlenmiş olur. Sonuçta CMFB devresi fark sinyallerini etkilemeden DC noktaları ayarlayabilmelidir. CMFB devresinin son kat yerine ikinci katın çıkışına müdahale etmesi aynı zamanda çıkış salınımları açısından da yararlı olacaktır. CMFB son katın çıkışlarını ayarlarsa çıkış katının salınımlarını ciddi bir anlamda sınırlandıracaktır. Çıkış katına yapılan CMFB'ler genelde anahtarlamalı kapasite tekniğiyle yapılır [8]. Fakat bu yapılar karmaşık saat sinyalleri oluşturmayı gerektirmektedir. Bu tarz yapılar anahtarlamalı filtrelerde tercih edilebilir. Son olarak da CMFB devresi de kendi içinde birim kazançlı OPAMP olarak çalıştığından üçüncü katın çıkış noktasının CMFB'yi kompanze etmesi yüksek hızlarda mümkün olmayacaktır. Çünkü faz marjını ayarlarken baskın olmayan kutbu (OPAMP çıkışı ve $2\ \text{pF}$ yük altında) KGBÇ frekansının ilerisindeki frekanslara itmek gerekir. Şekil 8.c'de gösterilen CMFB,A noktası Şekil 8.b'de M_{12} ve M_{13} geçit noktasına döndürülür. Böylelikle CMFB devresinin çevrimi kapatılmış olur. CMFB,B ile etiketlenen noktanın bir işlevi yoktur; fakat simetri korunması açısından devreye eklenmiştir. Çıkış katında temel olarak ortak geçitli A sınıfı kuvvetlendirici yapısı kullanılmıştır. OPAMP'ın her bir çıkışı $2\ \text{pF}$ yük altında çalışacağı için çıkış kutbunun ($g_{m24,25}/C_L$) değerini KGBÇ frekansının yaklaşık 2 katına yerleştirmek amacıyla bu kattaki M_{24} ve M_{25} tranzistörlerinin g_m değeri yaklaşık $30\ \text{mS}$ akımları ise yaklaşık $5\ \text{mA}$ seçilmiştir. Bu durumda $M_{22,23,24,25}$ tranzistörlerinin boyutunun çok büyük seçilmesi gerekmiştir. Özellikle PFET tranzistörlerin mobilitesi NFET'ten yaklaşık 4 kat küçük olduğu için bu tranzistörlerin V_{DSAT} değerlerini de küçültebilmek için oldukça büyük boyutlandırma yapılmıştır. Dikkat edilmesi gereken nokta bu büyük akım taşıyan tranzistörlerin


OPAMP çıkış salınımını sınırlamamasıdır. Çünkü OPAMP direkt süzgeç çıkışlarını sınırlayacak ana faktör olacaktır.




Şekil 8.c MNMC Topolojisinin Detaylı Mimarisi Çıkış Katı ve CMFB Katı (Blok seviyesinde g_{m3})

Kazancın sağlanmasında tranzistörlerin g_m ve g_{ds} değerlerinin şematikte yazdırılması oldukça yardımcı olmuştur. İkinci kattaki kazanç beklentisi azdır. Çünkü ileri yol tranzistörlerinin r_{ds} dirençleri ikinci katın çıkışını yükleyecektir. Akım yükseldikçe r_{ds} değeri düşer. İleri yol tranzistörleri giriş transistörleri kadar akım taşıdığından r_{ds} 'leri de görece küçük olacaktır. Yapılan gözlemler sonucunda ilk kattan yaklaşık 40 V/V kazanç, ikinci kattan 5V/V ve üçüncü kattan yaklaşık 15 V/V kazanç alındığında yaklaşık 70 dB sağlanmıştır. İlk katın kazancının yüksek olması gürültü performansı açısından iyi olacaktır.

OPAMP isterlerinin sağlandığını göstermek adına AC analiz yapılmıştır. Analizleri vermeden önce belirtilmesi gereken önemli nokta C_{c1} ve C_{c2} kapasitelerinin değerinin 800 fF, sıfırlama direnci R_z 'nin ise 150 Ω seçilmesidir. Bu değerler faz marjı ve KBGÇ isterlerinin beraber sağlanması için birkaç AC analiz iterasyonu ile kararlaştırılmıştır. Şekil 9'da OPAMP için AC benzetim sonuçları verilmiştir. Burada kazanç ve faz kaymasının frekansla değişimi verilmiştir. DC kazanç **70.1 dB**, KBGÇ frekansı ise **2.05 GHz** değerine eşittir. Bu frekanstaki faz kayması yaklaşık -119° olarak okunmuştur. Buna istinaden faz marj yaklaşık **61°** ye eşittir. Şekil 10'da ise OPAMP için birim kazançta zaman tanım bölgesi analizi sonucu verilmiştir. AC analiz performans için iyi bir gösterge olsa da kararlılığı test etmenin en iyi yolu kare dalga veya darbe cevabına bakmaktır. Çünkü devre kararlı olsa bile CMFB devresi kararlı olmayabilir. Zaman tanım bölgesinde 1 MHz periyotlu bir kare dalga uygulanmıştır. Süzgecin çalışma aralığında bulunduğundan bu frekans seçilmiştir. Genlikler ise $\pm 1.1V$ olarak seçilmiştir. Böylelikle 2.2V salınım için de performans denenmiş olur. Şekil 10'daki zaman bölgesi analizinde OPAMP'ın bir oturma problemi olmadığı ve gayet hassas bir şekilde $\pm 1.1V$ arasında salınabildiği gösterilmiştir. Ayrıca simetrik salınım CMFB'nin de işlevini yaptığını göstermiştir.



Şekil 9: AC Analizi Kazanç Genlik ve Faz Grafiği




Şekil 10: Birim Kazanç Konfigürasyonunda Devrenin Kare Dalga Cevabı

Yapılan nihai benzetimler sonucunda OPAMP devresi **2.05 GHz** KBGÇ, **70 dB** kazanç, **61°** faz marjına sahiptir. OPAMP'ın CMFB dahil 1.8V besleme gerilimi altında toplam yaklaşık **12.5 mA** akım tükettiği gözlemlenmiştir. Böylelikle harcanan güç yaklaşık **22.5 mW** değerindedir.


2.2.3. Filtre Çipi

Nihai filtre topolojisi olarak ÖTR’de bahsedilen Sallen Kay yapısı yerine Çoklu Geri besleme (Multi-feedback) topolojisine geçilmesine karar verilmiştir. Literatür daha derin bir şekilde araştırıldığında tamamen farksal filtreler için, Sallen Kay yapısının içerdiği pozitif geri besleme sebebiyle dezavantajlı olduğu ve tercih edilmediği gözlenmiştir. Bu sebeple tek çıkışlı olarak kullanılırken sadece negatif geri beslemeye sahip multi-feedback topolojileri öne çıkmış tamamen farksal filtre yapılarında daha sık olarak tercih edilmiştir. Tüm bu sebepler, bu proje için filtre topolojisini güncellememizde etkili olmuştur.




Şekil 11: Filtre Topolojisi ve 10MHz bant genişliği için direnç ve kapasite değerleri


Yukarıdaki şekilde görüldüğü gibi **Texas Instruments (TI)**’a ait **FilterPro** isimli araç kullanılarak istenen yaklaşıklık türü, derece ve topolojideki filtrelere ait eleman değerleri bulunmuştur. Ayrıca test ortamı ile ilgili şekiller bir sonraki bölümde verilmiştir. 4.dereceden bir filtre yapısı istendiği için 2 katlı bir yapı kullanmak gerekmektedir. 10dB geçirme bandı kazancı ve -70dB söndürme bandı zayıflatması filtre isterleri Butterworth yaklaşıklığı ile sağlanacağından buna uygun komponent değerleri belirlenmiştir. Daha sonra tasarlanan OPAMP kullanılarak 2 katlı çoklu geri besleme yapısı benzetim ortamında kurulmuş ve isterleri sağladığı gözlemlenmiştir. Bant genişliğinin değiştirilebilir olması özelliği için bir kontrol biti belirlenmiştir. PMOS ve NMOS transistörler kullanılarak anahtarlar (switch) yapılmış ve kapasiteler anahtarlanarak değişken bant genişliği özelliği filtreye kazandırılmıştır. Devrenin şematik seviyesindeki sonuçları aşağıdaki şekillerde görülebilir.



Şekil 12: 10MHz bant genişliği için filtre karakteristiği




Şekil 13: 20MHz bant genişliği için filtre karakteristiği



Şekil 14: Filtre için 2.2V çıkış salınımı

Yukarıdaki şekillerde görüldüğü gibi filtre iki farklı kesim frekansında (10MHz ve 20MHz) istendiği gibi çalışmaktadır. 10 dB DC kazanç vermekte ve kesim frekansının 10 katı frekansta (söndürme bandı) -70 dB izolasyon sağlamaktadır. Ayrıca 10 dB kazanç yaklaşık 3.2 kat kazanca karşılık geldiği için uygun giriş gerilimi hesaplanmış ve çıkışın istenen 2.2V tepeden tepeye gerilimle salındığı gözlemlenmiştir.


Son olarak gürültü performansın için koşulan gürültü analizi şekil 14.b'de verilmiştir. Süzgecin devrenin geçiren frekanslarında gürültü yoğunluğu yaklaşık 53 nV/√Hz değerindedir. Fakat burada tek çıkıştan bakılmıştır. İki çıkış için yaklaşık 1.4 katı olacaktır. Çünkü çıkıştaki gürültüler korelasyon içinde değildir. Bu çıkıştaki gürültü girişe süzgeç kazancıyla refere edilebilir. Bu durumda 10 dB kazanç için giriş gürültü yoğunluğu 23.7 nV/√Hz değerindedir.



Şekil 14.b: Çıkış gürültü yoğunluğu ve frekans


3. TEST ORTAMI

Tasarlanan her blok için ayrı test ortamları oluşturulmuştur. Öncelikle devrelerin tasarım aşamalarında, şematikleri oluşturulurken çeşitli test gerilimleri (AC/DC/Basamak) uygulanmış ve gözlemlenen sonuçlar doğrultusunda transistör boyutları, direnç ve kapasite değerleri belirlenmiştir. Devamında ise şematikleri oluşturulan devrelerin sembolleri oluşturulmuş ve tasarım isterlerini sağlama durumları test ortamları ile incelenmiştir. Bant Aralığı Referans Devresi için üç ayrı test ortamı oluşturulmuştur. Şekil 15'te görüldüğü üzere devrenin girişleri VDD ve GND olup, çıkış pinleri VREF, VREFCM ve iout pinleridir. Tasarım isterleri açısından sadece referans gerilimi (VREF) çıkışı benzetimler aracılığı ile incelenmiştir. İlk olarak devrenin 300 mV referans geriliminin -40°C ila 125°C sıcaklık aralığındaki davranışı şekildeki test devresi aracılığı ile gözlemlenmiştir. Ardından aynı test devresi kullanılarak VDD gerilim kaynağından AC gerilim devreye uygulanmış ve devrenin PSRR performansı elde edilmiştir.




Şekil 15: Referans Geriliminin Sıcaklıkla Değişiminin Elde Edildiği Test Ortamı

Şekil 16’da görüldüğü üzere Bant Aralığı Referans Devresinin başlatıcı (start-up) devresinin performansı V_{DD} geriliminin bir basamak gerilimi olarak uygulanması ile incelenmektedir. BRG devresi için son olarak şekil 17’de gösterilen test ortamı oluşturulmuştur. Bu test ortamı aracılığı ile V_{DD} gerilimi $\pm\%10$ değişime uğratılmakta ve referans geriliminin değişip değişmediği gözlemlenmektedir.




Şekil 16: Başlatıcı (Start-Up) Devresinin Kararlılığının İncelendiği Test Ortamı



Şekil 17: Referans Geriliminin VDD İle Değişiminin Elde Edildiği Test Ortamı

Farksal Kuvvetlendirici Devresi için isterler doğrultusunda iki ayrı test ortamı oluşturulmuştur. İlk olarak OPAMP'ın AC cevabının incelendiği test ortamı oluşturulmuştur. OPAMP'ın girişlerine ± 0.5 V AC sinyallerin uygulanmış ve yük kapasitelerinin bağlı olduğu farksal düğümlerin geriliminin genliği ve fazı elde edilmiştir. Test ortamı şekil 18'de gösterilmektedir.




Şekil 18: Farksal Kuvvetlendiricinin Frekans Cevabının Elde Edildiği Test Ortamı


İkinci test ortamı aracılığı ile OPAMP'ın zaman tanım bölgesi analizi gerçekleştirilmiştir. Gerilim kontrollü gerilim kaynakları OPAMP'ın sadece kapasitif yük altında yüklenmesi için kullanılmış olup, -1 kazançlı konfigürasyon uygulanmıştır. Bahsedilen test ortamı şekil 19'da gösterilmektedir. İkinci test ortamı kullanılarak devrenin girişine kare dalga uygulanmış ve devrenin kararlılığı gözlemlenmiştir.

Şekil 20'de süzgeç devresine ait test ortamı verilmiştir. Burada planlanan süzgeç için AC, zaman bölgesi ve gürültü analizlerini yapmaktır. Zaman bölgesinde süzgecin salınımı, AC analiz için kesim frekans ve kazanç gözlemlenmiştir.


Son olarak şekil 21'de şekil 20'de kullanılan yapının iç detayları gösterilmiştir. Burada görüldüğü gibi süzgeç frekans modundaki anahtar yapısı, OPAMP, BRG yapısı beraber verilmiştir.



Şekil 19: Farksal Kuvvetlendiricinin Zaman Tanım Bölgesi Analizinin Yapıldığı Test Ortamı




Şekil 20: Süzgeç Devresi İçin Test Ortamı



Şekil 21: Süzgeç Devresinin İç Yapısı

4. ÇİP TASARIM AKIŞI

Tasarım sırasında yararlanılan kaynaklar ve kullanılan bilgisayar destekli programlar Şekil 22’de verilmiştir. Tasarım akış diyagramı açık kaynaklı bir akış-beyin fırtınası programı olan **Freemind** ile yapılmıştır. Devre tasarım araçları şartnamenin gerektirdiği üzere şematik programı **Xschem** ve **NGSpice** benzetim motoru ile gerçekleştirilmiştir. Xschem ve NGSpice kullanımında **TUBİTAK** tarafından verilen eğitim ve sağlanan yardımcı dökümanların yanında **bminch** isimli Youtube kanalındaki videolardan ve Xschem programının kurucusu olan **Stephan Schippers**’in Youtube kanalındaki videolardan yararlanılmıştır. Ayrıca **Microsoft Visio** blok ve devre şeması çizimleri için kullanılmıştır. Tasarım akışında ekibimizi en çok zorlayan konu benzetim ve şematik yazılımların kullanılması olmuştur. Özellikle DC operasyon noktalarının “backannotate” edilmesi ve ilgili tranzistörün parametrelerinin yazdırılması konusu zorlamıştır. Bunun yanında programların bazen “backannotae” fonksiyonunu çalıştırmadığı gözlemlenmiştir. Bu problem programın tekrar başlatılmasıyla aşılabilmıştır. Fakat programla bir süre zaman geçirdikten sonra gelen alışkanlıklarla beraber daha hızlı bir çalışma sağlanmıştır.



Şekil 22: Tasarım Akışı ve Yararlanılan Yazılımlar

Çipteki alt bloklar için özellikle OPAMP tasarımının yüksek performans kriterlerini sağlamak zaman almıştır. Buna istinaden birkaç farklı yapı tasarlanıp bu yapıların isterleri sağlamaması üzerine daha önce de bahsedilen üç katlı OPAMP mimarisinde çözüm bulunmuştur. Bu açıdan OPAMP tasarımı aktif olarak yaklaşık üç haftalık bir süre almıştır. BRG devresinde tasarımın zorluğundan çok yazılım kaynaklı bir sorun yaşanmıştır. Sıcaklıkla operasyon noktaları ve referans gerilimi için tarama yapıldığında istenilen sonuçlara ulaşılmamıştır. Burada .op ve sweep benzetim sonuçlarında uyumsuzluklar gözlemlenmiştir. Fakat daha sonra bu sorun çözülmüştür. BRG devresi için yaklaşık 1 haftalık bir süre harcanmıştır.

Süzgeç devresinde karşılaşılan en büyük zorluk tam farksal bir yapı istenmesidir. Başta tasarlamayı düşündüğümüz Salen Kay süzgeci tam farksal yapıda ilave iki adet daha giriş gerektirmekteydi. Çünkü negatif ve pozitif geri besleme beraber kullanılır. Aynı zamanda bu yapıda benzetim kaynaklı zorluklar da bizi süzgeç topolojisi değiştirmeye itmiştir. Bu kısımda yaklaşık 3 haftalık bir süre harcanmıştır. Bu bahsedilen süreler seri olarak değil paralel olarak harcanmıştır.

Kısaca özetlemek gerekirse en çok zorlanılan adım OPAMP tasarımıdır. Özellikle 2 GHz KBGÇ ve 70 dB kazancı birlikte sağlamak oldukça zorlayıcı bir faktör olmuştur. Fakat bu yüksek hızın gerekliliği anlaşılmıştır.

5. TAKIM ORGANİZASYONU

5.1. Takım Organizasyon

Takımımız bir danışman ve iki öğrenciden oluşmaktadır.

Öğrenci 1: Berkay Kebapçioğlu

Öğrenci 2: Mehmet Alperen Baltacı

Danışman: Ali Doğuş Güngördü

Berkay Kebapçioğlu ve Mehmet Alperen Baltacı İTÜ Elektronik Mühendisliği Yüksek Lisans öğrencileri olup aynı zamanda İTÜ Elektronik ve Haberleşme Mühendisliğinde araştırma

görevlisi olarak görev yapmaktadır. Danışman Ali Doğuş Güngördü İTÜ Elektronik Mühendisliği Doktora Adayı Araştırma Görevlisidir. Ekibimiz İTÜ VLSI (Çok Geniş Ölçekli Tümdevre Tasarımı) Laboratuvarı bünyesinde birlikte çalışmaktadır.

5.2. Görev Dağılımı

Tablo 10'de gösterilen ve ön rapor kapsamında verilen iş paketi ve bu paketlerden hangilerinin kimler tarafından gerçekleştirildiği bu kısımda açıklanmıştır.

Tablo 10: Öngörülen İş Paketi ve Üyelerin Görevleri

Paket	Açıklama	Görev
İP1	Bant Aralığı Referans Devresi Tasarım	Berkay Kebapcioğlu
İP2	OPAMP Tasarımı	Alperen Baltacı
İP3	Süzgeç Yapısının Oluşturulması	Tüm Üyeler
İP4	Simülasyonların Yapılması	Tüm Üyeler
İP5	Serim	Tüm Üyeler
İP6	Serim Sonrası Simülasyonlar	Tüm Üyeler

İlk iş paketi BRG devresinin yürütücüsü Berkay Kebapcioğlu'dur. Bu kısımda tasarım mimarisinin seçilmesi, devre optimizasyonu ve gerekli isteklerin sağlandığını gösteren grafikler Berkay Kebapcioğlu tarafından tamamlanmıştır. Bu kısımda BRG için gerekli PSRR değerinin sağlanmasına yardımcı olan OTA devresi için danışman Ali Doğuş Güngördü'nün fikrinden yararlanılmıştır.

İkinci iş paketini olan OPAMP tasarımının yürütücüsü Mehmet Alperen Baltacı'dır. Literatür araştırması danışman Ali Doğuş Güngördü beraber yapılmıştır. Nihai OPAMP topolojisi bu şekilde seçilmiştir. Gerekli test kurulumları, tasarım ve grafiklerin çıkarılması Alperen tarafından yürütülmüştür. OPAMP yüksek frekans optimizasyonu oldukça zorlayıcı olmuştur. Bu sebeple tüm üyelerin katılımıyla gerçekleşen toplantılarla OPAMP son haline getirilmiştir. CMFB devresinin hangi kat çıkışına konulması gerektiği ekte verimli bir tartışmaya yol açmıştır.

Üçüncü iş paketi olan süzgeç yapısının tartışılmasında tüm üyeler katkıda bulunmuştur. Bu kısımda süzgeç yapısının ideal OPAMP ile doğrulanması Alperen Baltacı tarafından gerçekleştirilmiştir. Böylelikle gerekli pasif elemanların değerleri kontrol edilmiştir. Süzgeç yapısının tasarlanan OPAMP ile gerçekleşmesi Berkay Kebapcioğlu ve Alperen Baltacı birlikte yürütülmüştür. Test kurulumları için Ali Doğuş Güngördü ile fikir alışverişinde bulunulmuştur.

Dördüncü iş paketi temelde ilk üç iş paketini kapsamaktadır. Bu paketteki en zorlayıcı kısım benzetim programlarının kullanılabilmesi olmuştur. Bu kapsamda tüm üyeler benzetim programının inceliklerini çözmek için çabalamıştır. Berkay Kebapcioğlu benzetim programlarının detaylarıyla ilgilenmiştir. Tüm üyelere topladığı bilgileri aktarmıştır.

Son iki iş paketi detay tasarım raporunun tamamlanmasından sonra gerçekleştirilecektir. Bu paketteki kritik kısım simetrik bir şekilde OPAMP devresinin serimini çizmek olacaktır.

6. İŞ PLANI ve RİSK PLANLAMASI

Tablo 1’de verilen iş paketi büyük oranda takip edilmiştir. Son iki paketin finalde sunulacak olması sebebiyle ilk dört paketin tamamlanmasına ağırlık verilmiştir. Şematik seviyesinde direnç ve kapasiteler ideal eleman olarak bırakılmıştır. Burada öngörülemeyen faktör, Skywater130nm teknolojisindeki pasif elemanların değerlerinin yalnızca geometrik bilgisinin verilmesidir. Tam değerleri alabilmek için ek benzetimler gerekmektedir. Bu sebeple tasarlanan devreleri serime hazırlarken teknolojideki pasif elemanları koyma kararı alınmıştır. Bu faktör almayı kabul ettiğimiz bir risktir. Çünkü serim sonrası benzetimlerde bu değerlerin ayarlanması daha kolay olacaktır. Bu faktör dışında iş paketleri detay tasarım raporuna yetiyecek şekilde tamamlanmıştır. Performans istekleri bu bağlamda sağlanmıştır.

Serim sonrası benzetimlerin sonucunun şematik seviyesiyle örtüşebilmesi için devrede önümüzdeki süreçte bazı parametrelerin hafif de olsa değişebileceği tahmin edilmektedir. Serim kablolama (routing) aşamasında gelecek parazitik direnç ve kapasitelerin devrenin serim sonrası performansını düşürmesi öngörülebilir. Bu durumda serim ilk denemede tamamlanamayabilir. Bu durumda serim sonrası benzetimlerin istekleri sağlamaması durumunda serime tekrar dönülecektir. Serim aşamasına hızlı bir şekilde başlamak yerinde olacaktır.

Süzgeç devresinin en kritik elemanının OPAMP olduğu aşıkardır. Gürültü gibi etmenleri süzgeç yapısındaki direnç değerleri etkilese de doğrusallık direkt OPAMP tarafından belirlenir. Ayrıca OPAMP KBGÇ değerinin süzgeç kesim frekanslarından çok daha yüksek olması süzgecin ideal yakın bir biçimde çalışmasını sağlayacaktır. Bu sebeple geriye kalan zamanın büyük kısmının OPAMP serim aşamasında harcanması planlanmıştır. Tablo 11’de güncel iş planı verilmiştir. OPAMP’ın tek başına serim sonrası düzgün bir şekilde performans vermesi halinde süzgeç de büyük oranda düzgün bir şekilde çalışacaktır. OPAMP için ortak merkezli (common-centroid) yapılardan yararlanılacak ve sistematik uyumsuzluk olabildiğince giderilecektir.

Tablo 11: Öngörülen Güncel İş Paketi ve Üyelerin Görevler Paylaşımı

Paket	Açıklama	Görev
İP 5.1	OPAMP Layoutunun Planlanması	Tüm Üyeler
İP 5.2	OPAMP İlk Layoutun Ortaya Çıkması	Alperen Baltacı
İP 6.1	OPAMP Serim Sonrası Performans Değerlendirmesi	Berkay Kebapcioğlu, Ali Doğuş Güngördü
İP 5.3	Serim Sonrası Performansı Düzeltmek İçin Yapılan Değişiklikler, Pasif Elemanları Nihai Olarak Fiziksel Olarak Serime Yerleştirilmesi	Berkay Kebapcioğlu
İP6.2	OPAMP Serim Sonrası Performans Değerlendirmesi-2	Ali Doğuş Güngördü
İP6.3	Nihai Serim Sonrası Simülasyonlar	Alperen Baltacı, Berkay Kebapcioğlu
İP 7	Demo ve Sunumların Hazırlanması	Alperen Baltacı, Berkay Kebapcioğlu

7. KAYNAKÇA

- [1] Karki, Jim. "Active low-pass filter design." Texas Instruments application report (2000).
- [2] Baker, R. Jacob. CMOS: circuit design, layout, and simulation. John Wiley & Sons, 2019.
- [3] Razavi, Behzad. Design of analog CMOS integrated circuits. McGraw Hill, 2005.
- [4] Huijsing, Johan H., and Daniel Linebarger. "Low-voltage operational amplifier with rail-to-rail input and output ranges." IEEE Journal of Solid-State Circuits 20.6 (1985): 1144-1150.
- [5] You, Fan, S. H. K. Embabi, and Edgar Sanchez-Sinencio. "A multistage amplifier topology with nested Gm-C compensation for low-voltage application." 1997 IEEE International Solids-State Circuits Conference. Digest of Technical Papers. IEEE, 1997.
- [6] Saxena, Vishal, and R. Jacob Baker. "Indirect compensation techniques for three-stage CMOS op-amps." 2009 52nd IEEE International Midwest Symposium on Circuits and Systems. IEEE, 2009.
- [7] Eschauzier, Ruud GH, Leo PT Kerklaan, and Johan H. Huijsing. "A 100-MHz 100-dB operational amplifier with multipath nested Miller compensation structure." IEEE Journal of Solid-State Circuits 27.12 (1992): 1709-1717.
- [8] Liu, Shubin, et al. "A 1.2-V 2.41-GHz three-stage CMOS OTA with efficient frequency compensation technique." IEEE Transactions on Circuits and Systems I: Regular Papers 66.1 (2018): 20-30.

