

TEKNOFEST

HAVACILIK, UZAY VE TEKNOLOJİ FESTİVALİ

ÇİP TASARIM YARIŞMASI

ANALOG TASARIM KATEGORİSİ

TAKIM ADI

CHIPWARE

PROJE ADI

Anti Noise

BAŞVURU ID

469664

TARİH

10.07.2022

İçindekiler

1. PROJE MEVCUT DURUM DEĞERLENDİRMESİ	5
2. PROJE DETAY TASARIMI VE TEST SONUÇLARI	6
2.1. Sistem Mimarisi	6
2.2. Tasarım Detayı	7
2.2.1. Bant Aralığı Referans Gerilim Devresi	7
2.2.2. İşlemsel Kuvvetlendirici (opamp) Devresi	10
2.2.3. Filtre Çipi	11
3. TEST ORTAMI	13
4. ÇİP TASARIM AKIŞI	15
5. TAKIM ORGANİZASYONU	16
5.1. Takım Organizasyonu	16
5.2. Görev Dağılımı	16
6. İŞ PLANI ve RİSK PLANLAMASI	18
7. KAYNAKÇA	19



Şekiller

Şekil 1 Proje İlerleyişinin Temel Olarak Gösterimi	5
Şekil 2 Üst Seviye Blok Şemanın Gösterimi	6
Şekil 3 Single Ended Folded Cascode Opamp	8
Şekil 4 Bandgap Referans Devresi	8
Şekil 5 Bandgap Start-Up Devresi Çalışma Prensibi.....	9
Şekil 6 İşlemsel Kuvvetlendirici (Opamp) Devresi Gösterimi.....	10
Şekil 7 Ful Diferansiyel Opampın Gösterimi	10
Şekil 8 Filtre Çipi Devresi	11
Şekil 9 Filtre Çipi Devresinin Sembol Gösterimi	11
Şekil 10 Programlanabilir Devrenin Gösterimi	12
Şekil 11 Programlanabilir Devrenin Sembol Gösterimi	12
Şekil 12 Filtre Çipi Test Ortamı	13
Şekil 13 Ful Diferansiyel Opamp Test Ortamı	13
Şekil 14 Bandgap Referans Devresi Test Ortamı	14
Şekil 15 Bandgap Referans Devresi Opamp	14
Şekil 16 Programlanabilir Kesim Frekansı.....	14
Şekil 17 Çip Tasarım Akış Şeması	15




Tablolar

Tablo 1 Tasarlanan Çip Entegresinde Kullanılan Bağlantıların Gösterimi	6
Tablo 2 Blokların Pin İsimlerinin Gösterimi	7
Tablo 3 Kesim Frekansı, Direnç ve Kapasitör Değerleri	11
Tablo 4 Takım Organizasyonu	16
Tablo 5 Görev Dağılımı	16
Tablo 6 İş Planlaması	18



1. PROJE MEVCUT DURUM DEĞERLENDİRMESİ


Anti Noise projesi, mevcut durumda devre tasarımları ve analizleri yapılarak, çip isterlerine en yakın şekilde gerçekleştirilmeye çalışılmıştır. Projenin şematik kısmı tamamlanmış ve serim kısmı için araştırmalar yapılmaktadır. Ön Tasarım Raporu sonrasında yapılan araştırmalar ve Ön Tasarım Raporu’nun geri bildirimleri ile çeşitli devrelerde değişimlere gidilmiş ve bu değişimlerin katkı sağladığı görülmüştür. Ön Tasarım Raporu sonrasında Bandgap Referans devresinin topolijisinde değişikliğe gidilmiştir. Bu değişikliğin sebebi ise; en başta kullanılan Widlar topolojisinin tasarımı kolay olmasına karşın, mevcut isterleri karşılayacak kadar gelişmiş (Subthreshold bölgede kontrolü zordur.) bir topoloji olmamasıdır. Ayrıca devrede kullanılan direnç ve transistörlerin çip üzerindeki parazitik etkisinin fazla olacağı saptanmıştır. Tüm bu sebeplerden dolayı Bandgap Referans devresi bizim tarafımızdan tasarlanan “Folded Cascode” yapıda bir Single-Ended Opamp, Mosfetler ve dirençler ile “Conventional Sub-threshold Voltage Reference (SVR)” yapısında bir Bandgap Referans devresi tasarlanmıştır. Bu devrede aynı PTAT ve CTAT değerlerinde BJT yerine MOS transistörler kullanılması ile devre tasarımında W ve L değerlerinde serbestlik derecesi sağlamış ve parazitik etki azaltılmıştır. Projenin durumu aşağıdaki Şekil 1’de temel olarak gösterildiği gibi ilerlemiş ve DTR raporu hazırlanmıştır.



Şekil 1 Proje İlerleyişinin Temel Olarak Gösterimi

2. PROJE DETAY TASARIMI VE TEST SONUÇLARI

2.1. Sistem Mimarisi



Şekil 2 Üst Seviye Blok Şemanın Gösterimi

Tasarlanan çip entegresinin nihai halinin üst seviye blok şeması Şekil 2’de verilmiştir. Blok şemada filtre çipinin güç girişleri ve sinyal bağlantıları gösterilmiştir. Yarışma şartnamesinde istendiği gibi filtre çipinin giriş ve çıkışları eklenmiş ve filtre yapısı oluşturulmuştur. Ayrıca tasarlanan filtre çipi iki farklı kesim frekansında filtreleme yapabilmektedir. Bu kesim frekansı değerleri 20 Mhz ve 10 Mhz’dir. Tasarımı yapılan Bandgap referans devresi de yarışma şartnamesinde bulunan isterler dikkate alınarak tasarlanmıştır. Tasarlanan Bandgap referans devresi içerisinde gerekli olan opamp oluşturulmuştur. Ayrıca kesim frekansı için ayrı bir blok oluşturulmuş ve tasarlanan devreler ve semboller bir şematik üzerinde birleştirilmiştir. Filtre çipi nde ve iç yapısında kullanılan sinyal isimleri aşağıdaki Tablo 1’de verildiği gibidir.

Tablo 1 Tasarlanan Çip Entegresinde Kullanılan Bağlantıların Gösterimi

Sinyal İsmi	Açıklama
V_{in_P}	Diferansiyel sinyalin pozitif girişi için ayrılmış olan pindir.
V_{in_M}	Diferansiyel sinyalin negatif girişi için ayrılmış olan pindir.
Out_P	Filtreye giren diferansiyel sinyalin filtrelenmiş pozitif çıkışı için ayrılmış pindir.
Out_M	Filtreye giren diferansiyel sinyalin filtrelenmiş negatif çıkışı için ayrılmış pindir.
$V_{REF} (300mV)$	Çipin filtre bloğu için oluşturulmuş referans voltajı için ayrılmış pindir. Bu kısım bandgap referans devresinden elde edilmiştir.
GND	Çip entegresinin ve içerisindeki devrelerin toprak bağlantısı için ayrılmış pindir.

VDD	Çip entegresinin ve içerisindeki devrelerin besleme gerilimi için ayrılmış pindir.
Band_select	Tasarlanan filtre çip entegresinin kesim frekansı seçilebilmektedir. Band_select pini, bu amaç için ayrılmıştır.

2.2. Tasarım Detayı

Yapılan tasarımlarla ilgili detaylar bu bölümde verilmiştir. Yapılan tasarımlarda blokların isimleri aşağıda verilen Tablo 2’ de gösterildiği gibi, şartnameye uygun olacak şekilde yapılmıştır.


Tablo 2 Blokların Pin İsimlerinin Gösterimi

Devre İsmi	Pin İsimlendirmeleri
Bant Aralığı Referans Devresi	vdd
	vss
	vref
	iout
	-
Opamp Devresi	vdd
	vss
	ibias
	inp
	inm
	outp
Filtre Çipi Devresi	outm
	vdd
	vss
	inp
	inm
	outp
	outm

2.2.1. Bant Aralığı Referans Gerilim Devresi

Bandgap Referans devresi Detay Tasarım Raporu 1. Bölümünde belirtildiği üzere Ön Değerlendirme Raporunda sunulan topolojiden farklı bir topoloji tercih edilmiştir. ÖTR raporunda sunulan, Widlar topolojisinin tasarımı kolay olmasına karşın, mevcut isterleri karşılayacak kadar gelişmiş (Subthreshold bölgede kontrolü zordur.) bir topoloji olmamasıdır. Ayrıca devrede kullanılan direnç ve transistörlerin çip üzerindeki parazitik etkisinin fazla olacağı saptanmıştır. Tüm bu sebeplerden dolayı Bandgap Referans devresi bizim tarafımızdan tasarlanan “Folded Cascode” yapıda bir Single-Ended Opamp, Mosfetler ve dirençler ile “Conventional Sub-threshold Voltage Reference (SVR)” yapısında bir Bandgap Referans devresi tasarlanmıştır. Bu devrede aynı PTAT ve CTAT değerlerinde BJT yerine MOS transistörler kullanılması ile devre tasarımında W ve L değerlerinde serbestlik derecesi ve parazitik etki azaltılmıştır.


2.2.1.1. Single Ended Folded Cascode Opamp



Şekil 3 Single Ended Folded Cascode Opamp

Bandgap devresi için tasarlanan ve Şekil 3'de gösterilen Opamp'ın Folded Cascode tercih edilmesinin sebebi bir yandan düşük güç gereksinimine ihtiyaç duyarken bir yandan da Opamp'ın kararlılık gereksinimlerini esnetir. Yukarıdaki devre şemasında tasarımda kullanılan FET lerin W/L oranları görülmektedir. Buna ek olarak yapılan simülasyonlara göre tasarlanan Opamp'ın GBP değeri yaklaşık 94 MHz, Phase Margini 87°, güç dağılımı 23 uW ve kazanç değeri 130 olarak ölçülmüştür.

2.2.1.2. Bandgap Referans Devresi



Şekil 4 Bandgap Referans Devresi

Şekil 4’de gösterilen Bandgap Referans Devresinde daha önce belirtildiği gibi “Conventional Sub-threshold Voltage Reference (SVR)” topolojisi tercih edilmiştir. Bu topolojinin tercih edilme sebebi; 300 mV gibi referans gerilimi düzeylerinde bulunan referans devrelerinde kullanılan FET veya BJT ler Sub-threshold bölgesinde kullanılmaktadır. Bununla birlikte Opamp içeren bir yapı ile daha stabil bir referans devresi sağlanmaktadır. Son olarak, mevcut topolojinin tersine BJT içeren yapılarda hem daha yüksek güç gereksinimi hem de yüksek parazitik etki mevcuttur.


SVR topolojisini şartname isterlerini sağlayabilmesi için, referans alınan devredeki FET W/L oranları optimize edilmiştir. Buna ek olarak, devrede bulunan direnç değerleri istelere göre optimize edilmiştir.

2.2.1.3. Çalışma Prensibi

SVR devreleri geleneksel olarak iyi bilinen akım modlu uygulamalardır. Devrenin temel çalışma prensibi, geri beslemem döngüsünde bir PTAT ve bir CTAT akımın birleştirilmesine dayanmaktadır. Genel bir bilgi olarak bildiğimiz, zayıf inversiyonda kutuplanmış bir diyot bağlantılı MOS, bir BJT’ye benzer şekilde çalışmaktadır. Bu neden VGS gerilimi bir CTAT davranışına sahiptir. Geri besleme döngüsünde bulunan Opamp yukarıda belirtilen A ve B düğümlerindeki gerilimleri eşit olmaya zorlamaktadır, böylece R1 direnci boyunca bir PTAT gerilim farkı ($V_{GS} = V_{GS1} - V_{GS2}$) oluşturur. Sonuç olarak R1 direnci akımı $I_{R1} = V_{GS}/R1$ değerine, R2 direnci akımı $I_{R2} = V_{GS}/R2$ değerine eşit olacaktır. Bu oluşan I_{R1} ve I_{R2} akımları birbirine eklenerek, yukarıda belirtilen IREF akımı şeklinde M1 transistörü üzerinden akıtılmaktadır. Bu akım istenilen VREF gerilim değerini oluşturmak için R3 direnci üzerine yansıtılır. Sonuç olarak VREF gerilimi kolay bir manipülasyon ile şu şekilde hesaplanabilir;

$$V_{REF} = (W/L)_{M1} / (W/L)_{M4} * R3 * (I_{R1} + I_{R2})$$

2.2.1.4. Bandgap Start-up Devresi ve Çalışma Prensibi




Şekil 5 Bandgap Start-Up Devresi Çalışma Prensibi

Start-up devreleri Bandgap Referans devrelerinin ilk çalışma zamanında açılması için gerekli başlatma gerilimini veya akımını sağlamaktadır. Şekil 5’de tasarlanmış olan start-up devresi gösterilmektedir. Bir başlat sinyali ile çalıştırılan ve güç açıldığında kapatılan MOS anahtar, düşüp potansiyelde Opampın çıkışını zorlar ve Bandgap devresinin kollarında bir miktar akımın akmasına sebep olur. Bu devrede, güç açıldığında bir akım C2 kapasitörü şarj etmeye başlar, M8’in mevcut aynası, M6’nın gate bacağına

tetikler ve M6 yı açar. M6 PMOS akım aynasından M11'in gate bacağını düşük seviyeye çekerek M11'i açar. M11 açıldıktan sonra M6 kapanır. C2, güç kaynağının gerilimi altında bir eşikte şarj edildiğinde M8 ve M9 kesilir ve başlatmadan sonra Start-up devresinin gücü sıfırdır. M10 besleme kapatıldığında C2 kapasitörünü boşaltır ve bu sayede Bandgap devresi sorunsuz bir şekilde başlatılır.


2.2.2. İşlemsel Kuvvetlendirici (opamp) Devresi

Tasarlanan ful diferansiyel opamp devresinde BJT kullanımı yerine PMOS ve NMOS komponentleri kullanılmıştır. Böylece tasarımda W ve L değerlerinde serbestlik derecesi ve parazitik etki azaltılmıştır.



Şekil 6 İşlemsel Kuvvetlendirici (Opamp) Devresi Gösterimi


Tasarlanan ful diferansiyel opampın devresi Şekil 6'da gösterilmiştir. Tasarlanan opamp two-stage (iki aşamalı) tam diferansiyel OPA, sunulan LPF'nin kritik bloğudur. Yeterli faz marjı elde etmek için null dirençleri R1/R2 ile Miller kompanzasyon kapasitörleri C1/C2 tercih edilmiştir. İlk aşamadaki NMOS diferansiyel çifti, OPA'nın GBW'sini iyileştirmeye yardımcı olan PMOS diferansiyel çifti yerine kullanılır. İkinci aşamada ise CMBF devresi eklenmiştir. CMBF common-mode feedback stratejisi olarak bilinmektedir ve düşük gerilimli opamp uygulamalarında tercih edilmektedir. Devrede kullanılan dirençler için poly dirençler tercih edilmiştir. Nedeni ise poly dirençlerin parazitik etkilerinin az olması ve DAC, ADC gibi uygulamalarda sıkça kullanılmış olmasıdır. Tasarımı yapılan ful diferansiyel opampın sembol çizimi Şekil 7'de verildiği gibidir.



Şekil 7 Ful Diferansiyel Opampın Gösterimi


2.2.3. Filtre Çipi

Aşağıdaki Şekil 8’de sunulan LPF iki kademeli tam diferansiyel Tow-Thomas biquad’ından oluşmaktadır. Tow-Thomas ikilisi esas olarak kayıpsız bir aktif integratör ve kayıplı bir aktif integratörden oluşur. integratör, pasif kapasitörler ve dirençler içeren bir opamptan oluşmaktadır. Sallen-Key biquad ile karşılaştırıldığında, Tow-Thomas biquad, dirençlerin ve kapasitörlerin işlem hatalarına karşı daha az hassastır ve daha büyük çip alanı ve daha yüksek güç tüketimi sunmasına rağmen opampın sinyalleri etkileyen kötü etkilerine karşı daha güçlüdür.



Şekil 8 Filtre Çipi Devresi

Tasarımı yapılan filtre çipinin sembol gösterimi aşağıdaki Şekil 9’da verilmiştir.




Şekil 9 Filtre Çipi Devresinin Sembol Gösterimi

Ayrıca tasarımı yapılan filtre çipinin programlanabilir kesim devresine sahip olabilmesi için ayrı bir devre ve sembol tasarımı yapılmıştır. Devrenin kesim frekansı ve direnç seçimi ile ilgili bulunan değerler aşağıdaki Tablo 3’de verilmiştir.

Tablo 3 Kesim Frekansı, Direnç ve Kapasitör Değerleri


Kesim Frekansı	Direnç Değeri (Ω)	Kapasitör Değeri (nF)
~ 10 MHz	15.83	1
~ 20MHz	7.96	1

Tablo 3' de görüldüğü gibi, kapasitör değeri sabit tutulurken gerekli kesim frekansı, dirençleri değiştirmek suretiyle elde edilebilmektedir. Bu anlamda programlanabilir bir direnç devresi kurulmuş ve sembolü oluşturulmuştur. Tasarımı yapılan devrenin çalışma mantığı; Devre iki adet direnç, bir adet PMOS'tan oluşmaktadır. Burada PMOS'un anahtarlanmasıyla beraber PMOS'un paralelindeki direnç aktif olmamakta ve sol taraftaki direnç değeri aktif olmaktadır. Bu durumda 10 MHz kesim frekansı elde edilmiş olmaktadır. PMOS anahtarlanmadığında ise, akım PMOS'un paralelindeki direnci tercih edeceği için iki direnç değeri seri olarak toplanır ve 20 MHz'lık kesim için gerekli olan direnç değeri elde edilmiş olur. Çalışma mantığı anlatılan devrenin şematiği Şekil 10'da verilmiştir.



Şekil 10 Programlanabilir Devrenin Gösterimi


Çalışma mantığı anlatılan devrenin sembolü Şekil 11 'de verilmiştir.



Şekil 11 Programlanabilir Devrenin Sembol Gösterimi


3. TEST ORTAMI

Filtre çipi test ortamı gösterimi aşağıdaki Şekil 12’de gösterilmiştir.




Şekil 12 Filtre Çipi Test Ortamı

Ful diferansiyel opampın test ortamı aşağıdaki Şekil 13’de gösterilmiştir.




Şekil 13 Ful Diferansiyel Opamp Test Ortamı

Bandgap referans devresi test ortamı aşağıdaki Şekil 14’de gösterilmiştir.




Şekil 14 Bandgap Referans Devresi Test Ortamı

Bandgap referans devresi için oluşturulmuş opampın test ortamı Şekil 15’de verilmiştir.




Şekil 15 Bandgap Referans Devresi Opamp

Programlanabilir kesim frekansı için oluşturulmuş devrenin test ortamı aşağıdaki Şekil 16’da gösterilmiştir.



Şekil 16 Programlanabilir Kesim Frekansı

4. ÇİP TASARIM AKIŞI



Şekil 17 Single Ended Folded Cascode Opamp

Şekil 17’de gösterilen akış semasında görüldüğü üzere tasarım sürecinde ilk olarak tasarlanması gereken devrelerin şematik çizimleri XSCHEM programı aracılığı ile gerçekleştirilmiştir. Şematik tasarımı gerçekleştirilen devreler XSCHEM ile entegre olarak çalışabilen NGSPICE aracılığıyla simülasyon işlemleri tamamlanmıştır. Simülasyon işlemleri sonrasında çip, yarışma isterlerini sağlar hale geldiğinde XSCHEM üzerinden MAGIC programına aktarılarak serim işlemi gerçekleştirilecektir. Bunlar haricinde literatür taraması yapılırken makro seviyede olan devreleri test etmek amacıyla LTSPICE ve Proteus gibi devre simülasyon programlarından yararlanılmıştır. Tasarım süreci boyunca ilk olarak kullanılan tasarım programlarının Linux sistemi ile çalışmasından dolayı program akıcılıklarında sorunlar yaşanmış ve bu sorunlar sanal makinenin görüntü ve depolama belleklerinin düşürülmesi gibi işlemlerle çözülmüştür. Yazılımsal olarak gerçekleşen sorun ise genelde NGSPICE üzerinden devre simülasyonu yapılırken oluşan hatalardır. Bu hataların giderilme sürecinde NGSPICE programının kullanıcı kılavuzundan yararlanılmıştır ve Sourceforge.net gibi forumlardan bilgi edinilerek hatalar giderilmiştir. Tasarımsal olarak yaşadığımız sıkıntılar aslında az önce bahsettiğimiz NGSPICE üzerinde simülasyonların yapılamamasından dolayı devreler test edilirken sorun yaşanmış ve tasarım sürecinde devrelerin revize süresi uzamıştır. Tasarım sürecinde faydalandığımız kanallar konusunda ise, öncelikle TUTEL mühendislerinin bulunduğu Google Groups platformu üzerinden çok yararlı bilgiler edindik. Skywater130 kütüphanesinin resmî web sitesindeki dokümanlar da kütüphane ve içindeki bileşenlerin kullanımı konusunda bizlere çok yarar sağladı. Son olarak, teorik alanda araştırmalar yaparken ResearchGate ve IEEE Xplore platformlarındaki makalelerden fazlasıyla yararlandık. Bu süreç boyunca teorik olarak bilgi edinme konusunda bir sorun yaşamadık. Literatür araştırması sürecinde bizlere yararlı olabilecek birçok makale ve örnek tasarımlara ulaştık. Şematik tasarımı kısmına geçtiğimizde XSCHEM ve NGSPICE programlarının kullanımı açısından video anlatımlı olarak içerikler çok fazla mevcut değildi. Bundan dolayı en çok zaman kaybettiğimiz nokta NGSPICE ve XSCHEM tarafından oluşan hatalardır.

5. TAKIM ORGANİZASYONU

5.1. Takım Organizasyonu

Takım üyelerine ait birtakım bilgilere aşağıdaki Tablo 4’de yer verilmiştir.

Tablo 4 Takım Organizasyonu

İsim	Soyisim	Okul	Bölüm	Sınıf
Emre	Ekinci	İstanbul Üniversitesi Cerrahpaşa	Elektrik Elektronik Mühendisliği	4. Sınıf
Samet	Özçadıroğlu	İstanbul Üniversitesi Cerrahpaşa	Elektrik Elektronik Mühendisliği	3. Sınıf

Takım üyeleri olarak ikimiz de öğrenim hayatımız boyunca çeşitli projelerde (Efficiency Challenge, Ideathon Yarışmaları, Teknofest Yarışmaları vs.) yer aldık ve almaya da devam etmekteyiz.

5.2. Görev Dağılımı

Takımımız iki kişiden oluşmaktadır. DTR kapsamında görev dağılımları ve takım üyelerin katkıları aşağıdaki Tablo 5’de gösterildiği gibidir.

Tablo 5 Görev Dağılımı

İş No	İsim	Görev İsmi	Açıklama
1	Samet Özçadıroğlu	“1” Numaralı Başlığın Yazılması	İş kapsamında DTR’de istenen “Proje Mevcut Durum Değerlendirmesi” kısmı DTR ve yarışma isterleri göz önünde bulundurularak başlığın altı doldurulmuştur.
2	Emre Ekinci	“1.1.” Numaralı Başlığın Yazılması	İş kapsamında DTR’de istenen “Sistem Mimarisi” kısmı DTR ve yarışma isterleri göz önünde bulundurularak başlığın altı doldurulmuştur. Gerekli olan üst seviye blok şema hazırlanmış ve ilgili başlığın altına eklenmiştir.
3	Samet Özçadıroğlu	“2.2.1.” Numaralı Başlığın Yazılması	İş kapsamında DTR’de istenen “Bant Aralığı Referans Gerilim Devresi” kısmı DTR ve yarışma isterleri göz önünde bulundurularak başlığın altı doldurulmuştur. Bandgap referans devresi için gerekli olan single ended opamp ve bandgap start-up devresi xschem üzerinden devre tasarımları tamamlanmıştır.
4	Emre Ekinci	“2.2.2.” Numaralı	İş kapsamında DTR’de istenen “İşlemsel Kuvvetlendirici (opamp) Devresi” kısmı DTR ve yarışma isterleri göz önünde bulundurularak başlığın altı doldurulmuştur. İş kapsamında ful

		Başlığın Yazılması	diferansiyel opamp için xschem üzerinden devre tasarımı tamamlanmıştır.
5	Samet Özçadıroğlu	"2.2.3." Numaralı Başlığın Yazılması -1	İş kapsamında DTR'de istenen "Filtre Çipi" kısmı için xschem programı üzerinden çizilen devre sembolleri birleştirilmiş ve çip entegresinin nihai hali bir şematik dosyasında toplanmıştır.
6	Emre Ekinci	"2.2.3." Numaralı Başlığın Yazılması -2	İş kapsamında DTR'de istenen "Filtre Çipi" kısmı için filtre çipinin açıklama metinleri eklenmiştir.
7	Samet Özçadıroğlu	"3" Numaralı Başlığın Yazılması	İş kapsamında DTR'de istenen "TEST ORTAMI" kısmı için görseller eklenmiş ve açıklamalar yazılmıştır.
8	Emre Ekinci	"4" Numaralı Başlığın Yazılması	İş kapsamında DTR'de istenen "ÇİP TASARIM AKIŞI" kısmı tamamlanmıştır. İlgili kısım tamamlanırken diğer takım üyelerinden bilgiler alınmış ve her zaman iletişim sağlanmıştır.
9	Emre Ekinci	"5" Numaralı Başlığın Yazılması	İş kapsamında DTR'de istenen "TAKIM ORGANİZASYONU" kısmı için tablo oluşturulmuş ve gerekli açıklamalar yazılmıştır.
10	Samet Özçadıroğlu	"6" Numaralı Başlığın Yazılması	İş kapsamında DTR'de istenen "İŞ PLANI ve RİSK PLANLAMASI" kısmı için tablo oluşturulmuş ve gerekli açıklamalar yazılmıştır.
11	Samet Özçadıroğlu	"7" Numaralı Başlığın Yazılması	İş kapsamında DTR'de istenen "KAYNAKÇA" kısmı tamamlanmıştır. İlgili kısım tamamlanırken DTR özelinde ve proje özelinde yararlanılan kaynaklar birleştirilmiş ve yazılmıştır.

6. İŞ PLANI ve RİSK PLANLAMASI

ÖTR aşamasında sunulan iş planlaması aşağıda belirtilen Tablo 6’da gösterildiği haline güncellenmiştir. İş planının bu şekilde güncellenmesinin sebebi, iş içeriklerine göre yapılan zaman planlamasında; “Programlanabilir Kesim Devresi Literatür” araştırılması ÖTR’da belirlenen süreden daha önce (1 Ay) tamamlanmıştır. Bu devre haricindeki devrelerde literatür araştırmaları üç aylık bir süre olarak planlanmıştı fakat araştırma yaparken bunun yanında araştırılan devreleri deneme ihtiyacı duyulduğu için literatür araştırma süreci iki aya düşürülmüş, buradan kalan bir ay şematik tasarım sürecine aktarılmıştır. Şematik sürecinde devrelerin isterleri sağlayıp sağlamadığını kontrol etmek için aylık simülasyon sürecinin iki ayı şematik tasarımları ile paralel olarak yürütülmüştür. Simülasyon sürecinin kalan bir ayı ise, simülasyon sonuçlarına göre sabit şematiklerin revize edilmesi şeklinde ilerlemiştir. Filtre çipinin serim aşaması iki ay olarak belirlenmiştir, bu sürece kadar şematik ve simülasyonlar tamamlanıp serim kısmına geçilecektir. Serim kısmına geçildikten sonra serimle paralel olarak bir aylık bir süreçte final sunumu hazırlanacaktır. Bu planlama ışığında, iş planımızda aksaklık bulunan nokta “Şematiği tamamlanan devrelerin simülasyonlarının yapılması ve sonuçlara göre revize edilmesi” noktasıdır. Devrelerin tasarımları tamamlanmıştır fakat simülasyon sürecinde çıkan hatalardan dolayı revize etme işlemi sekteye uğramıştır. Bu aksaklıklardan ötürü bazı devre şemalarında isterleri sağlamaya yönelik işlemler yapılamamıştır. Bundan sonraki süreçte planın aksaması yönünde öngörülen riskler, XSCHEM üzerinde tasarlanan devrelerin serim tasarımı için MAGIC üzerine aktarılırken oluşabilecek hatalar ve bunların giderilmesi sürecinin uzamasıdır. Buna ek olarak MAGIC üzerinde DRC testleri sonucuna göre oluşan kural bozukluklarının giderilme sürecinin uzamasıdır. Tabloda ifade edilen 8 numaralı iş temmuz ayını da kapsayak şekilde işaretlenmiştir. DTR aşamasından sonra serim çalışmalarına geçmeden önce simülasyonlarla isterlerin sağlanması planlanmaktadır. Serim aşaması ve 8 numaralı işlerin birer ayı kesişmektedir. Bu duruma göre, isterler sağlandığı an serim aşaması çalışmalarına geçilecektir.

Tablo 6 İş Planlaması

İş Numarası	İş Tanımı	İş Sorumlusu	Aylar					
			3	4	5	6	7	8
1	4. Dereceden Filtre devresinin literatür araştırmasının yapılması.	Emre EKİNCİ	x	x				
2	Bant Aralığı Referans devresi tasarımının literatür araştırmasının yapılması.	Samet ÖZÇADIROĞLU	x	x				
3	Full Diferansiyel Opamp devresinin literatür araştırmasının yapılması.	Emre EKİNCİ	x	x				
4	Programlanabilir Kesim Frekansı devresinin literatür araştırmasının yapılması.	Emre EKİNCİ	x					
5	Bant Aralığı Referans Start-up devresinin literatür araştırmasının yapılması.	Samet ÖZÇADIROĞLU	x	x				
6	4. Dereceden Filtre devresinin, Full Diferansiyel Opamp’ın ve Programlan-abilir Kesim Frekansı devresinin şematiklerinin oluşturulması.	Emre EKİNCİ		x	x			
7	Bant Aralığı Referans Start-up devresinin şematiğinin oluşturulması.	Samet ÖZÇADIROĞLU		x	x			

8	Şematiği tamamlanan devrelerinin simülasyonlarının yapılması ve sonuçlara göre revize edilmesi.	Samet ÖZÇADIROĞLU		x	x	x	x	
9	Tasarlanan Filtre Çipi'nin serim aşamasının tamamlanması.	Samet ÖZÇADIROĞLU & Emre EKİNCİ					x	x
10	Projenin tamamlanması ve final sunumunun hazırlanması.	Samet ÖZÇADIROĞLU & Emre EKİNCİ						x

7. KAYNAKÇA

- [1] Sourı, K., Shamsi, H., Samadian, S., & Mirzaie, H. (2010, December). A 109dB PSRR, 31 μ W fully-MOSFET bandgap voltage reference in 0.13 μ m CMOS technology. In *2010 17th IEEE International Conference on Electronics, Circuits and Systems* (pp. 182-185). IEEE.
- [2] Yu, W. E. S., & Paluga, F. D. (2001). Practical treatise on the tow-thomas biquad active filter. *structure*, 2.
- [3] Zhang, C., Shang, L., Wang, Y., & Tang, L. (2020). A CMOS programmable fourth-order butterworth active-RC low-pass filter. *Electronics*, 9(2), 204.
- [4] Felipe, J., & Calvillo, P. (2016). Design of Bandgap Voltage Reference with Curvature Compensation for the Space Industry October 2016.
- [5] Razavi, B. (2016). The Bandgap Reference [A circuit for all seasons]. *IEEE Solid-State Circuits Magazine*, 8(3), 9-12.
- [6] Silva, J. G. C. D. (2013). *Project of a bandgap voltage reference and a temperature sensor for" energy harvest" systems* (Doctoral dissertation, Faculdade de Ciências e Tecnologia).
- [7] Adimulam, M. K., & Movva, K. K. (2012, December). A low power CMOS current mode bandgap reference circuit with low temperature coefficient of output voltage. In *2012 Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics* (pp. 144-149). IEEE.
- [8] Li, J. H., Zhang, X. B., Yu, M. Y., & Han, L. (2009, January). A 10ppm/ $^{\circ}$ C 1.8 V piecewise curvature-corrected bandgap reference in 0.5 μ m CMOS. In *2009 Asia Pacific Conference on Postgraduate Research in Microelectronics & Electronics (PrimeAsia)* (pp. 416-419). IEEE.
- [9] Alraho, S., Zaman, Q., & König, A. (2021). Wide Programmable Range Fourth-Order, Fully-Differential Sallen-Key MOSFET-C LPF for Impedance Spectroscopy Measurements and Self-X Sensory Electronics in Industry 4.0. *tm-Technisches Messen*, 88(s1), s77-s82.

- [10] Mahmoud, S. A., & Awad, I. A. (2005). Fully differential CMOS current feedback operational amplifier. *analog integrated circuits and signal processing*, 43(1), 61-69.
- [11] Ghazy, A., & Shalan, M. (2020). OpenLANE: The open-source digital ASIC implementation flow. In *Proc. Workshop on Open-Source EDA Technol.(WOSET)*.
- [12] Chowdhury, I., Amin, R., Islam, S. M. K. N., Rahman, M. S., & Binzaid, S. (2011, October). Mixed-Signal VLSI Design in 0.5 μm Process of Nano-Power Subcompact Mirror-Amplifier for AccuSensor. In *2011 International Conference on Computational Intelligence and Communication Networks* (pp. 522-526). IEEE.

