

TEKNOFEST

HAVACILIK, UZAY VE TEKNOLOJİ FESTİVALİ

ÇİP TASARIM YARIŞMASI

ANALOG TASARIM KATEGORİSİ

DETAY TASARIM RAPORU ŞABLONU



TAKIM ADI

Küp-X

PROJE ADI

CHEEF-X

BAŞVURU ID

469945

TARİH

10.07.2022

İçindekiler

PROJE MEVCUT DURUM DEĞERLENDİRMESİ	2
PROJE DETAY TASARIMI VE TEST SONUÇLARI	3
Sistem Mimarisi	3
Tasarım Detayı	4
Bant aralığı Referans Gerilim Devresi	4
İşlemsel Kuvvetlendirici (opamp) Devresi	8
Filtre Çipi	12
TEST ORTAMI	18
ÇİP TASARIM AKIŞI	22
TAKIM ORGANİZASYONU	24
Takım Organizasyonu	24
Görev Dağılımı	24
İŞ PLANI ve RİSK PLANLAMASI	25
KAYNAKÇA	27



1. PROJE MEVCUT DURUM DEĞERLENDİRMESİ


ÖTR aşamasında başlanan literatür taramasına devam edilmiştir. Devre çizimlerimizi oluşturmak amacıyla kullandığımız Xschem programına hakim olabilmek amacıyla örnek devre çizimleri üzerine çalışılmıştır. ÖTR’de sunulan Bandgap devremizin 300mV değerine yaklaştırılması için kaskat yapısı Xschem programı kullanılarak hazırlanmış ve hesaplanmıştır. Özellikle tam farksal Op-Amp devremizin bias devresi tasarımları üzerinde durulmuş ve tasarlanan Op-Amp devresi Xschem programı üzerinden oluşturulmuştur. Hazırlanan şematiklerin simülasyonları Netgen programı kullanılarak sonuçlar gözlenmiştir. Küp-X takımı olarak final sunumlarının son teslim tarihine kadar geliştirme çalışmaları ve layout üzerine örnek devre çizimleri yapacaktır.

ÖTR aşamasında yaşanan puan kayıplarının takım içerisinde değerlendirilmesi yapılmış ve 2 ana eksiklik görülmüştür. Bunlar filtre ve Op-Amp devremizin eksikliği olarak değerlendirilmiş ve DTR aşamasında zayıf yönlerimiz giderilmeye çalışılmıştır. Bunlara ek olarak yarışma hakem değerlendirmesinde belirtilen kaynakça içerisinde verilen referansların rapor içerisinde kullanımı DTR’de dikkat edilmiştir. ÖTR aşamasında güçlü yönlerimizi DTR’ye aktarılmıştır.

ÖTR sonrasında zayıf yönlerimizin kapatılması ve isterlerin daha iyi sağlanabilmesi amacıyla devrelerimizde güncellemelere gidilmiştir. Bunların başında Bandgap devremize 3 katmanlı kaskat yapı oluşturulmuştur. Bunun sebebi tek katmanlı oluşturulan devremizde simülasyon sonuçlarında 268mV seviyesinde değerler görülmesidir. Yapılan çalışmalar sonucunda 2.1.1’de bahsedilen kaskat yapı devremize karar kılınmıştır. Böylece devremizin sapma oranı %10,66’dan %1,66 ya düşürülmüştür. Detaylı çalışmalar sonucunda işlemsel kuvvetlendirici devresi için Ortak Mod Geri Beslemeli Tam Farksal Op-Amp (FDCO) topolojisine karar kılınmıştır. Bunun sonucu olarak ÖTR aşamasında tasarlanan filtre devresinde değişikliğe gidilmek zorunda kalınmış ve isterler tasarlanan devreye göre 2.2.3’de detaylı olarak anlatılmıştır.

2. PROJE DETAY TASARIMI VE TEST SONUÇLARI

2.1. Sistem Mimarisi



Şekil 2.1 Küp-X Sistem Mimarisi

Yarışma şartnamesi ile tasarlanan sistemin uyumlulukları Tablo 2.1’de verilmiştir.

Tablo 2.1 Sistemin Uyumlulukları

İSTERLER	TASARLANANLAR
Bant Aralığı Referans Gerilim Devresi	
Devrenin doğrulanması amacıyla 300 mV referans gerilimi üretilmelidir.	305mV referans gerilimi üretilmiştir
Referans gerilimi -40°C ila 125°C sıcaklık aralığını kapsayacak şekilde maksimum 20 ppm/°C değişim göstermelidir	-40°C ila 125°C sıcaklık aralığında 305mV çıkış gerilimi sağlamaktadır
1.8±%10 besleme gerilimi için 300mV referans gerilimi değişmemelidir ve transistörler nominaldeki çalışma bölgelerini (operation region) korumalıdır.	Sıcaklık hesaplamaları 1.8±%10 olarak hesaplanmış ve Vmax 1.98V, Vmin 1.62V bulunmuştur.
İşlemsel Kuvvetlendirici (opamp) Devresi	
Minimum 70 dB DC kazanç	Yaklaşık olarak 48 dB kazanç
2 pF farksal kapasitif yük için minimum 60 derece faz marjine sahip olmalıdır.	120 Derece faz marjini elde edilmiştir.
2GHz kazanç-bant genişliği çarpımına (gain-band width product) sahip olmalıdır.	Analitik olarak istenilen ortamlar sağlanmıştır
Filtre Çipi	
10MHz programlanabilir kesim frekansı olmalıdır	10.001 MHz bulunmuştur
20MHz programlanabilir kesim frekansı olmalıdır	20.0800 MHz bulunmuştur.
Frekans cevabı 4.dereceden Butterworth filtre yakınsaması olmalıdır	%100 yakınsanmıştır
Filtre kesim frekansının 10 kat sonrasında minimum 70 dB zayıflatma oranına sahip olmalıdır.	Filtre kesim frekansının 10 kat sonrasında -113 dB zayıflatma gözlenmiştir
DC kazancı sabit 10 dB olmalıdır.	DC kazanç sabiti 10 db sağlanmıştır
Her bir kesim frekansı için, minimum IIP3 (third order input intercept point) 15 dBm olmalıdır	Final sunumlarında aktarılacaktır.
IRN (input referred noise) 100 nV/√Hz olmalıdır.	Final sunumlarında aktarılacaktır.
Farksal çıkış salınım (output swing) aralığı 0 V-2.2V arasında olmalıdır.	Farksal çıkış salınım aralığı 1.67 ile 1.87 arasında sağlanmıştır
Maksimum güç tüketimi 60 mW olmalıdır.	10dB=20Log Pout/1mW= 3.16mW değeri alınmıştır.

2.2. Tasarım Detayı

Küp-X takım bant aralığı referans gerilim devresi, işlemsel kuvvetlendirici (opamp) devresi ve filtre çipi şematiklerinin seviye sonuçları alt başlıklar halinde verilmiştir.


Blokların pinleri aşağıdaki şekilde isimlendirilmiştir:

- Bant aralığı referans devresi: Vdd, Vss, Vref, Iout
- Opamp devresi: Vdd, Vss, Ibias, Inp, Inm, Outp, Outm
- Filtre çipi devresi: Vdd, Vss, Inp, Inm, Outp, Outm

Ayrıca transistörlerin parmak genişliği (max finger width, w) azami 30um olarak ayarlanmıştır.

2.2.1. Bant Aralığı Referans Gerilim Devresi


Transistörlü bant aralığı referans gerilimi topolojisi seçmemizin sebebi kullanılan komponentlerin yarışma süresince kullanılan skywater 130nm kütüphanesinde var olması ve yarışma isterlerine bağlı olarak en yakın değeri aldığımız içindir. Seçtiğimiz bu topoloji ön tasarım raporundan sonra değişim topoloji olarak değil ama kendi içerisinde eklemeler yapılar gözlemlenmiştir. Şekil 2.1 de görüleceği üzere 3 kat yapıda oluşan referans devresinin şematik çizimi verilmiştir.



Şekil 2.2 Bant Aralığı Referans Gerilim Devresi

Bant aralığı referans gerilimi temel amaç olarak dış ortamdaki sıcaklık etkenlerinden kaynaklanan gerilim değişimlerini azaltmak ve çalışma aralığını -40 derece ile + 125 derece arasında sıcaklık değerini hesaplanarak gösterilen değişimleri Formül 2.1’de gösterilmiştir. Alınan değer ve giriş değerine göre sıcaklığın hesaplanmasında kullanılan bu formülün çıkışı ise pozitif sıcaklık katsayısına sahip bir dahili voltaj kaynağını ve negatif sıcaklık katsayısına sahip başka bir voltaj kaynağını korur. Böylece ikisini bir araya toplayarak sıcaklık düzenlenerek fazla artış veya düşüş durumu korunmuş olur. Tasarım isterlerinde belirtilen sembolde Vdd, Vss, Vref, Iout istenmektedir. Oluşturulan devrede Iout konumlandırması 22. mosfetin drain bacağından alınması gerekmektedir. Topolojide böyle gösterilen Iout çıkışı simülasyonda değer almak istediğimiz zaman hata verip simüle edilememektedir. Bu hatanın alınma sebepleri arasında tahmin edilen simülasyon ortamında okunan akımın kablo listesinde gösterilmektedir. NGSPICE programında netlist değerlerinde bulunan değerlerin 1 tanesi dışında hepsi voltaj gözükmemektedir. Tek Amper gösteren yer voltaj kaynağı çıkışıdır. İkinci seçenek olarak Iout çıkışının bağlantı yeri yanlış olabilir bu sorunu çözebilmek için NGPSICE ve Xschem kullanım kitapçığı tekrar detaylı olarak incelenip, programdan kaynaklı bir sorun yoksa eğer Iout çıkış yerini devre üzerinde değiştirilerek çözüme gidilecektir [3,4].

$$\text{Sıcaklık} = \frac{V_{\text{ref}}(\text{max}) - V_{\text{ref}}(\text{min})}{V_{\text{ref}}} \times \frac{10^6}{(T_{\text{max}} - T_{\text{min}})} = \frac{1,89 - 1,71}{1,8} \times \frac{10^6}{125 - (-40)} = 606,06 \text{ ppm}/^{\circ}\text{C} \quad (2.1)$$



Şekil 2.3 ÖTR BandGap Devresi

Ön tasarım raporunda kurulan bandgap devresi (Şekil 2.3) ile alınan sonuç değer 268mV bu sapma oranı %10,66 gözlenmişti, ön tasarım raporundan sonrasında yapılan çalışmalarda şekil 2.2’de gösterildiği gibi ön tasarım raporunda hazırlanan devre 3 katlı olarak kaskat bağlanmıştır. Böylece birinci kat çıkışı 2. katın girişi, 2. katın çıkışı 3. Kat girişi olmuştur. 3. Kat çıkışı ise devrenin genel çıkışını vermektedir. Formül 2.2’de referans gerilim formülü verilmiştir. Gerekli işlem adımları yapıldığında devremizin Vref değerini hesaplanmaktadır (formül 2.3). Bu bağlantılar sonucunda alınan değer 305 mV olmuştur. Sapma oranı %1,66 ya düşürülmüştür. Buradan da görüleceği üzere bant aralığı referansı gerilim devremizin sapma oranını %84,42 oranında iyileştirilmiştir [5].

$$V_{ref} = V_{eb} + \frac{r_2}{r_1} \times \ln(n) \times v_T \quad (2.2)$$

$$V_{ref} = 180\text{mV} + \frac{30}{100} \times \ln(9) \times 1.8 = 298\text{mV} \quad (2.3)$$

Kullandığımız şematik tasarım ortamı olan Xschem’de değişebileceğimiz değerler mosfet transistör direnç yapıları için uzunluk ve genişlik olduğundan tam olarak istenilen 300 mV yakalanmamıştır. Final tasarım raporu sürecinde bu değer sabit olarak 300 mV ayarlanıp tam doğru bir şekilde kararlı olarak çalışması planlanmaktadır. Çıkış akımı için matematiksel olarak yapılan hesapta ise kullanılan formül 1.4’te gösterilmektedir. Iout hesaplaması değerleri ile formül 2.5 de gösterilmiştir.

Vout değeri giriş değerimiz olup Iout devrede bulunan CTAT devresinden geçen akım olarak gözlenir. Burada doğal logaritma içerisinde bulunan n değeri devrede kullanılan toplam transistör miktarıdır. Son olarak R değeri CTAT bölgesinde kullandığımız değeridir.


$$I_{out} = V_t \times \frac{\ln(n)}{R} \quad (2.4)$$

$$I_{out} = 1.8 \times \frac{\ln(9)}{1000} = 3.95 \mu A \quad (2.5)$$


R değerini bulmak için kullanılan formül formülü ile hesaplanmaktadır. Bu formül ve değerler neticesinde Vref çıktımızı almak için kullanılan genel formül bize çıkış gerilimi göstermektedir. Bu değerler kapsamında yaptığımız çalışmanın hem matematiksel olarak hem de simülasyon ortamında birbirlerine yakın değerler olarak devrenin doğruluğu kanıtlanacaktır [6].

2.2.1.1 İç Yapısı ve Özellikleri

3 katmanlı bant aralığı referansı gerilim devremizin 2 katmanlı yapısal olarak aynı değer ve eşit komponentlere sahip olduğundan devremizin 1 katmanlı üzerinden matematiksel anlatımı yapılacaktır. Şekil 2.2 de gösterildiği gibi MOSFET'ler satürasyon bölgesinde gerilim kontrollü akım kaynağı gibi davranmaktadır. M1, M4, M7 ve M2, M5, M8 MOSFET'leri birbirlerine kaskat bağlanarak ideale yakın bir açık çevrim kazancı elde edilmiştir. 1. kaskat bağlama ile Q1 transistörünün source akımı kontrol edilirken, 1. akım aynası topolojisinde; R1 direnci üzerinden 1. kopya akımı geçirilerek Q2 transistörünün beyz akımı ve gerilimi kontrol edilmektedir. Aynı zamanda, 2. Akım aynası tarafından oluşturulan 2. kopya akımı ile M6 sürülür ve 3. akım aynası tarafından oluşturulan 3. kopya akımı R3 direnci üzerinden geçirilerek gerilim düşümü elde edilir. R3 ve Q3'ten oluşan Start-Up devresi ile çalışma gerilimimiz oluşturulmuştur. I1 ve I2 akımları ile I (PTAT) akımı, I3 akımı ile de I (CTAT) akımı oluşturularak sıcaktan bağımsız akımlar yük direnci üzerinden geçirilerek ideale yakın bir voltaj sağlanır. Yapılan simülasyonlar sonucunda Şekil 2.2'de verilen devre şematığının gösterim ve sembol Şekli 2.4'te gösterilmiştir. Yapılan simülasyonda çıkan değerler Şekil 2.5'te gösterilmiştir [7,8].




Şekil 2.4 Bant Aralığı Referans Devresi Sembol Ve Test Devre Şeması



Şekil 2.5 Bant Aralığı Referans Devresi Simülasyon Sonuçları

2.2.2. İşlemsel Kuvvetlendirici (opamp) Devresi



Şekil 2.6 Op-Amp Blok Diyagramı

Tam farksal kaskat Op-Amp (Fully Differential Cascode Op-Amp - FDCO) Op-Ampları çok yüksek diferansiyel mod kazancına, giriş empedansına ve düşük çıkış empedansına sahiptir. Tam farksal Op-Amplarda negatif geri besleme ile daha kararlı bir kazanç oluşturulabilir. Ayrıca geleneksel Op-Amp ile single ended Op-Amplara karşı dış kaynaklı gürültülere karşı daha fazla dayanıklılık, iki kat fazla dinamik aralık ve azaltılmış harmonik avantajları ile haberleşme işlemlerinde çok yaygın olarak kullanılmaktadır.

Filtremiz için seçtiğimiz FDCO topolojisi Common-Mode Feedback a sahip bir topolojidir. Filtremize ait kısımlar yapı bakımından kendi içinde üçe ayrılmaktadır bunlar;


1. Bias Devresi
2. Tam Farksal Op-Amp
3. Hata Algılayıcı Op-Amp

2.2.2.1 Bias Devresi

Devremiz, Bandgap devresinden gelen I_{ref} akımı ve genel besleme gerilimi olan VDD gerilimi beslenmektedir. Bias devremiz üzerindeki pfet ile FDCO üzerindeki PMOS, NMOS lar ile de NMOS akım

aynaları biaslanır böylece FDCO üzerinde biaslanan fetlerin W/L değerleri ölçümler sonucunda ulaşılmak istenen sonuca yaklaşacak şekilde arttırılarak istenilen değere gelmesi sağlanacaktır. Bias devremiz iki PMOS ve iki NMOS akım aynasından oluşmaktadır. M6 ve M2 PMOS larının gate uçları arasındaki gerilim farkı R2 direncinin uçları arasındaki gerilim farkı kadardır böylece bu gerilim farklılığından faydalanarak PmBias ve PcBias adlı iki farklı biaslama ucu alınmış oldu. M3, M5 NMOS ları ve M1, M4 NMOS ları ile akım aynası oluşturulmuştur. Bu akım aynaları R1 direncinin uçlarından gate bağlantısı olarak biaslandığı için iki farklı potansiyelde bias noktası oluşturulmuştur. Toplamda dört farklı gerilim noktasından 4 farklı bias noktası oluşturulmuş olup ihtiyacımızı görecek sayıdadır. Devremiz, Bandgap devresinden gelen Iref akımı ve genel besleme gerilimi olan VDD gerilimi beslenmektedir.

Bias devremizde PMOS ve NMOS ların fiziksel yapısı gereği mobilite farklılıklarından dolayı oluşabilecek etkenleri ortadan kaldırmak için PMOS ların W değerleri NMOS ların iki katı olarak seçilmiştir ki bu paralel kollar arasında eşit voltaj düşümünü sağlamaktadır. Bias PMOS ve NMOS larının Length değerleri daha büyük olursa kaskod mosfetlerinin bias modfetlerini destekleyici etkisi artacaktır, bias mosfetlerinin Length değerleri az olursa VDS gerilimi artacaktır dolayısı ile $I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2$ Formülünde Drain gerilimi yazmasa da source gerilimini arttırıcı rol oynayacaktır. Böylece biaslanması amaçlanan devrelere doğru voltaj değerleri iletilebilecektir.



Şekil 2.7 Bias Devresi


2.2.2.2 Tam Farksal Op Amp

Topolojimizde kaskat bağlanmış olan pmos ve nmoslar bias devremiz ile biaslanması amaçlanmıştır. Bu PMOS ve NMOS lardan akacak akımlar bias devremizde ki akım aynaları ve kaskot yapıların finger sayısına göre değişiklik gösterecektir. Op Amp ımızın M6 pmos u→M2,M4 PMOS larını; M2 PMOS u→M5,M6 PMOS larını; M3,M5 NMOS u→M9,M10 NMOS larını; M1,M4 NMOS u→Hata algılayıcı op amp in akım aynası olan M4 ü biaslar. Biaslamalar sonucunda current mirror PMOS lar ve NMOSlar dan akacak akımları finger değerlerini arttırarak ulaşılması planlanmıştır. NMOS önemsenmeyecek derecede gürültü oluşturabilir. Devremizde M2, M4 PMOS lar ve M7, M8 başlıca

gürültü kaynaklarıdır. Kn ve Kp sırasıyla NMOS ve PMOSların 1/f olarak gürültü katsayısını gösterir. Genel formülü (Formül 2.6)'da verilmiştir.

Filtremiz için seçtiğimiz FDCO topolojisi Common-Mode Feedback a sahip bir topolojidir. Filtremize ait kısımlar yapı bakımından kendi içinde üçe ayrılmaktadır bunlar;

1. Common Mode Feedback
2. PMOS Akım Aynası
3. Hata Algılayıcı Op Amp




Şekil 2.8 Tamp Farksal Op-Amp Devresi

Topolojimizde kaskat pmos ve nmoslar önemsenmeyecek derecede gürültü oluşturabilir. Devremizde M2, M4 PMOSlar ve M7, M8 başlıca gürültü kaynaklarıdır. Kn ve Kp sırasıyla NMOS ve PMOSların 1/f olarak gürültü katsayısını gösterir. Genel formülü (Formül 2.6)'da verilmiştir.

$$\bar{v}_n^2 = 4kT \left(2 \frac{2}{3g_{m1,2}} + 2 \frac{2g_{m7,8}}{3g_{m1,2}} \right) + 2 \frac{K_N}{(WL)_{1,2} \times C_{ox} f} + 2 \frac{K_P}{(WL)_{7,8} \times C_{ox} f} \frac{g_{m7,8}^2}{g_{m1,2}^2} \quad (2.6)$$

1. Common Mode Feedback

Common mode Feedback daha büyük çıkış salınımı, akım aynalarının kutup bölgesinden uzak olması daha yüksek closed loop hızı demektir. Ayrıca yüksek kazançlı diferansiyel devreler de “common mode feedback” gereklidir fakat burada R1 ve R2 dirençlerinin açık döngü kazancını düşürmesini engellemek için çıkış empedansından oldukça büyük (Birkaç Mega Ohm gibi) seçilmesine dikkat edilmelidir. R1 ve R2 dirençleri devremizi çok önemli parazitik kapasite etkilerinden koruması açısından önemlidir. Diferansiyel çıkışta büyük bir salınım görüldüğünde M1 ve M3 ün yeterince beslenmesini sağlamak için R1, R2 ve I1, I2'nin yeterince büyük olması gerekir. Vout2, Vout1 den yeterince büyük ise I1 akımı eşleniğini ve ID7 akımını bozabilir. Sonuç olarak R1+R2 veya I1 yeteri kadar büyük değil ise ID7 sıfıra düşer ve Vout, cm doğru şekilde CM seviyesini gösteremez. Bu durumda ise ölçüm yanlış yapılmış olur dolayısı ile Vout1, Vout2 çıkışları ile M7, M8 NMOS ları arasında çalışma dengesi bozulacaktır ve sonuç olarak op amp ımızın stabilitesi bozulup yanlış çalışacaktır.




Şekil 2.9 Common Mode Devresi

Ortak çıkış dirençleri arasındaki akım değeri $I_x \approx (v_{out2} - v_{out1}) / R_1 + R_2$ Formülü ile bulunabilir.

2. PMOS Akım Aynası


Yüksek kazanç istenen devrelerde P tipte akım aynalarının N tipte akım aynalarını dengelemesi istenir.



Şekil 2.10 PMOS Akım Aynası

3. Hata algılayıcı Op Amp

Ortak çıkış gerilim düğümü olan $V_{out,cm}$ den ve Bandgap ten gelen referans gerilimi (V_{ref}) arasında ki hatayı algılamak için basit bir op amp kullanılmaktadır böylece arada ki voltaj farkını alıp M7,M8 NMOS akım kaynaklarını negatif feedback ile biaslıyoruz. V_{out1} , V_{out2} yükselirse VE de yükselir, böylece M7-M8 in gate voltajı artar bundan kaynaklı olarak M7ds, M8ds akımları artar ve paralel kollardaki I1, I2 akımları azalır dolayısı ile $V_{out, CM}$ düşer. Loop gain yüksek ise, feedback bağlantısı V_{out1} ve V_{out2} nin CM seviyesi V_{ref} e yaklaşır. Bu yaklaşım sonucunda hata payı azalır sonuç olarak çıkış voltajları istenen değerlerde elde edilmiş olur.



Şekil 2.11 Hata Algılayıcı Op-Amp Devresi

$$\overline{v_n^2} = 4kT \left(2 \frac{2}{3g_{m1,2}} + 2 \frac{2g_{m7,8}}{3 \frac{2}{g_{m1,2}}} \right) + 2 \frac{K_N}{(WL)_{1,2} \times C_{ox} f} + 2 \frac{K_P}{(WL)_{7,8} \times C_{ox} f} \frac{g_{m7,8}^2}{g_{m1,2}^2} \quad (2.7)$$

2.2.3. Filtre Çipi

ÖTR aşamasında belirlenen iki tane kaskat bağlı 2. dereceden sallankey topolojisinin istenen kesim frekansında direnç ve kondansatör arasındaki doğru orantı ile belirlenmesi nedeniyle hedeflenen kesim frekansı bulunamamış ve herhangi bir değer gözlemlenememiştir. ÖTR'de belirtilmiş devre hedeflenen herhangi bir sayısal değeri kanıtlanmamış bir devredir.

DTR'de kullandığımız devremiz genel butterworth topolojisi olup kesim frekansı 1rad/sn'dir. Bu değere göre devremizin belirli derecelerde polinomları çıkarılarak aşağıda belirttiğimiz formüller doğrultusunda hesaplamalar yapılarak istenilen frekans ve kazançta devremiz oluşturulmuştur. Bu belirlediğimiz topoloji önceki topolojiye göre daha stabil ve kararlı sonuçlar vermektedir.

2.2.3.1. Dereceden Alçak geçiren Butterworth Filtre Tasarımı

Bir birim kazançlı Butterworth alçak geçiren filtre genliği,

$$|H(j\omega)| = \frac{1}{\sqrt{1 + (W/W_c)^{2n}}}$$


Aktarım fonksiyonu sahiptir. Buradan n bir tam sayıdır ve fitrenin mertebesini belirtmektedir.

1. Kesim frekansı, n'nin tüm değerleri için W_c rad/sn'dir.
2. Eğer n yeteri kadar büyükse $W < W_c$ iken payda daima 1'e yakındır.
3. $|H(j\omega)|$ ifadesinde, W/W_c 'nin kuvveti daima çifttir. Bu son gözlem önemlidir. Çünkü fiziksel olarak gerçekleştirilebilen bir devre için bir çift kuvvet gerekmektedir.

Butterworth polinomları n-y'inci dereceden Butterworth polinomu ($W_c=1$ rad/sn olacak şekilde)

Tablo 2.2 Butterworth Polinomlarının Gösterimi

n	Polinom $B_n(s)$
1	$(s + 1)$
2	$s^2 + 1.4142s + 1$
3	$(s + 1)(s^2 + s + 1)$
4	$(s^2 + 0.7654s + 1)(s^2 + 1.8478s + 1)$
5	$(s + 1)(s^2 + 0.6180s + 1)(s^2 + 1.6180s + 1)$



Şekil 2.12 Filtre Devresi Genel Gösterim

Yukarıdaki devrede tablo 2.2 de belirtilen polinomların uygulanması;

V_x düğümünde kirchhoff akım kanunu uygularsak;

$$\frac{v_x - v_i}{R_1} + (v_x - v_0)SC_1 + \frac{v_x - v_0}{R_2} = 0 \quad (2.8)$$

V_o düğümünde kirchhoff akım kanunu uygulanırsa;

$$v_0SC_2 + \frac{v_0 - v_x}{R} = 0 \quad (2.9)$$

$$(1 + RC_1s)v_x - (1 + RC_1s)v_0 = v_i \quad (2.10)$$

$$-V_Q + (1 + RC_{23})v_0 = 0 \quad (2.11)$$

$$v_0 = \frac{\begin{vmatrix} 2+RC_1s & v_i \\ -1 & 0 \end{vmatrix}}{\begin{vmatrix} 2+RC_1s & -(1+RC_1s) \\ -1 & 1+RC_{23} \end{vmatrix}} = \frac{v_i}{R^2C_1C_2s^2 + 2RC_2s + 1} \quad (2.12)$$

$$H(s) = \frac{v_0}{v_i} = \frac{1}{s^2 + \frac{2}{RC_1}s + \frac{1}{R^2C_1C_2}} \quad (2.13)$$

İki bilinmeyen denklem olan Formül 2.8 ve Formül 2.9 cremar methodu ile çözülerek denklemin transfer fonksiyonu Formül 2.13'ü elde edilmiştir.

$R=1$ Ohm yazılırsa; yeni denklemimiz olan (2.14)'yi elde ederiz.

$$H(s) = \frac{\frac{1}{c_1 c_2}}{s^2 + \frac{2}{c_1} s + \frac{1}{c_1 c_2}} \quad (2.14)$$

Denklem 2.7'de $2/c_1$ 'e $b_1/C_1.C_2$ 'ye de 1 dersek 2. dereceden bir polinom elde etmiş oluruz. Bu değer ile de devrenin örneklem alınacağı ilk kondansatör ve direnç değerleri elde edilmiş olur. Butterworth art arda bağlantısında istenen 2. Dereceden devrenin şekline sahip olduğu dikkat edilmelidir.

$$H(s) = \frac{1}{s^2 + b_1 s + 1} \rightarrow b_1 = \frac{2}{c_1} \text{ ve } 1 = \frac{1}{c_1 c_2} \quad (2.15)$$

2.2.3.2. Ölçeklendirme:

Hem pasif hem de aktif filtre devrelerini tasarlarken ve analiz ederken 1Ω ve $1H$ ve $1A$ gibi değerler ile çalışmak kolaylık sağlamaktadır. Pratik bileşenlerin değerini belirlemede bunlar gerçekçi olmamakla birlikte hesaplamaları büyük oranda kolaylaştırmaktadır. Bu R , 1 ve C değerleri ile tasarım gerçekleştirdikten sonrası, tasarımcı bu değerleri ölçeklendirme olarak bilinen bir süreç ile gerçek değerlere dönüştürebilir.



Şekil 2.13 Ölçeklendirme

Bir devredeki genlikte ölçeklendirmek için verilen bir frekanstaki empedansı ölçeklendirme çarpanı k_m ile çarpılır. Yani tüm direnç ve indüktörlerin k_m ile kapasitörleri $1/k_m$ ile çarpılması gerekir.

Frekans ölçeklendirmede devre parametrelerini yeni frekansı her bileşenin empedansının baştaki frekans ile aynı olarak şekilde değiştiririz. Dirençler frekanstan bağımsız olduğundan ölçeklendirmesinden etkilenmezler. Frekans ölçeklendirme çarpanının k_f olması halinde hem indüktörler hem de kapasitörler $1/k_f$ ile çarpılır.

2.2.3.3 4.Dereceden Butterworth Polinomu ve 10db Geçirme Bandı Hesabı

Kaskat bağlı 4.dereceden Butterworth Polinomu;

$$(s^2 + 0,765s + 1)(s^2 + 1,848s + 1) \quad (2.16)$$

$$k_f = \frac{\omega_0'}{\omega_0} = \frac{2\pi f'}{1} \text{ formülünden yararlanarak,}$$

$$\frac{\omega_0'}{\omega_0} = \frac{2\pi f'}{2\pi f} = \frac{6,284 \times 10 \times 10^6 \text{ rad/sn}}{1 \text{ rad/sn}} = 6,284 \times 10^7 \quad (2.17)$$

Frekans ölçeklendirme çarpanı bulunur.

$$k_m = \frac{1}{k_f} \times \frac{C}{C_1} \quad (2.18)$$

Kondansatörün frekans ölçeklendirme çarpanı ile 1 rad/sn deki değeri ile 10 Mhz deki değerinin oranı bize genlik ölçeklendirme çarpanını verir. 10 Mhz ve 20 Mhz deki devrelerimizde $1k$ direnç

kullanacağımızdan dolayı denklem 2.20'deki hesaplama göre genlik ölçeklendirme çarpanımız 1000 olarak bulunmuştur. Aşağıda denklem 2.23 de görüldüğü gibi denklem 2.19 kullanılarak 10Mhz'deki kondansatör değerimiz (2.18) bulunmuştur.

$$k_m \times R = R' \quad (2.19)$$

$$k_m \times 1\Omega = 1000\Omega \quad (2.20)$$

Kaskat bağlı yapının ilk basamağı için $(s^2 + 0,765s + 1)$ polinomu için aktarım fonksiyonu gerçekleştirilir.

$$b_1 = \frac{2}{c_1} \text{ve} 1 = \frac{1}{c_1 \cdot c_2} \rightarrow b_1 = 0,765 = \frac{2}{c_1} \rightarrow c_1 = \frac{2}{0,765} = 2,614 F \quad (2.21)$$

$$1 = \frac{1}{2,614 \times c_2} = c_2 = \frac{1}{2,614} = 0,382 F \quad (2.22)$$

$$C' = \frac{C}{k_m \cdot k_f} \quad (2.23)$$

$$C'_1 = \frac{2,614}{10^3 \times 6,284 \times 10^7} = 0,4159 \times 10^{-10} = 41,59 \times 10^{-10} = 41,59 pF \quad (2.24)$$

$$C'_2 = \frac{0,382}{6,284 \times 10^{10}} = 0,0608 \times 10^{-10} = 6,08 pF \quad (2.25)$$

Kaskat bağlantının 1. Basamağında $(s^2 + 1,848s + 1)$ polinomu için aktarım fonksiyonu

$$C = \frac{2}{b_1} \quad (2.26)$$

$$C_3 = \frac{2}{1,848} = 1,0822 F \rightarrow C'_3 = \frac{1,0822}{6,824 \times 10^{10}} = 0,172 \times 10^{-10} = 17,2 pF \quad (2.27)$$

$$C_4 = \frac{1}{1,0822} = 0,924 F \rightarrow C'_4 = \frac{0,924}{6,824 \times 10^{10}} = 0,147 \times 10^{-10} = 14,7 pF \quad (2.28)$$


Yapılan hesaplamalar sonucunda tasarlanan filtre çipi Şekil1'deki gibidir. $i_5 = i_6$

$$\frac{v_{in}}{R_5} = \frac{-v_{out}}{R_f} = -v_{out} R_5 = v_{in} R_f \quad (2.29)$$


Geçirme bandı kazancı;

$$\frac{v_{out}}{v_{in}} = \frac{-R_f}{R_5} = R_f = 10 R_1 = 10 \text{ dB} \quad (2.30)$$

Matematiksel olarak hesaplamış olduğumuz 10Mhz için direnç ve kondansatör değerlerimiz bulunduğundan sonra Ortak mod geri beslemeli tam diferansiyel Op-Amp kullanarak, LTSPICE ortamında kullanılan Op-Amp'ın evirmeyen ucuna seri olarak bağlanan direnç sayesinde yüksek frekanslarda c1 kondansatörü kısa devre olduğunda iletme geçmesini ve daha sonrasında alçak geçiren pasif bir filtre kullanıştır.




Şekil 2.13 Filtre Devresinin Genel Xschem Üzerinden Gösterimi




Şekil 2.14 Ltspice Sonuçlarımız - 1

Devremizde şekil 2.13'te görüldüğü üzere LTSPICE programında 1Hz'deki kazanç değeri -69dB olarak ölçülmüştür. -3 dB aşağısındaki yani -66dB'deki kesim frekansımız aşağıdaki Şekilde 2.14'te görüldüğü üzere 10.0001 Mhz olarak bulunmuştur.




Şekil 2.15 Ltspice Sonuçlarımız - 2

Aynı zamanda Şekil 2.14'te görüldüğü üzere kesim frekansımızın 10 kat üstündeki yani 100Mhz'de - 112dB zayıflama olduğuna gözlenmiştir.



Şekil 2.16 20 MHz Ltspice Sonuçları

10 Mhz için yaptığımız hesaplamaları 20Mhz için de yaparak istenilen sonuçları Şekil-16'da gösterilmiştir. 10 MHz ve 20mhz filtre tasarımı yapılırken kaynak 1 ve 2'den yardım alınarak yazılmıştır.



Şekil 2.17


Aynı zamanda filtremizde istenilen farksal çıkış salınım aralığı 1.67 ile 1.87 arasında sağlanmıştır (Şekil 2.17).

3. TEST ORTAMI (10 PUAN)

Şematikleri oluşturulan bütünleşmiş devremizin elektronik tasarımlarının yerleşimlerinin yapılması için Magic programına ihtiyaç duyulmaktadır. Magic, VLSI devre düzenlerini oluşturmak ve değiştirmek için etkileşimli bir sistemdir. Basitleştirilmiş tasarım kurallarını ve devre yapılarını dayanmaktadır. Ayrıca yerleşik düzen kuralları bilgisine sahiptir. Olması kural ihlallerini sürekli kontrol ederek kullanıcıların hata yapmalarını engellemektedir [E1].


Üretilmek istenen tümleşik devremiz gerekli tasarım kurallara uygun olarak tasarlanırsa da imal etmek istediğiniz devrenin yerleşiminin doğruluğunu garanti etmez. Tasarımımızın hata oranını düşürmek, gerçeğe yakınlığını görebilmek amacıyla Düzene Karşı Şematik (LVS) programı olan NETGEN kullanılmaktadır. Netgen, "Düzen ve Şematik" anlamına gelen LVS olarak bilinen bir işlem olan ağ listelerini karşılaştırmak için bir araçtır. Bu, bütünleşmiş devre tasarım akışında önemli bir adımdır ve ortaya konan geometrinin beklenen devreye uymasını sağlar [E2].

Xschem üzerinde tasarlanan devre iopinler sayesinde giriş çıkış birimleri oluşturulmuştur. Bant aralığı referans devresinde oluşturulan pinler vdd, vss, iout, vref olarak 4 çıkış pini oluşturulmuştur. Şematik ile aynı isimde oluşturulan sembol etiketlenen pinler oluşturulmuş, istenilen şekilde tasarlanan şematik kaydedilip yeni bir proje dosyası açılır (Şekil 3.1).



Şekil 3.1 Hazırlanan Bandgap Sembolü Seçilmesi

Açılan proje dosyasında giriş gerilimini sağlamak için voltaj kaynağı vsource (Şekil 3.2) ve topraklama için gnd sembolleri xschem kütüphanesinden seçilir (Şekil 3.3).




Şekil 3.2 Vsource Sembolü Xschem Kütüphanesinden Seçilmesi




Şekil 3.3 Gnd sembolü xschem kütüphanesinden seçilmesi


Skywater 130nm kütüphanesinden seçilen komponentlerle oluşturulan bant aralığı referans komponenti şematiğe eklenip gerekli bağlantılar kablo (wire) ile bağlanır. Oluşturulan devrenin simüle edilebilmesi için anasayfa bulunan tt modelin kopyalanarak şematik ekranına aktarılması gerekmektedir, Bundan sonra xschem kütüphanesinden “code_shown.sym” eklenerek simülasyon için gerekli tanımlamalar yapılarak kaydedilmiştir (Şekil 3.4).



Şekil 3.4 TT models ve “code_shown.sym”




Şekil 3.5 grafik için kaydetme ayarları yazılır




Şekil 3.6 Netlist oluşturulur

Simülasyon başlangıcı için netlist yani bağlantı listesi oluşturularak başlanır simülasyon butonuna basıldıktan sonra hazır hale gelen şematik kablolar arası geçen gerilim listelenecek gösterir. Sonrasında sırasıyla setplot, setplot tran1, display, plot Vref yazılarak simülasyon grafiği çıktısı alınır (Şekil 7).



Şekil 3.7 Simülasyon yapılırlı

Setplot tran1 “code_shown.sym” bloğuna yazılan tran1 simülasyonun zaman aralığını belirtmektedir. Plot Vref ile grafiğin çıktısını almak için kullanılır. Bu işlemler sonucunda oluşan sonuçlar bize referans olmuştur (Şekil8).



Şekil 3.8 Simülasyon Sonuçlar

4. ÇİP TASARIM AKIŞI (10 PUAN)

Küp-X takımın analog çip tasarım akış şeması Şekil 4.1’de verilmiştir. Akış şemasında ikonlar ile her süreçte nelerin yapıldığı açık şekilde gösterilmektedir. İş planımızda Tablo 6.2’de gösterildiği gibi devam etmektedir. Bu süreç içerisinde gerek yazılımsal olarak gerek tasarımsal olarak karşılaşılan sorunlara yarışma jürisinin yanında Fırat DEVECİ ve Caner ALP gibi mühendislerin oluşturdukları kişisel blog sayfalarından (5. ve 6. ikonlar) sorularımıza cevap aramaktayız.

Şemada görüleceği üzere tasarım sürecinde yönetim ve uygulama konularında danışman hocamız (Cihat ŞEKER) ile haftalık yüz yüze toplantılar yapılarak ilerleme kat etmekteyiz. Süreç

Topoloji Durumu

Bulunan topolojilerin listelenmesi ve kullanma / kullanmama durumlarının raporu oluşturulacaktır. Neden kullanıldı? Neden kullanılmadı gibi temel konular belirtilecek.

RAPORLAMA

Bulunan topolojilerin listelenmesi, toplantılarda alınan kararlar, çalışmalar sırasında oluşan hatalar gibi durumların raporlanmasının yapıldığı bölümdür. Zaman içerisinde ilerlemeler ve hatalar gözlenmesi sağlanacaktır. Alınan sorular Google Drive Kıp-X klasörüne yüklenecek.

Neden HAYIR?

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması

Topoloji Seçimi 1

Devre/Topoloji Çözülmesi

Matematiksel modellenmenin yapılması 2

İstenilen Verilerin Sağlanması 3

Oluşturulan Devrenin Xschem'de Şematığının Oluşturulması 4

Simülasyon Çizimi

İşlev Bencih Oluşturulup Analizinin Yapılması 5

Fotografi Yöntemi ile Serim Yapılması 6

Tasarımın Oluşturulması 7

Dosyaların GİTHUB / TUTEL (BİLGEM) Yükleme

Rapor

Kullanılan Programlar

LTSpice - Pspice - Proteus - Altium

Kullanılan Program

XSCHEM Çıktıları

Kullanılan Program

NETGEN

Kullanılan Program

MAGIC

Discord Toplantısı ve Slack kanallarına sorulması

Literatür Araştırması


Topoloji

{Çip tasarım akışında hangi programların kullanıldığı akış şeması üzerinde gösterilmelidir. Akışta kullanılan programların ne amaçla kullanıldığına değinilmelidir. Tasarım sürecinde gerek yazılımsal olarak gerek tasarımsal olarak karşılaşılan sorunlara ve bu sorunların nasıl çözüldüğüne değinilmelidir. Çip tasarım akışı boyunca faydalanan topluluklar, Slack kanalları gibi yerler varsa bunların hangilerinden ne yönde yararlanıldığından bahsedilmelidir. Çip

akışında geçirilen aşamaların hangilerinin daha kolay hangilerinin daha zor bulunduğuna, hangilerinde ne kadar zaman geçirildiğine kısaca değinilmelidir.}

5. TAKIM ORGANİZASYONU (5 PUAN)

5.1. Takım Organizasyonu



Şekil 5.1


5.2 Görev Dağılımı



Takım Danışmanı Dr. Öğr. Üyesi Cihat ŞEKER: Karabük Üniversitesi Mühendislik Fakültesi Elektrik-Elektronik Mühendisliği Bölümü Telekomünikasyon Anabilim bünyesinde Dr. Öğretim Üyesi olarak görev yapmaktadır. Kablosuz haberleşme sistemleri, mobil haberleşme sistemleri ve anten teknolojileri konularında çalışmaktadır. Küp-X takımının danışmanlık görevini yürütmektedir. Tasarım sürecinde yönetim ve uygulama işlerinin kontrolünden sorumludur.



Takım Kaptanı Esat ÖZCAN: Karabük Üniversite bünyesinde bulunan KARVOLT elektromobil takımında Eğitim ve Batarya Yönetim Sistemi (BYS) birimlerinde kaptanlığı yapmaktadır. Küp-X takımında, takım mevcut durumu, devre tasarımlarının Xschem'den oluşturulması ve raporlamadan sorumludur.



Takım Üyesi Ramazan Harun Aslan: Karabük Üniversite bünyesinde Ventus İHA takım kaptanlığı görevini yürütmüştür. Küp-X takımında, Filtre Çipi ve şematiklerin oluşturulması görevlerini üstlenmektedir. Ayrıca LTspice ve PSpice programlarından sorumludur.



Takım Üyesi Fahrettin ATİK: 2018 yılında Elektromekanik Sabit Kanat İHA takımında elektronik birimi ve Karabük Üniversite bünyesinde bulunan KAR-SAV ANKA İHA takımında takım kaptanlığı görevlerini yürütmüştür. Küp-X takımında, sistem mimarisi ve işlemsel kuvvetlendirici (opamp) iç tasarımından sorumludur.



Takım Üyesi Mehmet Emin ÇİL: Karabük Üniversite bünyesinde bulunan Karabük Teknokent ön kuluçka merkezinde Osilaskop Tasarım projesinde takım kaptanlığı yürütmektedir. Küp-X takımında, devre tasarımların Xschem'den oluşturulması ve bant aralığı referans gerilim devresinden sorumludur.

6. İŞ PLANI ve RİSK PLANLAMASI

Tablo 6.1 Küp-X ÖTR İş-Zaman Çizelgesi

İŞ - ZAMAN ÇİZELGESİ							
İŞ PAKETLERİ ve FAALİYETLERİ	Başlangıç Tarihi	Bitiş Tarihi	Mart	Nisan	Mayıs	Haziran	Temmuz
1. Literatür Taraması	10.01.2022	15.07.2022					
1.1 Ön Araştırma							
1.2 Filtre Tasarımlarının Araştırılması							
1.3 Aktif-RC Filtre Topolojilerinin Araştırılması							
1.4 Alçak Geçiren Filtrelerin Araştırılması							
1.5 Skywater Tasarım Kütüphanesinin Araştırılması							
2. Tasarım İsterlerinin Belirlenmesi	14.03.2022	15.07.2022					
2.1 Tasarım Ortamının Belirlenmesi							
2.2 Aktif Filtre Topolojilerinin incelenmesi							
2.3 Bant Aralığı Devresi Tasarım Kriterlerinin Belirlenmesi							
2.4 İşlemsel Yükselteç İsterlerinin Belirlenmesi							
3. Analiz	01.01.2022	15.07.2022					
3.1 Belirlenen Aktif-RC Filtre Tasarımlarının Analizi							
3.2 Bant Aralığı Devresi Analizleri							
3.3 Analiz Sonucunda Gerçekleştirilecek Kompanenetlerin Belirlenmesi							
4. Tasarımın Gerçekleştirilmesi	28.02.2022	15.07.2022					
4.1 Belirlenen Aktif-RC Filtre Tasarımının Gerçekleştirilmesi							
4.2 Bant Aralığı Devresinin Gerçekleştirilmesi							

Alt İş Parçalarının Bitirme Zamanı

Yapılacak İş in Tamamı

ÖTR aşamasında takımımızın iş paketlerini içeren çizelge Tablo 6.1'de verilmiştir. Hazırlanan iş-zaman çizelgesinde sarı bölge ile gösterilen üniversite sınav takvimi (27.03.2022 – 03.04.2022) ve proje ödevlerinin teslim zamanlarının (14.04.2022 – 20.04.2022) iş paketimizde aksamalara sebep olmuştur. Yaşanılan aksamalar sınavlar ve ödevlerin tesliminden sonra fazladan bir araya gelinerek kapatılmaya çalışılmıştır. Kırmızı bölge ile gösterilen ön görülemeyen durumlar (iş planı güncelleme sebepleri) DTR aşamasında çalışmalarımızın yavaşlamasına neden olmuştur. ÖTR zaman çizelgemizde planlanan faaliyetlerin genelinde çalışmalarımızın yavaşlamasına rağmen %70,37 oranında uyulduğu görülmektedir.


Tablo 6.2 K p-X İř ve Risk Planlaması

İř Paketleri Ve Faaliyetleri	S�re	Bařlangıç	Bitiř	14 Mart- 31 Mart		Nisan				Mayıs				Haziran				10 Temmuz	
				2.H	3.H	1.H	2.H	3.H	4.H	1.H	2.H	3.H	4.H	1.H	2.H	3.H	4.H	1.H	2.H
T�m İřler	86 G�n	14.03.22	10.07.22																
1 Literat�r Taraması	45 G�n	14.03.22	30.04.22																
1.1 On Arařtırma	15 G�n	14.03.22	30.03.22																
1.2 Filtre Tasarımlarının Arařtırılması	7 G�n	01.04.22	07.04.22																
1.3 Aktif RC Filtre Topolojilerinin Arařtırılması	7 G�n	08.04.22	14.04.22																
1.4 Alçak Geçiren Filtrelerin Arařtırılması	7 G�n	15.04.22	21.04.22																
1.5 Skywater 130nm K�t�phanesinin Arařtırılması	9 G�n	22.04.22	30.05.22																
2 Tasarım İsterlerinin Belirlenmesi	61 G�n	01.04.22	31.05.22																
2.1 Tasarım Ortamının Belirlenmesi	14 G�n	01.04.22	14.04.22																
2.2 Aktif Filtre Topolojilerinin Belirlenmesi	16 G�n	15.04.22	30.04.22																
2.3 Bant Aralığı Devresi Tasarım Kriterlerinin Belirlenmesi	15 G�n	01.05.22	15.05.22																
2.4 İşlemsel Y�kselteç İsterlerinin Belirlenmesi	16 G�n	16.05.22	31.05.22																
3 Analiz	68 G�n	01.05.22	07.07.22																
3.1 Belirlenen Aktif RC Filtre Topolojilerinin Analizi	44 G�n	01.05.22	14.06.22																
3.2 Bant Aralığı Devresi Analizi	21 G�n	01.06.22	21.06.22																
3.3 Analiz Sonularının Karřılařtırılması Ve Değerlendirilmesi	14 G�n	22.06.22	07.07.22																
4 Raporlama	25 G�n	15.06.22	10.07.22																
4.1 Analiz Sonularının Raporlanması	15 G�n	15.06.22	30.06.22																
4.2 DTR Raporunun Yazılması	10 G�n	30.06.22	10.07.22																

 TR ařamasında oluřturulan iř planlanmasının g ncellenme sebepleri;

-  TR ařamasında tasarlanması planlanan filtreye ait iř yapıların (geliřtirilmesi) ve parametre isterlerinin (matematiksel denklemlerinin) karmařıklığı sebebiyle tam farksal Op - Amp devrelerinin tamamlanması planlanandan uzun s rm řt r.
- Test ortamı ile g revlendirilen Fahrettin ATİK ve Ramazan Harun Arslan'ın test ortamını oluřturulacak yazılım programını kuracakları bilgisayarlarının sistem yetersizliği sebebiyle aksama yařanmıştır. Bu durum diğerk takım  yelerinin sorumluluklarında aksamalara sebep olmuřtur.
-  niversitemizin final (29.05.2022 – 10.06.2022) ve b t nleme (16.06.2022 – 25.06.2022) zamanının planlanandan ek olarak 1 hafta uzun s rmesinde dolaylı planlanmış iřler zamanında yapılamamıştır (Tablo 6.2).
-  niversitemizin staj takvim aralıklarının (13.06.2022 – 19.09.2022) iř takvimimizle akıřmasından dolaylı takım  yemiz Ramazan Harun ARSLAN staj s resince (27.06.2022 – 27.07.2022) il dıřında bulunacağından dolaylı verilen iř paylařımının tesliminde gecikme yařanmıştır (Tablo 6.2).
- İř planımızın g ncellenmesi s recinde alıřma takviminde geri kalındığından dolaylı iř paketleri iin yeni bir plan belirlenmiştir.

Takımımızın řekil 6.1 ile g sterilen genel risk planlanması g sterilmiştir. Detaylı aıklaması Tablo 6.3'te renk ve ID numaraları ile deėinilmiştir.



řekil 6.1 Risk Y netimi řeması

Tablo 6.3 Detaylı Risk Planlama Tablosu

ID No	En Önemli Riskler	Risk Yönetimi (B Planı)
1	Finalist takımlar arasında kalması durumunda yol ve konaklama giderlerinin maddi desteğimizin olmaması	Farklı dernek veya sponsorlar üzerinden bu harcamanın temininin sağlanması
1	Çalışma atölye ortamımızın bulunmaması	Üniversitemizin Teknokent ofislerinde belirli saatler arasında çalışma izinin alınması
2	Matematiksel modellemenin hatası	Hesaplanmaların tekrar kontrol edilerek işlem basamakların tekrarlanması
3	Takım zaman yönetiminin yapılamaması	Op-Amp isterlerini karşılayacak devrenin 3 kat oluşturulması
3	Test ortamlarının yanlış kurulması	Test ortamları yapıldıktan sonra takım içerisinde kontrol edilmesi ve anlatılması
3	Benzetim ortamında fiziki modellemenin yanlış oluşturulması	Oluşturulan her modellemede raporlanma yapılması



7. KAYNAKÇA

- [1] John Ousterhout, "Magic Tutorial" , Berkley University, 1995
<http://bwrce.eecs.berkeley.edu/Courses/lcBook/magic/tut1.html> Son erişim: 08.07.2022
- [2] Debian, "netgen-lvs", <https://packages.debian.org/stable/electronics/netgen-lvs> Son erişim: 08.07.2022
- [3] Ramanarayana Reddy. Sanikommu, "DESIGN AND IMPLEMENTATION OF BANDGAP REFERENCE CIRCUITS ", Linköping University, 13th June, 2005
- [4] K. Phang , Timothy Lo , " Low Voltage, Low Power CMOS Bandgap References" , University of Toronto
- [5] Lee, Thomas, The Design of CMOS Radio-Frequency Integrated Circuits, Cambridge University Press, 1998.
- [6] UMUT YILMAZER, "CMOS BANDGAP REFERENCED BIASING CIRCUITS", ITU VLSI LABS, 2010
- [7] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2000.
- [8] F. Maloberti, Analog design for CMOS VLSI systems, Kluwer, 2001.
- [9] Philip K. Tim R., "Design Note 454: Single-Ended to Differential Amplifier Design Tips", Linear Technology , 2008
- [10] Carissa Sipp, "Fully-Differential Amplifiers and Benefits When Driving ADCs", Microwavejournal, April 15, 2015
- [11] B. Razavi, "RF Microelectronics," Upper Saddle River, N.J.: Prentice Hall, 1998.
- [12] P.R. Gray and R.G. Meyer, "Analysis and Design of Analog Integrated Circuits," Fourth Edition. New York: Wiley, 2001.
- [13] J. W. Nilsson and S. A. Riedel, "ELECTRIC CIRCUITS",2015
- [14] Shahid K, Sampath kumar V. , " Design of Low Voltage Low Power CMOS OP-AMP", Int. Journal of Engineering Research and Applications, November 2014
- [15] R. Jacob Baker and Vishal S. " High Speed Op-amp Design: Compensation and Topologies for Two and Three Stage Designs" , Boise State University.
- [16] Eliyahu Z. " Low Voltage Standard CMOS Opamp Design Techniques" , 2012.
- [17] Edgar S. and TI J. Kilby C. " Op-Amps Conventional Topologies" , Texas A&M University.
- [18] M. Altuna, H.Kuntman, "Design of a Fully Differential Current Mode Operational Amplifier with Improved Input-Output Impedances and Its Filter Applications" IEEE.
- [19] U. Stehr, " A fully differential CMOS integrated 4th order reconfigurable GM-C lowpass filter for mobile communication" , ResearchGate , January 2004.

- [20] Raj Kumar Singh P. " Design of Fully Differential Two Stages Operational Amplifier", BIRLA INSTITUTE OF TECHNOLOGY & SCIENCE PILANI, May 2006.
- [21] Vittorio F. and Marco M. " Improved Fully Differential Analog Filters " IEEE Transactions on Instrumentation and Measurement, 2007.
- [22] Elyes B. " Fully-differential opamp design" , ResearchGate , September 2018.
- [23] Jieh-Tsorng Wu "Analog Integrated Circuits",National Chiao-Tung University Department of Electronics Engineering, July 2002.

