

TEKNOFEST

HAVACILIK, UZAY VE TEKNOLOJİ FESTİVALİ

ÇİP TASARIM YARIŞMASI

ANALOG TASARIM KATEGORİSİ

DETAY TASARIM RAPORU ŞABLONU



TAKIM ADI

GATE

PROJE ADI

ANİBAL

BAŞVURU ID

469961

TARİH

10.07.2022

İçindekiler

PROJE MEVCUT DURUM DEĞERLENDİRMESİ	3
PROJE DETAY TASARIMI VE TEST SONUÇLARI	3
Bant aralığı Referans Gerilim Devresi	4
İşlemsel Kuvvetlendirici (opamp) Devresi	5
Filtre Çipi	10
ÇİP TASARIM AKIŞI	13
TAKIM ORGANİZASYONU	14
Takım Organizasyonu	14
Görev Dağılımı	14
KAYNAKÇA (5 PUAN)	15




PROJEDE MEVCUT DURUM DEĞERLENDİRMESİ

Yarışma başvuruları ile başladığımız devre topolojilerinin araştırılması, takım çalışma takviminde belirtilen süre içerisinde tamamlanmıştır. Literatür araştırma faaliyetinden sonra alt devre kavramsal tasarımlarına başlanmıştır. Ön tasarım raporunun tesliminden sonra kavramsal tasarımlar tamamlanmış ve şematik tasarımlara başlanmıştır. Ön tasarım raporunda belirlenen kavramsal tasarımlara büyük ölçüde sadık kalınarak hazırlanan alt devreler bir araya getirilerek bir bütünün oluşturulması sağlanmıştır. Bant aralığı referans gerilimi ve tam farksal kuvvetlendirici devrelerinin filtre çipinde kullanılabilmesi için sağlamaları gereken isterler göz önünde bulundurularak çalışmalar yürütülmüştür. İsterleri başarmak ve hedeflenene yakın sonuçlar elde etmek amacıyla yapılan iyileştirme çalışmaları en fazla emek harcanan ekip çalışması olmuştur.

Bazı devre iyileştirmeleri hala ilerleme sürecindedir. Raporda tamamlanmış çalışmalara yer verilmiştir ve takımca üzerinde çalıştığımız tasarım iyileştirmeleri kısaca:

- İşlemsel Kuvvetlendirici devresindeki ideal akım kaynağı yerine işlemsel yükselteci bant aralığı referans devresi ile kutuplamak.
- İşlemsel kuvvetlendirici devresindeki kapı terminalleri bant aralığı referans devresi ile üretilen gerilimlerle kutuplanmakta ve tasarlanan işlemsel kuvvetlendirici devresi düzgün çalışmaktadır. Ancak filtre devresindeki yükselteçler bant aralığı referans devresi ile kutuplandığında sorun çıkmaktadır. Burada iyileştirmelere devam etmekteyiz.
- Filtre çipi devresinin IIP3 ve IRN ve P1dB gibi tasarım isterlerinin test benchleri üzerinde çalışmaktayız. Önümüzdeki kısa vadeli amaçlarımızdan biri bu isterleri ölçecek test ortamlarını oluşturmak ve devreleri test etmektir.
- Bant aralığı referans devresinin tasarım özelliklerinin geliştirilmesi üzerine çalışmaktayız.




BANT ARALIĞI REFERANS DEVRESİ

Bant aralığı referans devresi, sıcaklık ile doğru orantılı PTAT ve sıcaklık ile ters orantılı CTAT olmak üzere iki farklı referansın farklı katsayılarla toplanması ile oluşan ve neredeyse sıcaklık ile değişmeyen referans gerilimini üretmek için kullanılır. PTAT ve CTAT'in değişimleri ve eğimleri birbiriyle eşit değildir bu eşitliği tam olarak sağlamak için r_1 ve r_2 dirençlerinin istenilen istenilen doğrultusunda ayarlanması gerekir. Burada kararlılık için en önemli nokta PTAT ve CTAT'in lineer olarak artıp azalması ve eğimlerinin birbirine eşit olması gerekir. Bu şekilde kararlı bir bant aralığı devresi elde edilmiş olur.


CTAT referansını üretmek için ileri yönde kutuplanmış yarı iletken diyot kullanılır. İleri yönde kutuplanmış diyot üzerinde düşen gerilim, artan sıcaklık ile ters orantılı olarak azalan bir eğri gösterir. Azalan gerilim CTAT referansı için kullanılır.

PTAT gerilimini üretmek için ise diyot ve direnç kullanılır. Diyot ile direnç ikilisi üzerinde düşen gerilim artan sıcaklık ile sadece diyot üzerinde düşen gerilime göre daha düşük bir eğim ile azalır. Bu eğim farkı PTAT referansı için gereklidir fakat yeterli değildir. Farkı artırmak için PTAT geriliminin elde edildiği direnç ile aynı kolda bulunan diyotların daha büyük modellenmesi gerekmektedir.




Şekil 1.1. Bant Aralığı Referans Devresi Şematiği

Şekil 1.1'de verilen bant aralığı referans devresinde elde edilen sabit referans gerilimi tampon kullanılan gerilim bölücü ile istenilen gerilim değerlerine indirgenmiştir.



İŞLEMSEL KUVVETLENDİRİCİ

Filtre chipinde kullanılan işlemsel yükselteç topolojisi olarak ön tasarım raporunda sunulan katlanmış kaskod topolojisi kullanılmıştır. Yükselteç devresi, ön tasarımda belirtilen yöntemle tasarlanmıştır. Devre şematiği Xschem programında çizilip DC analizleri yapılmıştır. Yapılan DC analizin ardından diğer analizler için test ortamı kurulmuş ve yine Xschem ve NGSpice programları kullanılarak devre test edilmiştir.



Şekil 1.1. Filtre Devresinde Kullanılan İşlemsel Yükselteç Devresi Şematiği

Şematiği Şekil 1.1'de verilen işlemsel kuvvetlendirici devresi, ilk etapta tek çıkışlı olarak tasarlanmıştır. İşlemsel kuvvetlendiriciyi tek çıkışlı olarak tasarlarken M15 ve M16 transistörlerinin kapı terminali, bir gerilim değeri ile kutuplanmamış M13 transistörünün savak terminaline bağlanmıştır.

$$A_v = g_{m1} [(g_{m12} r_{o12} (r_{o2} // r_{o10})) // g_{m14} r_{o14} r_{o16}] [g_{m6} (r_{o6} // r_{o5})] \quad (1)$$

$$f_t = \frac{g_{m1}}{2 \cdot \pi \cdot C_L}$$

(2)

Tasarıma Denklem-2 kullanılarak bant genişliği belirlenerek başlanmıştır. Devrenin çok güç tüketmesinin önüne geçmek için farksal çiftin geçirgenlikleri ($g_{m1} - g_{m2}$) olması gereken değerden biraz daha düşük seçilmiştir ve gerekli bant genişliği, devrenin birinci kutbundan ikinci kutbuna geçiş arasına bir sıfır eklenerek sağlanmıştır. İstenilen faz marjını elde etmek için devrenin çıkış katı olan M6 transistörünün geçirgenliği artırılmıştır. Devredeki transistörlerin yüksek geçirgenliğe sahip olması gerektiğinden devre 2.1mA değerinde akımla kutuplanmış ve transistörler yüksek boyutlarda çizilmiştir.

Devrenin kazancı Denklem-1 aracılığıyla hesaplanmıştır, kaskod yapının direnci veya çıkış katının direnci transistörlerin kanal uzunluklarının artmasıyla artırılabilir ancak, artan kanal uzunluğu oluşan

parasitik kapasite değerlerini arttıracak için faz marjını ve bant genişliğini olumsuz etkileyecektir. Tasarım aşamasındaki bu ödünleşim tasarımın zor kısımlarından birini oluşturmuştur.

Devrenin giriş ve çıkış transistörlerinin geçirgenlik değerleri ve diğer devre parametreleri Tablo 1.1’de verilmiştir. Bir önceki paragrafta belirtildiği gibi 2GHz kazanç-bant genişliği çarpımını elde edebilmek için giriş transistörlerinin geçirgenliklerinin ($g_{m1,2}$) yüksek olması gerekmektedir. Yüksek geçirgenlik ise Denklem-3’ten görüldüğü gibi yüksek akım gerektirmesinin yanı sıra kapı-kaynak arası gerilimin düşük olması ile sağlanabilmektedir. Bu yüzden transistörler büyük çizilmiştir.

$$g_m = \frac{2.I_D}{V_{ov}}$$


(3)

Yeterli faz marjı sağlamak için çıkış transistörünün geçirgenliğini arttırmak faz marjı için tasarımcıya yardımcı olmaktadır. Yani, çıkış katının akımını arttırmak kararlılık için oldukça faydalı bir yöntemdir [2].

Tablo 1.1. Tasarlanan Devrenin Tasarım Parametreleri


M1-M2	5x30 μ m/0.18 μ m	M11-M12	3x25 μ m/0.35 μ m
M3	4x11 μ m/0.15 μ m	M13-M14	4x25 μ m/0.2 μ m
M4	5x10 μ m/0.15 μ m	M15-M16	4x25 μ m/0.2 μ m
M5-M17	5x25 μ m/0.35 μ m	$g_{m1,2}$	21.1 mS
M6-M18	11x29 μ m/0.2 μ m	$g_{m6,18}$	51.1 mS
M9-M10	3x26 μ m/0.35 μ m	Cc	4.195 pF
V_{cm1}	0.3 V	V_{cm3}	0.6719 V
V_{cm2}	0.9 V	I_{bias}	2.1 mA

Tam farksal yükselteç tasarıma şematiği Şekil 1.2’de verilen tek çıkışlı yükselteç tasarımı ile başlandığı daha önce de belirtilmişti. M11-M12 ve M13-M14 transistörlerinin kapı terminali ideal gerilim kaynağı ile kutuplanmıştır. Tasarım tamamlandıktan M15-M16 transistörlerinin kapı terminali ile M13 transistörünün savak terminali arasındaki bağlantı kaldırılmış ve M13 transistörünün savak terminalindeki gerilim bant aralığı referans gerilim devresi tarafından üretilmiştir. V_{cm2} ve V_{cm1} gerilimleri de bant aralığı referans devresi tarafından üretilmiştir ve M11-12, M13-14, M15-16 transistörlerinin kapı terminalleri bu devre ile kutuplanmıştır.



Şekil 1.2. Filtre Devresinde Kullanılan İşlemsel Yükselteç Devresi Şematiği [4]


Şekil 1.2’de verilen devre ile bu devrenin tam farksal hali arasında C_c kapasitesinin değeri haricinde bir fark bulunmamaktadır. Yani, tüm transistor boyutları ve kutuplama gerilimleri aynıdır. Sadece, tam farksal yükselteçte, devreye ikinci bir çıkış eklenmiştir (M17-M18). C_c kapasitesi yaklaşık 2.8 pF değerindedir.



Şekil 1.3. Tek Çıkışlı İşlemsel Yükseltecin Benzetim Sonucu


Tek çıkışlı işlemsel yükseltecin DC kazancı 65dB, 2.8 pF C_c değerinde ve 2pF kapasitif yükte kazanç-bant genişliği çarpımı 2GHz ve faz marjı 60.5° olarak ölçülmüştür. Tek çıkışlı devrenin benzetim sonucu Şekil 1.3’te verilmiştir. Benzetim sonucuna göre devre tam farksal hale getirildiğinde kazancın 71 dB olması beklenmektedir.

Şekil 1.1'deki tam farksal devre belirtilen tasarım aşamaları ile tasarlanmıştır ve Şekil 1.4'te verilen test ortamında test edilmiştir. Tasarlanan devre filtrede kapalı döngü konfigürasyonunda kullanılacağı için böyle bir test ortamı kurulmuştur. Yükseltecin çıkışları gerilim kontrollü gerilim kaynağına bağlıdır ve gerilim kontrollü gerilim kaynağına 2pF yük bağlanmıştır. Böylece, farksal çıkış tek çıkışa düşürülmüştür.



Şekil 1.4. Tam Farksal İşlemsel Yükselteç İçin Kurulan Test Ortamı

Tam farksal yükseltecin benzetimi yapılmıştır. Tasarlanan devrenin benzetim sonucu Şekil 1.5'te verilmektedir. Benzetim ile 65dB DC kazanç, 4.195pF C_c değerinde ve 2pF kapasitif yükte kazanç-bant genişliği çarpımı 4.3GHz ve faz marjı 74° olarak ölçülmüştür.




Şekil 1.5. Tam Farksal İşlemsel Yükseltecin Benzetim Sonucu

DC kazancın tam farksal devrede 65 dB çıkmasının nedeni olarak test ortamı kurulumunda gözden kaçan bir hata olabileceği düşünülmektedir. Normal şartlar altında tam farksal yükselteçten elde edilen kazancın, tek çıkışlı olanından 6dB fazla olması beklenmektedir.


FİLTRE DEVRESİ

Dördüncü dereceden bir alçak geçiren filtre yapmak için iki tane işlemsel yükselteç Şekil 2.1'deki gibi kullanılmıştır. Kullanılan işlemsel yükselteçler, bant aralığı referans devresi ile üretilen gerilimlerle kutuplandırıldığında filtrede istenilen cevaplar elde edilemediğinden ideal gerilim kaynakları ile kutuplanmıştır.



Şekil 2.1. Filtre Devresi Şematiği


Şekil 2.1'de tasarlanan filtre devresinin ilk katı görülmektedir. R_3/R_1 direnç oranları ile filtre devresinin kazancı elde edilirken R_2 direnci ve C_2 kapasitesi filtrenin kesim frekansını belirlemede kullanılmaktadır. Ayrıca C_1+C_1' ile gösterilen kapasite ise filtrenin zayıflatma oranını ayarlama da kullanılmıştır. Şekil 1.2'deki devreye aynısından bir tane daha kaskad yapılarak dördüncü dereceden bir filtre elde edilmektedir.



Şekil 2.2. İkinci Dereceli Çoklu Geri Beslemeli Alçak Geçiren Tam Farksal Filtre


Şekil 2.1'de verilen devrenin şematiği Xschem programında çizilmiştir. Filtre devresinde yükselteç olarak tasarlanan işlemsel kuvvetlendirici devresi kullanılmıştır. Filtre girişlerine AC gerilim uygulanarak çıkış düğümleri gözlemlenmiştir. İki farklı kesim frekansı pasif devre elemanların değerleri değiştirilerek elde edilmiştir.

Filtrenin DC kazancı R_3 direncinin R_1 direncine oranı ile elde edilmektedir. 10 dB DC kazanç, R_3/R_1 oranı 3.16 iken elde edilebilmektedir. Ancak, R_3/R_1 oranı 3.16 iken tasarlanan devrede yükselteçlerin DC çalışma noktaları bozulduğu için 10 dB kazanç elde edilememiştir. Bunun yerine tek çıkıştan 1.95 dB elde edilmiştir ki bu tamamen farksal filtre devresinde 7.95 dB kazanç anlamına gelmektedir.



Şekil 2.3. Tasarlanan Filtrenin Bode Grafiği (Kesim Frekansı = 20 MHz)

R3/R1 oranı 2.5 iken tek çıkışta 1.95 dB elde edilmiştir ve R2=800Ω ve C2=0.17pF iken 20MHz kesim frekansına sahip devrenin benzetim sonucu Şekil 2.3’de verilmiştir. Kesim frekansının 10 katı uzaklığındaki frekansta zayıflatma oranı isterini sağlayabilmek için C1 kapasitesinin değeri 15pF gibi büyük bir değer seçilmiştir.



Şekil 2.4. Tasarlanan Filtrenin Bode Grafiği (Kesim Frekansı = 10 MHz)

R2=800Ω ve C2=0.58pF iken 10MHz kesim frekansına sahip devrenin benzetim sonucu Şekil 2.4’de verilmiştir. Kesim frekansının 10 katı uzaklığındaki frekansta zayıflatma oranı isterini sağlayabilmek için C1 kapasitesinin değeri yine aynı değerde (15pF) kullanılmıştır.

Tablo 2.1. Farklı Kesim Frekanslarındaki Pasif Devre Elemanların Değerleri


10 MHZ		20 MHZ	
R1-R1'	10k Ω	R1-R1'	10k Ω
R2-R2'	800 Ω	R2-R2'	800 Ω
R3-R3'	25k Ω	R3-R3'	25k Ω
C1+C1'	15pF	C1+C1'	15pF
C2-C2'	0.58pF	C2-C2'	0.17pF

Tasarlanan filtrenin kesim frekansı C2-C2' kapasite değerlerinin değiştirilmesi ile ayarlandığı Tablo 2.1'de gösterilmiştir. 10 ve 20 MHz kesim frekanslarında tüm devre elemanlarının değerleri aynı iken geri besleme kapasitörünün değerindeki değişiklik kesim frekansını belirlemektedir.



ÇİP TASARIM AKIŞI


Bant aralığı referans gerilimi devresi ve tam farksal kuvvetlendirici devresi tasarımında XSCHEM programından faydalanılmıştır. Bu iki alt devrenin tasarımı Skywater130 teknolojisi ile yapılırken eş zamanlı olarak ideal tam farksal kuvvetlendirici devresi ile filtre devresinin tasarım süreci yürütülmüştür. Tam farksal kuvvetlendirici devresi tasarımı belli bir seviyeye geldikten sonra sembolü de oluşturularak ideal kuvvetlendiricinin yerine filtre devresinde kullanılmış ve filtre devresi tasarımına bu şekilde devam edilmiştir. Devrelerin simülasyonlarının yapılmasında ise NGSPICE programından faydalanılmıştır.



TAKIM ORGANİZASYONU

İsim	Üniversite	Bölüm	Durum
Enes Sağlıcan	GTÜ	Elektronik Mühendisliği	YL 1. Sınıf
Ömer Faruk Yurtseven	GTÜ	Elektronik Mühendisliği	4.Sınıf
Abdullah Bayram	GTÜ	Elektronik Mühendisliği	4.Sınıf
Muhammet Enes Yanık	GTÜ	Elektronik Mühendisliği	2.Sınıf

İŞ PLANI TABLOSU



KAYNAKÇA

[1] Lahiani, S., Salem, S. B., Daoud, H., & Loulou, M. (2017). dB-linear variable gain amplifier design in 0.18 μm process with optimization. Asian Journal of Applied Sciences, 10, 151-158.

[2] Sansen W.M.C., Analog Design Essentials, Springer, The Netherlands, 2008.

[3] Sarangi, S., Tripathy, D., Mahapatra, S., & Rout, S. "A Power and Area Efficient CMOS Bandgap Reference Circuit with an Integrated Voltage-Reference Branch", Intl. Conference Modelling, Simulation & Intelligent Computing, Jan 2020.

[4] B. HERNES, and W. SANSSEN, "Distortion in Single-, Two- and Three-Stage Amplifiers," IEEE Trans. Circ. Sys. I, vol. 52, pp. 846-856, May 2005.

