






معماری کامپیوتر

جلسه بیستویکم: واحد کنترل (Control Unit)-۴

طراحی توالی گر در واحد کنترل



- بهمنظور اعمال الگوریتم نیومن در اجرای دستورات
 - نیاز به اجرای ترتیبی در سختافزار داریم
- نیاز به طراحی واحد سختافزاری با هدف ایجاد توالی؛ توالی گر (sequencer)
- در هر زمان، طبق روال مشخص یکی از مراحل فعال و سایرین غیرفعال باشند



مجموعه دستورالعملها در کامپیوتر پایه



• قالب دستورالعمل

| 15 | 14 12 | 11 | 0 |
|--------|--------|------------------|---|
| · I | OPCODE | · MEMORY ADDRESS | |

• تعداد دستورات حافظهای

• هفت دستور با آدرسدهی مستقیم و هفت دستور با آدرسدهی غیرمستقیم

| 15 | 14 | 12 | 11 | | 0 |
|--------|----|-----|----------|--------------------|---|
| 0 | 1 | 1-1 | . | REGISTER OPERATION | |

• تعداد دستورات ثباتی

- دوازده دستور به تعداد بیتهای آدرس (هربار یکی از بیتهای آدرس یک باشد)
- چون تعداد ثباتها محدود است، از بخش آدرس بهعنوان کدعملیاتی استفاده می کنیم

| _ | 15 | 14 | | · 12 | 11 | 0 |
|---|----|----|---|------|----|------------------------|
| | 1 | 1 | 1 | 1 | | INPUT/OUTPUT OPERATION |

• دستورات ورودی خروجی

• دوازده بیت برای تعیین پورت



| | Symbol | Hex code | Description |
|----------|--------|----------|--|
| | AND | 0 or 8 | AND M to AC |
| | ADD | 1 or 9 | Add M to AC, carry to E |
| | LDA | 2 or A | Load AC from M |
| Memory | STA | 3 or B | Store AC in M |
| • | BUN | 4 or C | Branch unconditionally to m |
| | BSA | 5 or D | Save return address in m and branch to m+1 |
| | ISZ | 6 or E | Increment M and skip if zero |
| | CLA | 7800 | Clear AC |
| | CLE | 7400 | Clear E |
| | CMA | 7200 | Complement AC |
| | CME | 7100 | Complement E |
| | CIR | 7080 | Circulate right E and AC |
| Register | CIL | 7040 | Circulate left E and AC |
| Register | INC | 7020 | Increment AC, carry to E |
| | SPA | 7010 | Skip if AC is positive |
| | SNA | 7008 | Skip if AC is negative |
| | SZA | 7004 | Skip if AC is zero |
| | SZE | 7002 | Skip if E is zero |
| | HLT | 7001 | Halt computer |
| | INP | F800 | Input information and clear flag |
| | OUT | F400 | Output information and clear flag |
| I/O | SKI | F200 | Skip if input flag is on |
| 1/0 | SKO | F100 | Skip if output flag is on |
| | ION | F080 | Turn interrupt on |
| | IOF | F040 | Turn interrupt off |



- دستورات قابل اجرا به چهار دسته قابل تقسیم میباشند:
 - دستورات عملیاتی (Functional Instructions)
 - محاسبات، منطق، عملیات شیفت
 - ADD, AND, CMA, CME, INC, CIL, CIR
 - دستورات انتقال (Transfer Instructions)
 - انتقال بین حافظه اصلی و ثباتها
 - LDA, STA •
 - دستورات کنترلی (Control Instructions)
 - توالی اجرای برنامه و کنترل مانند jumpها
 - دستورات ورودی-خروجی (Input-Output Instructions)
 - ارتباط با دستگاههای ورودی اخروجی

طراحي واحد كنترل



• میدانیم در کدام مرحله اجرایی هستیم (sequencer) پس باید عملیات آن مرحله را بسازیم

• چه ثباتهایی فعال میشوند (مدیریت باس با MUX)

• نحوه ارتباط ثباتها با یکدیگر، حافظه و ALU


• شیوه فعال شدن ورودیهای load و ... ثباتها



- پیادهسازی چرخه اجرای دستورالعملها (روش استفاده از Microinstructions)
 - Microinstruction (ريزدستورالعمل):
 - دستوری که جریان داده را کنترل میکند
 - هر دستور برای اجرا، به دنبالهای از ریزدستورات تقسیم می شود
 - فرمت ريزدستورالعمل: R ← operation :شرط
 - در صورت برآورده شدن شرط، عملیات را انجام بده و حاصل را در ثبات R بریز
 - در این روش، شرط را براساس مراحل الگوریتم نیومن تنظیم می کنیم




۱- مرحله Instruction Fetch



T0: $AR \leftarrow PC \cdot$



T1: $IR \leftarrow M[AR]$, PC++ •





۲- مرحله Decode

- كدگشايي بيتهاي ۱۲ الي ۱۴ دستورالعمل
- تعیین نوع آدرسدهی با بیت ۱۵ دستورالعمل
- قرار دادن بیتهای الی ۱۱ در AR جهت استخراج داده

T2: D0:D7 \leftarrow Decode IR(12:14),AR \leftarrow IR(0:11), I \leftarrow IR(15)



٣- مرحله خواندن عملوندها


- مرحله خواندن عملوند مخصوص دستورات حافظهای است
 - دستورات ثباتی و ورودی و خروجی این مرحله را ندارند

۴- مرحله Execute

- براساس بیت D7 مرحله دوم، نوع دستور مشخص شده و اجرا می گردد
 - برای دستورات مختلف، ریزدستورالعملهای متفاوت داریم
 - توالی گر پس این مرحله ریست می شود



• در مراحل ۳ و ۴ داریم:






- در دستورات ثباتی و I/O، مراحل ۳ و ۴ در یک کلاک اجرا میشوند
 - نیاز به واکشی عملوندها نمیباشد
- در دستورات حافظهای، مراحل ۳ و ۴ در بیش از یک کلاک اجرا میشوند
 - چرخه ۴ مرحلهای شرح داده شده ← مرحلهای شرح
 - Machine cycle: کلاک پردازنده


فلوچارت مراحل چرخه دستورالعمل





واحد كنترل كامپيوتر پايه







- در دستورات ثباتی باید شرط $D_7 I' T_3$ برقرار باشد ullet
- در دستورات بیان شده علاوه برشرط بالا باید یکی از بیتهای بخش عملوند هم یک بود
 - مثلا در دستور CLA داریم: CLA داریم: O₇I'T₃B[11]:AC←0

```
SC ← 0
CLA
           rB<sub>11</sub>:
                                 AC \leftarrow 0
CLE
           rB<sub>10</sub>:
                                 \mathsf{E} \leftarrow \mathsf{0}
CMA
           rB<sub>9</sub>:
                                 AC ← AC'
CME
           rB<sub>8</sub>:
                                 E ← E'
CIR
                                AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)
           rB<sub>7</sub>:
CIL
           rB<sub>6</sub>:
                                 AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)
INC
           rB<sub>5</sub>:
                                 AC \leftarrow AC + 1
SPA
           rB₄:
                                 if (AC(15) = 0) then (PC \leftarrow PC+1)
SNA
           rB_3:
                                 if (AC(15) = 1) then (PC \leftarrow PC+1)
SZA
           rB<sub>2</sub>:
                                 if (AC = 0) then (PC \leftarrow PC+1)
SZE
           rB₁:
                                 if (E = 0) then (PC \leftarrow PC+1)
HLT
                                 S \leftarrow 0 (S is a start-stop flip-flop)
           rB<sub>∩</sub>:
```



- در دستورات حافظهای، یکی از خروجیهای D_0 تا D_6 یک است
 - اجرای برخی دستورات حافظهای بیش از یک کلاک نیاز دارد
 - (چرا این مرحله لازم است؟) D_0T_4 : DR \leftarrow M[AR]
 - D_0T_5 : AC \leftarrow AC & DR,Sc \leftarrow 0 •

| Symbol | Operation Decoder | Symbolic Description |
|--------|----------------------|---|
| AND | D_0 | $AC \leftarrow AC \land M[AR]$ |
| ADD | D₁ | $AC \leftarrow AC + M[AR], E \leftarrow C_{out}$ |
| LDA | D_2 | AC ← M[AR] |
| STA | D_3^{r} | M[AR] ← AC |
| BUN | D_4° | PC ← AR |
| BSA | D_{5}^{T} | $M[AR] \leftarrow PC, PC \leftarrow AR + 1$ |
| ISZ | D_6° | $M[AR] \leftarrow M[AR] + 1$, if $M[AR] + 1 = 0$ then $PC \leftarrow PC+1$ |




| Symbol | Operation Decoder | Symbolic Description |
|--------|----------------------|---|
| AND | D_0 | $AC \leftarrow AC \land M[AR]$ |
| ADD | D₁ | $AC \leftarrow AC + M[AR], E \leftarrow C_{out}$ |
| LDA | $D_2^{'}$ | $AC \leftarrow M[AR]$ |
| STA | D_3^{T} | M[AR] ← AC |
| BUN | D_4° | $PC \leftarrow AR$ |
| BSA | D_5^{T} | $M[AR] \leftarrow PC, PC \leftarrow AR + 1$ |
| ISZ | $D_{6}^{"}$ | $M[AR] \leftarrow M[AR] + 1$, if $M[AR] + 1 = 0$ then $PC \leftarrow PC+1$ |

- بارگذاری (load) ثبات AC از طریق DR انجام می شود
 - D_2T_4 : DR \leftarrow M[AR] •
 - D_2T_5 : AC \leftarrow DR, Sc \leftarrow 0
 - دستورالعمل ISZ
 - D_6T_4 : DR \leftarrow M[AR] •
 - D_6T_5 : DR \leftarrow DR+1 •
- D_6T_6 : M[AR]=DR, if (DR=0) then PC \leftarrow PC+1, Sc \leftarrow 0 •

واحد كنترل كامپيوتر پايه



- در انتها براساس ریزدستورات، پایههای متصل به باس را برنامهریزی می کنیم
 - مثلا همه زمانهایی که AR مقداردهی میشود را باهم OR میکنیم
 - نتیجه این OR را به پایه load ثبات AR روی باس میدهیم



- $LD[AR] \leftarrow R'T_0 + R'T_2 + D_7'IT_3 \bullet$ $AR \leftarrow PC, AR \leftarrow IR(0-11), AR \leftarrow M[AR]$
 - $CLR[AR] \leftarrow RT_0 \cdot$
 - $INR[AR] \leftarrow D_5T_4 \cdot$