مدارهاي منطقي

پاییز ۱۴۰۳ استاد: دکتر صدیقی، دکتر صاحبالزمانی تدریس یاران: رضا آدینه پور، مرتضی عادلخانی



پاسخنامه تمرین چهارم مدارهای ترکیبی، تأخیر و محاسبات و مدارهای ترتیبی مهلت ارسال: ۲۹ آبان

- مهلت ارسال پاسخ تا ساعت ۲۳:۵۹ روز مشخص شده است. برای انجام تمرین زمان کافی اختصاص داده شده است. انجام
 آن را به هیچوجه به روزهای پایانی موکول نکنید.
- سوالات خود را از طریق ایمیلهای adinepour@aut.ac.ir و madelkhani@aut.ac.ir و یا در کلاس حل تمرین از تدریسیاران بپرسید.
 - صرفا تمارین آپلود شده در سامانه courses تصحیح می شوند.
 - حتما در نامگذاری فایلهای آپلودی خود از قالب $\{HWx\}_{STD_Number}_{Name}$ تبعیت کنید.
- پاسخهای ارسالی منحصراً باید حاصل تلاشهای فردی شما باشد. در صورت استفاده از منابع خارجی یا همفکری، حتماً این موارد را ذکر کنید.
 - در صورت مشاهده هرگونه تقلب، نمره ۳ سری تمرین برای تمام افراد شرکتکننده، صفر لحاظ خواهد شد.

سوالات اصلی (۹۰ نمره)

۱. (۱۰ نمره)

حل.


(الف) زمانی که فعالساز پایین است. چون در latch ها زمانی که سیگنال enable پایین است، دادهها در latch ذخیره می شوند و ثابت باقی می مانند. این به این معناست که latch هنگامی که فعالساز پایین است، دیگر تغییرات جدید داده را نمی پذیرد و داده های موجود در آن ثابت باقی می مانند. اگر سیگنال فعالساز بالا باشد، داده ها می توانند تغییر کنند.

بنابراین، در زمانی که فعالساز پایین است، دادهها باید ثابت باقی بمانند و این گزینه صحیح است.


(ب) گزینههای ۱ و ۳

۲. (۱۰ نمره)

حا




شکل ۱: مدار طراحی شده برای سوال ۲



شکل ۲: نمودار زمانی سوال ۳

٣٠. (٣٠ نمره)حل.


۴. (۳۰ نمره) حل.



شکل ۳: مدار طراحی شده برای سوال ۴


نمره) .۵ $A=a_7a_7a_7a_7$. $B=b_7b_7b_7b_7$. حل. $A=a_7a_7a_7a_7a_7$ بنابراین برای نمایش A و B در سیستم مکمل ۲ به ۴ بیت نیاز داریم. $A,B\in[-\Lambda,V]$

```
بیت نیاز است X = A - B \in [-10, 10] به ۵ بیت نیاز است |X| = |A - B| \in [\cdot, 10] به ۵ بیت نیاز داریم x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1 \to X < \cdot بنابر این محاسبه می شود: x_* = 1
```



شکل ۴: مدار طراحی شده برای سوال ۵

(۴۵ نمره) حا.



شكل ۵: نمودار زماني سوال ۶


(الف) ۲۰ نانوثانیه

- (ب) ۴۰ نانوثانیه
- (ج) ۲۰ نانوثانیه
- (د) ۲۰ نانوثانیه
- (ر) ۴۰ نانوثانیه

۷. (۳۰ نمره)

حل.

NAND و S' و S' و S' به Si و NOR Only SR Latch و رودیهای NOR Only SR Latch و S' به عنوان ورودیهای Only SR Latch نمودارهای خروجی یکسان می شوند.



شكل 6: نمودار زماني سوال ٧

۸. (۲۰ نمره) حل.

$$s_i=a_i\oplus b_i\oplus E_1'c_i\oplus E_1E_0a_ib_i$$
 and $c_{i+1}=(E_0\oplus a_i)b_i+(E_0\oplus a_i)c_i+b_ic_i$

E_1	E_0	s_i	c_{i+1}
0	0	$s_i = a_i \oplus b_i \oplus c_i$	$c_{i+1} = a_i b_i + a_i c_i + b_i c_i$
0	1	$s_i = a_i \oplus b_i \oplus c_i$	$c_{i+1} = a_i'b_i + a_i'c_i + b_ic_i$
1	0	$s_i = a_i \oplus b_i$	$c_{i+1} = a_i b_i + a_i c_i + b_i c_i$
1	1	$s_i = a_i \oplus b_i \oplus a_i b_i$	$c_{i+1} = a_i'b_i + a_i'c_i + b_ic_i$


(b)

(a)

E_1	E_0	Function
0	0	Add(A+B)
0	1	Sub (A - B)
1	0	$XOR (A \oplus B)$
1	1	OR(A+B)


سوالات امتیازی (۴۰ نمره)

۱. (۵۰ نمره)
 حل.



شكل ٧: مدار طراحي شده سوال امتيازي ١

A=1 تا B=1 و ۱۱۱۱۱۱۱۱ و ورودی A=1 و ۱۱۱۱۱۱۱۱ و تا B=1 در شکل زیر نمودار خروجی را بهازای دو ورودی B=1 را نشان می دهد.



شکل ۸: شکل موج خروجی مدار طراحی شده