

مدارهاي منطقي



اساتید: دکتر مهدی صدیقی، دکتر مرتضی صاحبالزمانی دانشکده مهندسی کامپیوتر تدریس یاران: رضا آدینهپور، مرتضی عادل خانی

دانشگاه صنعتی امیرکبیر

مهلت ارسال:

مدارهای ترکیبی، تأخیر و محاسبات و مدارهای ترتیبی

تمرین چهارم

- مهلت ارسال پاسخ تا ساعت ۲۳:۵۹روز مشخص شده است. برای انجام تمرین زمان کافی اختصاص داده شده است.
 - انجام آن را به هیچوجه به روزهای پایانی موکول نکنید.
- سوالات خود را از طریق ایمیلهای <u>adinepour@aut.ac.ir</u> و <u>madelkhani@aut.ac.ir</u> و یا در کلاس حل تمرین از تدریس یاران بپرسید.
 - صرفا تمارین آپلود شده در سامانه courses تصحیح میشوند.
 - حتما در نام گذاری فایلهای آپلودی خود از قالب {HWx}_{STD_Number}_{Name} تبعیت کنید.
- پاسخهای ارسالی منحصراً باید حاصل تلاشهای فردی شما باشد. در صورت استفاده از منابع خارجی یا هم فکری، حتماً این موارد را ذکر کنید.
 - در صورت مشاهده **هرگونه تقلب**، نمره ۳ سری تمرین برای تمام افراد شرکت کننده، **صفر** لحاظ خواهد شد.

سوالات اختياري

- ۱. تابع بولی $x_0 + x_1 \overline{x_2 x_3} + x_3$ را یکبار با استفاده از یک مالتی پلکسر ۸ به ۱ و بار دیگر با استفاده از مالتی پلکسر ۲ به ۱ طراحی نمایید.
- ۲. تنها با استفاده از گیتهای سه حالت (tri-state)، AND دو ورودی، OR دو ورودی، دیکودرهای ۲ به ۴ و معکوس کننده ها یک مالتی پلکسر ۴ به ۱ طراحی کنید.
- ۳. یک مالتی پلکسر ۸ به ۱ با ورودیهای A ه B و C را به ترتیب به ورودیهای انتخاب S1 ، S2 و S3 متصل کردهایم. ورودیهای داده از S1 تا S3 به صورت زیر تنظیم شدهاند:
 - $I_1 = I_2 = I_7 = 0$
 - $I_3 = I_5 = 1$
 - $I_0 = I_4 = D$
 - $I_6 = D$

تابع بولیای که این مالتی پلکسر پیادهسازی می کند را تعیین کرده و ساختار آن را رسم کنید.

سوالات اصلي

. بهترین پاسخ یا پاسخها را از میان گزینهها انتخاب کنید. برای دریافت امتیاز هر سوال باید تمام پاسخهای درست بدون انتخاب هیچ پاسخ نادرستی انتخاب شوند و دلیل انتخاب هم ذکر شود.


الف) هنگام استفاده از D latch با سیگنال فعال ساز (enable) برای عملکرد صحیح، دادهها باید در ___ ثابت باقی بمانند.

- ۱) برای مدت کوتاهی قبل از لبه صعودی فعالسازی
- ۲) برای مدت کوتاهی در اطراف لبه نزولی فعالسازی
 - ۳) زمانی که فعالسازی بالا است
 - ۴) زمانی که فعالسازی پایین است


ب) فرض کنید شما یک مقدار X را که به صورت عدد γ بیتی بدون علامت ذخیره شده است، منفی می کنید (علامت آن را تغییر می دهید) و آن مقدار را به صورت عدد γ بیتی در مکمل γ ذخیره می کنید. کدام یک از گزینه های زیر درست است؟

- ۱) دقیقاً یک مقدار X وجود دارد که نمی تواند به صورت عدد Y بیتی در مکمل Y نمایش داده شود.
 - ۲) بیت با بیشترین ارزش در عدد ۷ بیتی در مکمل ۲ همیشه ۱ خواهد بود.
- ۳) بیت با کمترین ارزش در عدد ۷ بیتی در مکمل ۲ همیشه همان کمارزش ترین بیت در X خواهد بود، زمانی که به صورت عدد ۶ بیتی بدون علامت ذخیره شده باشد.
- W=w0w1w2w3) را به مداری طراحی کنید که بتواند در زمان یک شدن سیگنال کنترلی انتقال، یک عدد Y=y0y1y2y3) و یک سیگنال اضافی اندازه یک بیت به راست جابه جا کند. خروجی های مدار باید شامل یک عدد Y=y0y1y2y3) و یک سیگنال اضافی y0=w1 باشند، به طوری که اگرسیگنال کنترلی یک باشد آنگاه y0=w1 باشد، به طوری که اگرسیگنال کنترلی یک باشد آنگاه y=y0 خواهد بود.

go signar is asser as one server input to carr materpreser.




۳. مدار زیر را در نظر بگیرید که هر گیت آن دارای تأخیر tpLH و tpLH ا نانوثانیه است.



تاخیرهای t_{phlc} و t_{phlc} را تحت ترکیب ورودی زیر محاسبه کنید. روند کار خود را روی نمودار زمانبندی نشان دهید. به عبارت دیگر، با توجه به مقادیر ورودیهای زیر تغییر مقدار ورودی C و تأثیر آن (پس از مدت زمانی متناسب با تأخیر) در خروجی Q را نشان دهید.

A=0, B=1, D=1




۴. تنها با استفاده از ماژولهای لیست شده زیر مداری طراحی کنید که دو عدد A بیتی بدون علامت A و A را به عنوان ورودی دریافت کند و یک عدد A بیتی بدون علامت A را به عنوان خروجی تولید کند، به صورتی که اگر A = A خروجی باید A باشد.

به عنوان مثال: اگر (۲۰۱۰) A[2:0] = A[2:0] = A[2:0] باشد، خروجی باید برابر با (۲۰۱۱) A[2:0] = A[2:0] باشد. شما می توانید در طراحی خود از ماژولهای زیر (همچنین از ۰ و ۱ به عنوان ورودی) استفاده کنید:

- گیتهای OR ،AND و XOR (با هر تعداد ورودی)
 - معكوس كنندهها
 - مالتی پلکسر ۱ بیتی ۲ به ۱
 - جمع کننده ۳ بیتی بدون علامت
 - مالتی پلکسر ۴ بیتی ۲ به ۱
 - کدگذار اولویتدار ۸ به ۳

نمره این سوال تا حد زیادی بر اساس کارآیی و وضوح طراحی شما خواهد بود.




A=A. مداری طراحی کنید که مقدار |A-B| را محاسبه کند که A و B اعداد A بیتی علامتدار هستند. برای مثال، اگر A=B باشد، نتیجه به صورت |A-B|=|5-|6| خواهد بود. شما تنها می توانید از تمام جمع کننده ها (یا جمع کننده های چندبیتی) و گیتهای منطقی استفاده کنید. مدار شما باید از ایجاد سرریز جلوگیری کند، به این معنی که مدار را طوری طراحی کنید که نتیجه و عملیات میانی تعداد بیتهای مناسبی را داشته باشند.


۵


¹ Full adder

 $A = a_3 a_2 a_1 a_0, B = b_3 b_2 b_1 b_0$ $A, B \in [-8,7] \rightarrow A, B \text{ require 4 bits in 2C representation.}$ $\checkmark \quad X = A - B \in [-15,15] \text{ requires 5 bits in 2C. Thus, we need to zero-extend } A \text{ and } B.$ $\checkmark \quad |X| = |A - B| \in [0,15] \text{ requires 5 bits in 2C. Thus, the second operation } 0 \pm X \text{ only requires 5 bits.}$ $^{\circ} \quad \text{If } x_4 = 1 \rightarrow X < 0 \rightarrow \text{we do } 0 - X.$ $^{\circ} \quad \text{If } x_4 = 0 \rightarrow X \ge 0 \rightarrow \text{we do } 0 + X.$ $\checkmark \quad R = |A - B| \in [0,15] \text{ requires 5 bits in 2C. Note that the MSB is always 0.}$



به سوالات بعدی پاسخ دهید. فرض کنید هر D-Latch با سیگنال فعالسازی C تکمیل کنید و به سوالات بعدی پاسخ دهید. فرض کنید هر گیت دارای تأخیر ۱۰ نانوثانیه (tPLL) است و هر تقسیمبندی روی نمودار ۱۰ نانوثانیه میباشد.





الف) حداقل زمانی که ورودی C باید فعال باشد (در حالی که ورودی D ثابت باقی بماند) را برای اطمینان از عملکرد درست Latch تعیین کنید.

20ns

ب) setup time را برای Latch تعیین کنید.

40ns

ج) زمان hold time را برای Latch تعیین کنید.

20ns


د) زمان (tPLH(C→Q براى Latch را تعيين كنيد.


20ns

ر) زمان (tPHL(D→Q برای Latch را تعیین کنید.

40ns

 V . خروجی و نمودار زمانی پیادهسازی NOR و NAND از یک لچ SR را برای سیگنالهای ورودی نشان داده شده در شکل موج زیر با در صرفنظر کردن از تأخیر گیتها را رسم کنید.






. سوال ۴.۴۵ واقع در صفحه ۱۲۲ کتاب مرجع درس مدارهای منطقی را حل کرده و پاسخ آن را بنویسید. Λ

سوالات امتيازي

۱. جمع کننده ی Carry Select به عنوان نوعی مدار جمع کننده است که به جای اینکه محاسبه ی رقم نقلی به صورت متوالی از یک بیت به بیت بعدی انجام شود، عملیات به بخشهای کوچکتری تقسیم شده و برای هر بخش جمع با هر دو حالت ممکن رقم نقلی ورودی (۰ و ۱) به طور موازی محاسبه می شود. در این حالت نیازی نیست که صبر شود تا بیت نقلی ورودی از طبقه قبل برسد تا عمل جمع انجام شود. پس از محاسبه دو مقدار ممکن جمع، با استفاده از یک مالتی پلکسر و بیت نقلی ورودی (که اکنون مقدار آن در طبقه قبل محاسبه شده و به این طبقه رسیده) حاصل جمع صحیح انتخاب می شود.


با توجه به توضیحات داده شده، یک جمع کننده ی ۸ بیتی Carry-Select برای اعداد بدون علامت طراحی کنید. این جمع کننده ی ۴ جمع کننده باید به صورت سلسله مراتبی در سطح نمودار شماتیک طراحی شود و شامل ۳ نمونه از ماژول جمع کننده ی بیتی Ripple-Carry باشد. همچنین، لازم است که تعدادی مالتی پلکسر نیز اضافه کنید. در نهایت اطمینان حاصل نمایید که جمع کننده ی ۸ بیتی Carry-Out شما یک Carry-Out نیز داشته باشد تا در صورت نیاز بتوان از آن برای ساخت

یک جمع کننده بزرگتر استفاده کرد. همچنین عملکرد آن را برای جمع دو عدد "۱۱۱۱۱۱۱" و "۰۰۰۰۰۰۰" بررسی کرده نمودار شبیهسازی پاسخ آن را رسم نمایید.



Note: This schematic makes use of *buses* which are bundles of wires represented by a single wire. Also, the multiplexer for the sum is a 2:1 multiplexer that has been arrayed to be a *4-bit* 2:1 multiplexer.

Waveform: A=00000000, B=11111111 to A=00000001, B=11111111



موفق باشيد