

مدارهاي منطقي



دانشكده مهندسي كامپيوتر

اساتید: دکتر مهدی صدیقی، دکتر مرتضی صاحبالزمانی تدریسیاران: رضا آدینهپور، مرتضی عادلخانی

دانشگاه صنعتی امیرکبیر

مهلت ارسال: ۲۷ آذر


طراحی و تحلیل مدارهای ترتیبی و FSM

تمرين ششم

- مهلت ارسال پاسخ تا ساعت ۲۳:۵۹روز مشخص شده است. برای انجام تمرین زمان کافی اختصاص داده شده است.
 - انجام آن را به هیچوجه به روزهای پایانی موکول نکنید.
- سوالات خود را از طریق ایمیلهای <u>adinepour@aut.ac.ir</u> و <u>madelkhani@aut.ac.ir</u> و یا در کلاس حل تمرین از تدریس یاران بپرسید.
 - صرفا تمارین اَپلود شده در سامانه courses تصحیح میشوند.
 - حتما در نام گذاری فایلهای آپلودی خود از قالب {HWx}_{STD_Number}_{Name} تبعیت کنید.
- پاسخهای ارسالی منحصراً باید حاصل تلاشهای فردی شما باشد. در صورت استفاده از منابع خارجی یا هم فکری، حتماً
 این موارد را ذکر کنید.
 - در صورت مشاهده **هرگونه تقلب**، نمره ۳ سری تمرین برای تمام افراد شرکت کننده، **صفر** لحاظ خواهد شد.


سوالات اختياري

- با استقاده از یک فلیپفلاپ D (بدون ورودیهای enable یا reset و همچنین گیتهای استاندارد یک فلیپفلاپ JK بسازید.
 - ۲. نمودار زمانی زیر را با توجه به مدار داده شده تکمیل نمایید. سپس نمودار حالت آن را رسم کنید.



سوالات اصلي

۱. شمارندههای حلقوی، که به آنها Ring Counters نیز گفته می شود، یک نوع شمارنده در مدارهای دیجیتال است که فلیپ فلاپ های مدار آن بهصورت شیفت رجیستر حلقوی به هم وصل هستند. با این ساختار در هر لحظه فقط یکی از فلیپ فلاپها یک و بقیه صفر بوده و با هر کلاک این ۱ در شیفت رجیستر به صورت حلقوی حرکت می کند(به صورت شکل زیر). این نوع از شمارندهها معمولاً در کاربردهایی مانند تولید سیگنالهای زمانی یا کدگذاری توالیها استفاده می شوند.



حال فرض کنید یک شمارنده حلقهای که از \cdot تا ۵۷ میشمارد. این شمارنده دارای 58 فلیپفلاپ D خواهد بود. بود، اما یک شمارنده باینری که از \cdot تا ۵۷ میشمارد دارای 6 فلیپفلاپ D خواهد بود. D و در یک فلیپ فلاپ نوع D، یک بازه کوتاه زمانی پس از لبه بالارونده کلاک وجود دارد که ورودی D باید ثابت باقی بماند، در غیر این صورت فلیپ فلاپ ممکن است به درستی عمل نکند. این بازه کوتاه زمانی D باید ثامیده میشود.

۲. یک فلیپفلاپ جدید از نوع (Set-Reset-Toggle (SRT) با نماد و جدول عملکرد زیر نشان داده شده است:




S	R	T	Function
X	X	1	Toggle (i.e., complement stored value)
1	0	0	Set
0	1	0	Reset
0	0	0	Hold
1	1	0	Hold

کدام یک از موارد زیر معادله ویژگی این فلیپ فلاپ است؟

- $Q^+ = TQ' + T'[Q(S \oplus R) + SR']$
- $Q^+ = (T \bigoplus Q) + S + R'Q$
- $Q^+ = T'Q + T[Q'(S + R') + SR']$
- $Q^+ = TQ' + T'[Q(S + R') + SR']$
- $Q^+ = T + [Q(S + R') + SR']$
- ۳. با توجه به مدار طراحی شده زیر نمودار حالت آن را رسم کنید. در این طراحی فرض کنید حالت اولیه زمانی است که خروجی هر دو فلیپفلاپ برابر با "۰" است. همچنین فقط حالتهایی را که از حالت اولیه قابل دستیابی هستند، در طراحی خود بیاورید و نحوه طراحی خود را به صورت کامل شرح دهید.

Characteristic Equation - \




Top is Dff1, bottom is Dff0


$$\begin{split} D_1 &= Q_1 + A^*! Q_0 \\ D_0 &= A \bigoplus ! Q_0 \\ X &= Q_1^* Q_0 \\ Y &= ! Q_0 \end{split}$$


Next-State Table

Current State	Inputs/N	ext State	Outputs	
Q_1Q_0	A = 0	A = 1	X	Y
00	01	10	0	1
01	00	01	0	0
10	11	10	0	1
11	10	11	1	0




- ۴. مدار ترتیبی شکل زیر را در نظر بگیرید که دارای یک ورودی به نام Y و یک خروجی به نام Y است. الف) نمودار حالت و جدول حالت مدار را به دست آورید.
- ب) تعیین کنید که این مدار یک ماشین میلی (Mealy) یا مور (Moore) است. دلیل انتخاب خود را ذکر کنید. S-R حساس به لبه مثبت ج) نمودار یا جدولی که در قسمت الف به دست آمده را با استفاده از فلیپفلاپهای S-R حساس به لبه مثبت پیاده سازی کنید.







b) Mealy -type


مدار و مدار استفاده از تنها گیتهای OR ، AND و OR ، OR (همچنین استفاده آزاد از حبابها) و فلیپفلاپهای نوع OR ، OR ،







⁹. تعداد حالات را در نمودار انتقال حالت تا حد ممکن با استفاده از روش implication chart کاهش دهید. مراحل روش حل خود را نشان دهید و نمودار حالت کاهشیافته را رسم کنید.





- ۷. یک شمارنده با ورودی کنترلی طراحی کنید به طوری که در زمان یک بودن ورودی کنترلی شمارنده به ترتیب اعداد باینری ۱۰، ۱۰ و ۱۱ را به ترتیب پیمایش کند و این سیکل را تکرار کند. اما در صورتی که ورودی کنترلی صفر باشد شمارنده همان رشته اعداد را به ترتیب از آخر به اول پیمایش کند و این سیکل را تکرار کند. برای این طراحی موارد زیر را در نظر بگیرید:
 - الف) نمودار حالت و جدول حالت را رسم كنيد.
 - ب) شمارنده را با استفاده از فلیپفلاپهای نوع D و گیتهای منطقی پیادهسازی کنید.






- داری و کنید مقادیر زیر برای فرآیندی که استفاده می کنید داده شدهاند (توجه داشته باشید که زمانهای نگهداری و راهاندازی مشخص نشدهاند). فرض کنید قصد دارید این مدار را با فرکانس ۵۰ مگاهرتز کلاک کنید.
- الف) با فرض اینکه شما یک مدار مطمئن میخواهید، بیشترین مقداری که زمان حفظ برای فلیپفلاپ میتواند داشته باشد، چقدر است؟ کار خود را نشان دهید.
- ب) با فرض اینکه شما یک مدار مطمئن میخواهید، بیشترین مقداری که زمان راهاندازی ا برای فلیپفلاپ میتواند داشته باشد، چقدر است؟ کار خود را نشان دهید.
- ج) همان طور که می دانید، هیچ دو رویدادی دقیقاً هم زمان اتفاق نمی افتند. به همین ترتیب، هیچ دو فلیپ فلاپی دقیقاً هم زمان لبه کلاک را نمی بینند. این پدیده به نام «عدم هم زمانی کلاک» شناخته می شود. فرض کنیم که کلاک هایی که به هر دستگاه می روند می توانند حداکثر تا ۱ نانوثانیه از یکدیگر اختلاف داشته باشند. به عبارت دیگر، تنها چیزی که می دانیم این است که هر فلیپ فلاپ لبه صعودی کلاک را در حداکثر ۱ نانوثانیه از زمانی که هر فلیپ فلاپ دیگری لبه صعودی را می بیند، مشاهده خواهد کرد. فرض کنید هیچ اطلاعی از ترتیب مشاهده لبه صعودی کلاک توسط فلیپ فلاپها نداریم.
 - د) بخش «الف» را تحت این فرضیات مجدداً انجام دهید. توضیح مختصری از کار خود ارائه دهید.


Setup Time - '

ر) بخش «ب» را تحت این فرضیات مجدداً انجام دهید. توضیح مختصری از کار خود ارائه دهید.



Flipflop	Min	Max
Clock to Q	2ns	3ns
Set-up time		
Hold time		

Operator	Min	Max
OR / AND	2ns	5ns
NOT	1ns	2ns
XOR	2ns	7ns




a. Assuming you want a reliable circuit, what is the highest value the flip-flop could have for a hold time? Show your work. [4 points]


b. Assuming you want a reliable circuit, what is the highest value the flip-flop could have for a setup time? Show your work. [4 points]

Cik +5
$$\omega$$
 + Cik Delay + Setup time = 20
3 + 12 + Setup time = 20
15 + Setup time = 20
5 ns

(Problem continued on the next page)


9. شکل زیر نشان دهنده یک جمع کننده سریال بیتی برای ۲ ورودی A و B به صورت زیر است که از سه شیفت رجیستر A=1001 بیتی با دسترسی موازی، یک فلیپفلاپ و یک تمام جمع کننده تشکیل شده است. با در نظر گرفتن A=1001 بیتی با دسترسی موازی، یک فلیپفلاپ و یک تمام جمع کننده تشکیل شده است. با در نظر گرفتن B=1110 نمودار زمانی این مدار را تکمیل کنید.





٩

Timing Diagram - \



سوالات امتيازي

۱. شمارنده ۸ بیتی اشباع شونده (Saturating 8-bit Adder) یک نوع شمارنده است که در آن پس از رسیدن به یک مقدار خاص (بیشترین مقدار ممکن برای آن بیتها) دیگر شمارش نمی کند و مقدار آن باقی می ماند. به عبارت دیگر، در شمارنده های معمولی، وقتی شمارنده به حداکثر مقدار خود برسد و یک واحد به آن اضافه شود، باید از ابتدا شروع کند (یعنی به ۰ برگردد). اما در یک شمارنده اشباع شونده، وقتی شمارنده به بیشترین مقدار ممکن (مثلاً ۲۵۵ در یک شمارنده ۸ بیتی) برسد، دیگر افزایش نمی یابد و همان مقدار را حفظ می کند.

برای شمارنده ۸ بیتی اشباع شونده، پس از رسیدن به مقدار ۲۵۵ (بیشترین مقدار ممکن برای ۸ بیت)، اگر به آن یک واحد دیگر اضافه شود، همچنان مقدار ۲۵۵ را نگه می دارد.

در این قسمت شما باید یک ماژول Verilog بنویسید که یک شمارنده رو به بالا (از صفر شروع می کند و هربار یک واحد به آن اضافه می شود) ۸ بیتی اشباع شونده با ورودی های enable و reset پیاده سازی کند که ورودی و خروجی های آن به صورت زیر است:

ورودي ها: كلاك (clock) ، ريست (reset) و فعالساز (enable

 $\mathbf{Q}[7:0]$) مقدار شمارنده، مقدار

توجه داشته باشید که در صورتی که در لبه بالا رونده کلاک ورودی ریست فعال شد شمارنده باید مقدار خود را به ۰ تنظیم کند و اگر ریست برابر با ۰ و فعالساز برابر با ۱ بود شمارنده باید مقدار خود را در لبه بالارونده کلاک یک واحد افزایش دهد. در غیر این صورت، رجیستر باید مقدار خود را نگه دارد.

موفق باشيد