

گزارش طراحی و شبیه سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: مهرشاد ارشد

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$1mV$
مقاومت بار (R_{Load})	500Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+10V, -10V$
بهره تفاضلی (A_{vd})	$> 54dB$
نسبت پس زنی حالت مشترک ($CMRR$)	$> 80dB$
تغییرات دامنه ی خروجی پیک تا پیک	$6V$
مقاومت ورودی (R_{in})	$> 50k\Omega$
مقاومت خروجی (R_{out})	$< 5k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< 60mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
A_{vd}	$> 54dB$	$92/3dB$
$CMRR$	$> 80dB$	$118dB$
Swing	$6V_{pp}$	$7/46V_{pp}$
R_{in}	$> 50k\Omega$	$103k\Omega$
R_{out}	$< 5k\Omega$	$3/9k\Omega$
P_Q	$< 60mW$	$24mW$
Cost	≤ 200	155

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)


ساختار کلی تقویت کننده طراحی شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش هایی است:

- طبقه ورودی
 - طبقه یا طبقات میانی
 - بافر یا خروجی مورد استفاده در فاز اول
 - شبکه بایاس و آینه های جریان
- همچنین توضیح دهید چرا این ساختار را انتخاب کرده اید.

معرفی ساختار انتخابی

جهت رسیدن به بهره بالا تقویت کننده به صورت چند طبقه طراحی شد. برای طبقه ورودی از یک زوج تفاضلی BJT استفاده شده است که به دلیل بهره بالاتر آن نسبت به MOS بوده است که دستیابی به بهره خواسته شده پروژه آسان تر باشد. در این معماری، از ساختار Folded Cascode استفاده شده است. ترانزیستورهای Q15 و Q16 به عنوان منابع جریان در این گره ها عمل می کنند و سیگنال جریان طبقه تفاضلی ورودی را به سمت ترانزیستورهای کسکود هدایت می کنند. این پیکربندی به عنوان یک بار فعال با امپدانس بسیار بالا عمل کرده و باعث می شود بهره ولتاژ و همچنین CMRR به حداکثر مقدار ممکن برسد. پس از تامین بهره اصلی در گره ی خروجی کسکود، به منظور کاهش مقاومت خروجی مدار و افزایش قابلیت جریان دهی به بار، از یک طبقه بافر با آرایش زوج دارلینگتون استفاده شده است تا این تطبیق امپدانس بدون افت بهره ی ولتاژ انجام شود. بایاسینگ تمامی طبقات مدار نیز بر پایه یک جریان مرجع حدود ۰/۱ میلی آمپر طراحی شده است؛ این جریان توسط یک ترانزیستور اتصال دیودی (Q9) تولید شده و از طریق شبکه ای از آینه های جریان به بخش های مختلف مدار انتقال می یابد. دلیل اصلی انتخاب این معماری کلی این است که می توان با استفاده از تعداد معقولی ترانزیستور، تعادل مناسبی میان مشخصه های مختلف ایجاد کرد و تمامی شرایط خواسته شده ی پروژه را برآورده ساخت. در بخش های بعدی، تحلیل دقیق تر و جزئیات طراحی هر یک از این بخش ها ارائه شده است.

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

$$I(Q_9) = \frac{19.3}{200k} = 96.5 \mu A \quad V_{CE} \approx 0.7 \text{ ب. } I_{ref} \quad \boxed{I_{ref}}$$

$$V_{C_{1,2,15,16}} = 1 + 0.7 = 1.7 \quad V_{E_{1,2}} \approx -0.7 \quad V_{CE_{10,20}} = 9.3V \quad V_{CE_{15,16}} = -8.3V$$

$$I_{Q_{10,20}} = I_{Q_9} \times \frac{V_A + V_{CE_{10}}}{V_A + V_{CE_9}} = 96.5 \mu \times \frac{109.3}{100.7} = 104.7 \mu A = I_{Q_{1,2}}$$

$$V_{CE_{13}} = 9.3 - (-10) = 19.3 \rightarrow I_{Q_{13,14}} = 96.5 \mu \times \frac{119.3}{100.7} = 114.3$$

$$\rightarrow I_{Q_{15,16}} = 114.3 \times \frac{108.3}{100.7} \approx 122.9 \mu A \rightarrow I_{Q_{3,4}} = 122.9 - 104.7 = 18.2 \mu A = I_{Q_{5,6,7}}$$

$$350k \times I_{Q_{12}} = V_{BE_9} - V_{BE_{12}} \rightarrow V_T \ln\left(\frac{I_{Q_9}}{I_{Q_{12}}}\right) = I_{Q_{12}} \times 350k \rightarrow I_{Q_{12}} \approx 0.4 \mu A$$

$\hookrightarrow I_{B_{11}}$

$$I_{Q_{11}} = 150 \times 0.4 \mu = 60 \mu A \rightarrow I_{Q_8} = 150 \times 60 \mu = 9 \text{ mA} \quad V_{out} \approx -0.5k \times 9 \text{ mA} = -4.5V$$

$$V_{CE_{17,18}} = -4.5 - 10 = -14.5 \rightarrow I_{Q_{17,18}} \approx 114.3 \times \frac{114.5}{100.7} \approx 130 \mu A$$

$$V_{C_{12}} = -4.5 - 2 \times 0.7 = -5.9V \quad \text{با توجه به } I_C \text{ ها، } V_{CE} \text{ ها هم تقریباً و در نهایت مخالف هستند.}$$

نتایج شبیه سازی Point Operating DC

--- Operating Point ---					
V(n001):	9.40209	voltage	Ib(Q4):	-9.32304e-08	device_current
V(n002):	1.54485	voltage	Ib(Q5):	7.35829e-08	device_current
V(n003):	1.54399	voltage	Ib(Q6):	7.35835e-08	device_current
V(n004):	-0.000507257	voltage	Ib(Q7):	7.13667e-08	device_current
V(n005):	-0.000507257	voltage	Ib(Q8):	-5.27451e-05	device_current
V(n006):	-5.27684	voltage	Ib(Q9):	4.75732e-07	device_current
V(n007):	-0.596463	voltage	Ic(Q1):	0.000102992	device_current
V(n008):	-8.90878	voltage	Ic(Q10):	0.0001035	device_current
V(n009):	0	voltage	Ic(Q11):	-5.24114e-05	device_current
V(n010):	-9.454	voltage	Ic(Q12):	4.04616e-07	device_current
V(n011):	-9.40571	voltage	Ic(Q13):	0.000113007	device_current
V(n012):	-9.85771	voltage	Ic(Q14):	-0.00010936	device_current
V(out):	-3.98868	voltage	Ic(Q15):	-0.00011795	device_current
V(p001):	-4.69917	voltage	Ic(Q16):	-0.000117949	device_current
V(vbias):	1.00017	voltage	Ic(Q17):	-0.000123998	device_current
V(vcc):	10	voltage	Ic(Q18):	-0.000123998	device_current
V(vee):	-10	voltage	Ic(Q2):	0.000102993	device_current
I(Load):	-0.00797735	device_current	Ic(Q20):	0.0001035	device_current
I(R1):	-5.07257e-07	device_current	Ic(Q3):	-1.48676e-05	device_current
I(R2):	-5.07257e-07	device_current	Ic(Q4):	-1.48628e-05	device_current
I(R3):	9.70285e-05	device_current	Ic(Q5):	1.47963e-05	device_current
I(R4):	4.06555e-07	device_current	Ic(Q6):	1.4716e-05	device_current
I(R5):	-0.000999982	device_current	Ic(Q7):	1.47918e-05	device_current
I(R6):	-0.00100017	device_current	Ic(Q8):	-0.0081726	device_current
I(V2):	-0.00169391	device_current	Ic(Q9):	9.51238e-05	device_current
I(V3):	0.00867211	device_current	Ie(Q1):	-0.0001035	device_current
I(V5):	-5.07257e-07	device_current	Ie(Q10):	-0.000103976	device_current
Ib(Q1):	5.07257e-07	device_current	Ie(Q11):	5.27451e-05	device_current
Ib(Q10):	4.75708e-07	device_current	Ie(Q12):	-4.06555e-07	device_current
Ib(Q11):	-3.33688e-07	device_current	Ie(Q13):	-0.000113482	device_current
Ib(Q12):	1.93917e-09	device_current	Ie(Q14):	0.00011009	device_current
Ib(Q13):	4.75681e-07	device_current	Ie(Q15):	0.000118679	device_current
Ib(Q14):	-7.2927e-07	device_current	Ie(Q16):	0.000118679	device_current
Ib(Q15):	-7.29238e-07	device_current	Ie(Q17):	0.000124727	device_current
Ib(Q16):	-7.29238e-07	device_current	Ie(Q18):	0.000124727	device_current
Ib(Q17):	-7.29215e-07	device_current	Ie(Q2):	-0.000103501	device_current
Ib(Q18):	-7.29215e-07	device_current	Ie(Q20):	-0.000103976	device_current
Ib(Q2):	5.07257e-07	device_current	Ie(Q3):	1.49578e-05	device_current
Ib(Q20):	4.75708e-07	device_current	Ie(Q4):	1.4956e-05	device_current
Ib(Q3):	-9.01752e-08	device_current	Ie(Q5):	-1.48699e-05	device_current
			Ie(Q6):	-1.47896e-05	device_current
			Ie(Q7):	-1.48632e-05	device_current
			Ie(Q8):	0.00822535	device_current
			Ie(Q9):	-9.55995e-05	device_current

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > 54dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

$$G_m = g_{m1} = \frac{104.7\mu}{25m} \approx 4.2mS \quad \text{الکتور } Q_4 \text{ را اتصال کوتاه کنیم.}$$

$$R_{out} = R_{up} \parallel R_{down} \parallel R_{C12} \parallel R_{inII}$$

$$R_{up} = g_{m4} r_{o4} (r_{o2} \parallel r_{o16}) = \frac{18.2\mu}{25m} \times \frac{100}{18.2\mu} \times \frac{1}{2} \times \frac{100}{104.7\mu} \approx 1923 M\Omega$$

$$R_{down} = g_{m7} r_{o7} r_{o6} = \frac{18.2\mu}{25m} \times \frac{100^2}{18.2\mu} \approx 216\Omega$$

$$R_{C12} = r_{o12} (1 + g_{m12} \times 350k) = \frac{100}{0.4\mu} \left(1 + \frac{0.4\mu}{25m} \times 350k\right) \approx 1650 M\Omega$$

$$R_{inII} = r_{\pi II} + \beta r_{\pi 8} + \beta^2 \times 500 = \frac{150 \times 25m}{60\mu} + 150 \times \frac{150 \times 25m}{9m} + 150^2 \times 500 = 11.375 M\Omega$$


$$\rightarrow R_{out} \approx 11.22 M\Omega \rightarrow A_v = 4.2m \times 11.22M = 47.14k$$

$$\text{طبقه بافر} \quad A_v = \frac{500}{500 + \frac{r_{\pi 2}}{\beta} + \frac{r_{\pi II}}{\beta^2}} = \frac{500}{500 + \frac{416}{150} + \frac{625k}{150^2}} \approx 0.99$$

$$\rightarrow A_v = 46.6k$$

شبیه سازی بهره تفاضلی

با تنظیم منبع ولتاژ ورودی تک سر V5 روی 1 AC تحلیل فرکانسی ولتاژ خروجی رسم شد.



نتیجه نهایی:

- بهره تفاضلی خطی: $41.55kV$
- بهره تفاضلی بر حسب دسی بل: $92.33dB$

خواسته مسئله (بخش ۴)

بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > 80\text{ dB}$ مقایسه شود.

محاسبات تئوری CMRR

$$R_{Tail} = r_{o10} \parallel r_{o20} = \frac{1}{2} \times \frac{100}{104.7\mu} = 477.5\text{ k}\Omega$$

$$i_{cm} = \frac{V_{cm}}{2R_{Tail}} \quad \text{خطای آینه جریان و ولتاژ}$$


$$\rightarrow G_m = \left(\frac{2}{g_m r_o} + \frac{\Delta V_{CE}}{I_c} \right) \times \frac{1}{2R_{Tail}} \quad \text{اختلاف } Q_6, Q_5 \quad \text{از دیناسیون}$$

$$\rightarrow A_v = G_m R_{out} \approx -88.11\text{ m}$$

$$CMRR = \frac{A_{vd}}{A_{vc}} = \frac{46.6\text{ k}}{88.11\text{ m}} = 528.88\text{ k} \approx 114.5\text{ dB}$$

نتایج شبیه سازی حالت مشترک

در مدار شبیه سازی شده مقاومت R2 از زمین باز شد و منبع V5 با سیم به R2 متصل شد و تحلیل AC خروجی رسم شد.



نتایج نهایی:


- بهره حالت مشترک A_{vc} : ۰/۰۵۲ یا $-۲۵/۷dB$
- $CMRR$ خطی: $۷۹۹k$
- $CMRR$ بر حسب دسی بل: $۱۱۸dB$

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > 50 k\Omega$ مقایسه کنید. روش اندازه گیری در شبیه سازی را به طور کامل توضیح دهید.


محاسبات تئوری مقاومت ورودی

با رسم نیمه مدار طبقه ورودی با توجه به نصف شدن منبع، مقاومت ورودی دو برابر r_{π} ترانزیستور خواهد بود.



نتایج شبیه سازی مقاومت ورودی

تحلیل فرکانسی نسبت ولتاژ ترانزیستور ورودی Q1 به جریان گذرنده از مقاومت R1 برای محاسبه مقاومت ورودی رسم شد.



مقدار نهایی:

- $103 k\Omega : R_{in}$
- با اضافه کردن مقاومت R_e در امپتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره ی تفاضلی و بهره ی مشترک چه تاثیری می گذارد؟
مقاومت ورودی با ضریب بتا زیاد می شود ولی به دلیل تقسیم شدن ولتاژ ورودی بین r_{π} و R_e بهره تفاضلی کاهش می یابد اما بهره مد مشترک به دلیل بزرگ بودن مقاومت منبع جریان زیر طبقه تفاضلی تغییر چندانی نمی کند.

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

$$R_{out} = R_{up} \parallel R_{down}, \quad R_{up} = r_{o17} \parallel r_{o18} = \frac{1}{2} \times \frac{100}{130\mu} = 384.6 k\Omega$$

$$Q_{II} : \text{مقاومت دیده شده از سیر } Q_{II} : \frac{1923 M \parallel 21 G \parallel 1650 M}{\beta} \parallel r_{o11} = \frac{888 M}{150} \parallel \frac{100}{60\mu} \approx 1.3 M\Omega$$

این مقادیر رواترین ها هستند که به ما می دهند


5.92M 1.67M

$$Q_8 : \text{مقاومت دیده شده از سیر } Q_8 : \frac{1.3 M}{\beta} \parallel r_{o8} = 8.67 k \parallel \frac{100}{9m} \approx 4.87 k\Omega$$

$$\rightarrow R_{out} = 4.87 k \parallel 384.6 k \approx 4.8 k\Omega < 5 k\Omega$$

نتایج شبیه سازی مقاومت خروجی

با صفر کردن منبع ورودی و جدا کردن مقاومت بار، به گره خروجی یک منبع ولتاژ با تنظیمات AC 1 متصل شد و تحلیل فرکانسی نسبت ولتاژ به جریان آن رسم شد.



مقدار نهایی:

$$\bullet R_{out} : 3.9 k\Omega$$

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تامین کند یا خیر.

پیش بینی تئوری نوسان خروجی


$$V_{out_{DC}} = -4.5V \quad 10 - V_{out} \geq 0.2 \rightarrow V_{out} \leq 9.8$$

$$V_{out} - (-10) \geq 0.4 \rightarrow V_{out} \geq -9.6V$$


$$I_{L_{max}} = 260\mu A \rightarrow V_{out_{max}} = 260\mu \times 0.5k = 0.13V$$

$$\rightarrow \text{Swing}_{max} = 2 \times (0.13 - (-4.5)) = 9.26V \text{ peak-to-peak}$$

نتایج شبیه سازی Transient



نمودار خروجی در صفحه بعد.



نتیجه گیری:

- تغییرات خروجی پیک تا پیک: $7/46V$ (اختلاف با مقدار تئوری به دلیل اختلاف $0/5$ ولتی نقطه کار خروجی به دلیل تقریب های به کار رفته)
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده میکند، خروجی دچار کلیپینگ شده است؟ خیر

خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < 60mW$ مقایسه نمایید.

محاسبات تئوری توان

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

$$I_{Q9} + I_{Q14} + I_{Q15} + I_{Q16} + I_{Q17} + I_{Q18} + \frac{V_{CC}}{10K} \quad \text{جریان های کشیده شده از } V_{CC} :$$

$$\rightarrow I_{CC} = 96.5\mu + 114.3\mu + 2 \times 122.9\mu + 2 \times 130\mu + 1m = 1.716 \text{ mA}$$

$$I_{Q9} + I_{Q18} + I_{Q10} + I_{Q20} + I_{Q5} + I_{Q6} + I_{Q8} \quad \text{جریان های کشیده شده از } V_{EE} :$$

$$\rightarrow I_{EE} = 96.5\mu + 114.3\mu + 2 \times 104.7\mu + 2 \times 18.2\mu + 260\mu = 716.6\mu$$

$$\rightarrow P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}| = 10(1.716m + 0.716m) = 24.32 \text{ mW}$$

نتایج شبیه سازی توان مصرفی

با شبیه سازی .op در حالت بدون بار:

مقدار	پارامتر
$1.716mA$	I_{CC}
$0.716mA$	I_{EE}
$24mW$	P_Q

$V(vcc) :$	10
$V(vee) :$	-10
$I(CC) :$	-0.00170325
$I(EE) :$	0.000704106

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۱۹	۵	۹۵
مقاومت	۶	۱۰	۶۰
خازن	۰	۴۰	۰
هزینه کل			۱۵۵

آیا بودجه رعایت شده است؟ بله

خروجی اسکریپت پایتون:

```

File Edit Selection View Go ... Search
CostIpynb
D:\Electrical Engineering > Term 4 > Electronics 2 Project Phase I > Simulations > CostIpynb > empty cell
Generate + Code + Markdown Run All Restart Clear All Outputs Jupyter Variables Outline Python 3.13.5
components.append(component_components)

return components

def get_cost(sym_type):
    """Calculate cost based on component type."""
    sym_type = str(sym_type).lower()
    if sym_type in ['nnp', 'pnp']:
        return 5.0
    elif sym_type in ['pmos', 'nmos']:
        return 3.0
    elif sym_type == 'res':
        return 10.0
    elif sym_type == 'cap':
        return 40.0
    else:
        return 0.0

# --- Execution Block ---
TARGET_FOLDER = "."
search_pattern = os.path.join(TARGET_FOLDER, '*.asc')
asc_files = glob.glob(search_pattern)

for file in asc_files:
    filename = os.path.basename(file)
    try:
        # Read content handling encoding, but keeping it entirely in memory
        content = read_asc_content(file)
        components = parse_asc_content(content)

        # Calculate total cost
        total_cost = sum(get_cost(comp.get('Symbol_Type', '')) for comp in components)-10

        # Print only the filename and the cost
        print(f"{filename}: {total_cost}")

    except Exception as e:
        # Fails silently for non-parseable files to stick to the "only print cost" rule
        pass

[4] ✓ 0.0s
Schematic.asc: 155.0
Python
Spaces: 4 Cell 2 of 3

```

خواسته مسئله (بخش ۱۰)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه ی بیشتری داشتید چه بهبودی در طراحی اعمال می کردید؟

نتیجه گیری نهایی

مهم ترین چالش طراحی مدیریت Trade-off بین مقاومت خروجی و بهره بود که با استفاده از زوج دارلینگتون برای طبقه بافر این مشکل کاملاً حل شد. سخت ترین مشخصه، مشخصه سوینگ بود چون جدای از تامین بهره مورد نیاز برای ایجاد آن سوینگ، تنظیم نقطه کار خروجی - بدون فیدبک - به نحوی بود که بیشترین مقدار نوسان بدون اعوجاج اتفاق بیفتد. مدار همه مشخصات خواسته شده را برآورده کرده است. هم اکنون در خروجی طبقه کسکود یک مقاومت خروجی بسیار بزرگ ۱۱ مگا اهمی داریم که در ترکیب با خازن های پارازیتی ترانزیستورها یک قطب غالب در فرکانس های پایین ایجاد کرده است. اگر هزینه بیشتری داشتیم با استفاده از یک خازن بزرگ در آن قسمت فرکانس قطع مدار را به مقدار بالاتری انتقال می دادیم.