

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: مهرشاد ارشد

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

مقدار	پارامتر
50Ω	مقاومت بار خروجی (R_L)
$18 \leq A_{v, closed} \leq 22$	بهره حلقه بسته در ۱ kHz
$10k\Omega$ تا $200k\Omega$	بازه مجاز مقاومت‌های R_g و R_f
$16V_{pp}$	سوییچ خروجی بدون clipping
$> 60\%$	راندمان طبقه خروجی در سوییچ $16V_{pp}$
$< 0.08\%$	THD در حالت عادی
$< 1\%$	THD در حضور منبع نویزی
$\leq 190mW$	توان مصرفی کل برای ورودی $50mV$ در ۱ kHz
$> 1M\Omega$	مقاومت ورودی تفاضلی ($R_{in, diff}$)
$< 50\Omega$	مقاومت خروجی (R_{out}) بدون R_L
$10mV$	ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$
≤ 200	هزینه مجاز مدار

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v, closed} $	۱۸ تا ۲۲	۲۱
$V_{out, pp}$	$۱۶V_{pp}$	$۱۶V_{pp}$
η_{out}	$> ۶۰\%$	$۶۹/۵۷\%$
P_{total}	$\leq ۱۹۰mW$	$۱۴۸/۶mW$
THD عادی	$< ۰/۰۸\%$	$۰/۰۰۷۴\%$
THD با منبع نویزی	$< ۱\%$	$۰/۰۳۹\%$
$PSRR$	—	$۷۳/۹۸dB$
$R_{in, diff}$	$> ۱M\Omega$	$۳۵/۴M\Omega$
R_{out}	$< ۵۰\Omega$	$۰/۲۸m\Omega$
Cost	≤ ۲۰۰	۲۰۰

جدول با مقادیر خواسته شده پر شده ولی شروط امتیازی پروژه نیز در طراحی برآورده شده است

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

ساختار کلی مدار نهایی همان ساختار فاز اول است و ورودی تفاضلی، طبقه کسکود تاشو، شبکه بایاس و آینه‌های جریان بدون تغییر باقی مانده اند. تغییرات این فاز فقط در طبقه خروجی و افزودن فیدبک سراسری اعمال شده است.

در فاز اول برای طبقه خروجی از یک بافر دارلینگتون در کلاس A استفاده شده بود. این ساختار برای بار 50Ω کافی بود اما برای $R_L = 50\Omega$ برای تحویل جریان‌های بزرگ به بار به جریان سکون بسیار بالایی نیاز بود که از بودجه توان عبور می‌کرد، و چون فقط از یک سو بار را می‌راند نقطه کار خروجی از صفر فاصله داشت و سوینگ نامتقارن بود.

برای رفع این دو محدودیت، طبقه خروجی به زوج سیکلای در آرایش پوش پول کلاس AB تغییر یافت. این ساختار جریان دوطرفه به بار می‌دهد بدون نیاز به توان سکون بالا، و چون ترانزیستورهای خروجی در آرایش امیتر مشترک کار می‌کنند افت اشباعشان کمتر از یک V_{BE} است که سوینگ متقارن را کمتر از قبل محدود می‌کند.


فیدبک از گره خروجی گرفته شده و از طریق شبکه دو مقاومتی به بیس Q_2 ، یعنی ورودی معکوس طبقه تفاضلی، بازگردانده شده است. دلیل این انتخاب این است که فیدبک منفی زمانی پایدارکننده و کاهش دهنده خطای بهره است که با سیگنال ورودی فاز مخالف داشته باشد؛ بازگرداندن آن به ورودی غیرمعکوس عملاً فیدبک را مثبت و مدار را ناپایدار می‌کرد. همچنین مقاومت R_1 برای حفظ تقارن ساختار به 10 کیلو اهم تغییر یافت.

در طبقه ورودی نیز یکی از دو ترانزیستور دم زوج تفاضلی حذف شد تا جریان کلکتور هر شاخه تفاضلی کاهش یابد و جریان سکون شاخه کسکود تاشو، که جریان درایو مورد نیاز طبقه خروجی را تامین می‌کند، به اندازه کافی افزایش پیدا کند. بهای این کار افت اندک G_m و در نتیجه افت جزئی بهره حلقه باز بود که با وجود فیدبک سراسری اثر محسوسی روی عملکرد نهایی مدار نداشت.

در شماتیک نهایی، ترانزیستورهای Q_3 تا Q_7 در نقش طبقه کسکود تاشو بار فعال با امپدانس بالا برای طبقه تفاضلی فراهم می‌کنند و بهره را به شدت افزایش می‌دهند. ترانزیستور Q_{17} به صورت بافر بین گره پر امپدانس خروجی کسکود و شبکه بایاس قرار گرفته تا امپدانس دیده شده از این گره را افزایش دهد و از بارگذاری مستقیم شبکه بایاس روی آن، که موجب افت قابل توجه بهره حلقه باز می‌شد، جلوگیری کند.

ترانزیستور Q_{22} به همراه مقاومت هایش در آرایش ضرب کننده V_{BE} ولتاژ حدود ۱.۴ ولت بین پایه های Q_{11} و Q_{19} اعمال می کند تا این دو ترانزیستور طبقه خروجی در نقطه کار مناسب بایاس شوند.

شماتیک کامل مدار نهایی



۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

$$I_{ref} = \frac{19/3}{200k} \simeq 96/5 \mu A, \quad V_{CE4} = 0/7V, \quad V_{BE,ON} = 0/6V$$

$$I_{Q_{1,2}} = 96/5 \mu A \times \frac{100 + 9/3}{100 + 0/7} \simeq 104/7 \mu A \Rightarrow I_{Q_{1,2}} = 52/35 \mu A$$

$$I_{Q_{13,14}} = 96/5 \mu A \times \frac{119/3}{100/7} = 114/3 \mu A$$

$$V_{Bias} = 10V \times \frac{11k}{12k} = 9/167V \Rightarrow V_{C_{1,2}} = 9/816V$$

$$\Rightarrow |V_{CE_{15}}| = 0/174V$$

$$I_{Q_{15,16}} = 114/3 \mu A \times \frac{100/17}{114/3} = 105/5 \mu A \xrightarrow{-I_{Q_{1,2}}} I_{Q_{7,8}} = 53/2 \mu A$$

$$V_{out} = 0V \Rightarrow V_{B_{19}} = 0/6V \Rightarrow V_{amp} = 1/2V$$

$$V_{BE:(Q_{22})} \text{ مدار ضرب‌کننده } V_{CE_{22}} = V_{BE} \left(1 + \frac{12k}{10k} \right) = 1/32V \Rightarrow V_{B_{11}} \simeq -0/7V$$

$$I_{R_{A,9}} = \frac{V_{BE,ON}}{10k} = 60 \mu A$$

$$V_{BE_{19}} + V_{EB_{11}} = V_{CE_{22}} = 2/2 V_T \ln \left(\frac{I_{C_{22}}}{I_S} \right)$$

$$\Rightarrow \ln \left(\frac{I_C}{I_S} \right) = 1/1 \ln \left(\frac{I_{C_{22}}}{I_S} \right) \Rightarrow I_C = \frac{I_{C_{22}}^{1/1}}{I_S^{1/1}}$$

$$I_{Q_{12}} = 96/5 \mu A \times \frac{109/3}{100/7} = 104/7 \mu A \xrightarrow{-60 \mu A} I_{C_{22}} = 44/7 \mu A$$

$$I_{S_{11}} = 10^{-14} A \Rightarrow I_{C_{11}} = I_{C_{19}} = \frac{(44/7 \mu A)^{1/1}}{10^{-14}} = 0/412 mA$$

$$I_{Q_{A,21}} \approx 0 \quad (\text{ناچیز})$$

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

```

--- Operating Point ---
V(amp) :      1.21836      voltage
V(in) :        0          voltage
V(n001) :    -0.0024629    voltage
V(n002) :      9.40175     voltage
V(n003) :      9.74709     voltage
V(n004) :      9.59912     voltage
V(n005) :      0.624485    voltage
V(n006) :      9.7447     voltage
V(n007) :    -0.0023526    voltage
V(n008) :     -8.83951     voltage
V(n009) :    -0.0662522    voltage
V(n010) :     -9.41858     voltage
V(n011) :    -0.639738    voltage
V(n012) :     -9.5051     voltage
V(n013) :     -9.4057     voltage
V(out) :     -0.00486904    voltage
V(tail) :     -0.578426    voltage
V(vbias) :      9.1673     voltage
V(vcc) :       10          voltage
V(vee) :      -10          voltage
I(CC) :      -0.00176628    device_current
I(EE) :      0.00103075     device_current
I(Load) :    -9.73808e-05    device_current
I(R1) :      -2.3526e-07     device_current
I(R12) :     -1.20307e-08    device_current
I(R2) :      -2.4629e-07     device_current
I(R3) :      9.70285e-05     device_current
I(R4) :      0.000494898    device_current
I(R5) :     -0.000832699    device_current
I(R6) :     -0.000833391    device_current
I(R7) :      5.75614e-05     device_current
I(R8) :      5.73486e-05     device_current
I(R9) :      0.000400884    device_current
I(V5) :      -2.3526e-07     device_current
Ic(Q1) :      5.16341e-05    device_current
Ic(Q11) :    -0.000494908    device_current
Ic(Q12) :      0.000103461    device_current
Ic(Q13) :      0.000113009    device_current
Ic(Q14) :    -0.000110789    device_current
Ic(Q15) :    -0.000110402    device_current
Ic(Q16) :    -0.000110399    device_current
Ic(Q17) :      0.0001018     device_current
Ic(Q19) :      0.000400884    device_current
Ic(Q2) :      5.14157e-05    device_current
Ic(Q20) :      0.000103519    device_current
Ic(Q21) :      2.23443e-06    device_current
Ic(Q22) :      4.28654e-05    device_current
Ic(Q3) :     -5.84378e-05    device_current
Ic(Q4) :     -5.8621e-05     device_current
Ic(Q5) :      5.81736e-05     device_current
Ic(Q6) :      5.78388e-05     device_current
Ic(Q7) :      5.8153e-05     device_current
Ic(Q8) :     -5.90301e-08    device_current
Ic(Q9) :      9.51257e-05     device_current

```

نتایج مهم:

• ولتاژ DC خروجی در حالت ورودی صفر: $-4/87mV$

• جریان بایاس طبقه خروجی: $0/4mA$

• توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن:

از آنجا که ولتاژ خروجی در حالت سکون بسیار نزدیک به صفر است، طبقه تفاضلی و شبکه فیدبک به درستی نقطه کار خروجی را در وسط بازه نوسان قرار داده‌اند. جریان کلکتور ترانزیستورهای خروجی Q_1 و Q_8 در حد چند نانوامپر تا چند میکروآمپر است که نشان می‌دهد این دو ترانزیستور در آستانه هدایت قرار دارند و طبقه خروجی در کلاس AB با جریان سکون بسیار کم کار می‌کند. این انتخاب برای برآورده کردن محدودیت توان مصرفی لازم بوده و اعوجاج گذر از صفر ناشی از آن توسط بهره حلقه فیدبک سراسری جبران می‌شود. هیچ‌یک از ترانزیستورهای مدار در ناحیه اشباع قرار ندارند و بایاس مدار پایدار است.

۴ طراحی طبقه خروجی توان

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

طبقه خروجی به صورت پوش پول کلاس AB با ساختار زوج سیکلای انتخاب شد. دلیل این انتخاب توانایی راه اندازی بار سنگین 50Ω بدون نیاز به جریان سکون بالا و همچنین افت اشباع کمتر نسبت به ساختار دارلینگتون است. برای تولید دامنه پیک $8V$ روی بار 50Ω ، جریان پیک مورد نیاز بار برابر است با

$$I_{peak} = \frac{V_{peak}}{R_L} = \frac{8}{50} = 160mA$$

راندمان ایده آل طبقه خروجی (بر مبنای توان متوسط):

$$\eta_{max} = \frac{P_{L,avg}}{P_{S,avg}} = \frac{V_{peak}^2 / 2R_L}{2V_{CC}V_{peak} / \pi R_L} = \frac{\pi}{4} \cdot \frac{V_{peak}}{V_{CC}} = 0.785 \times 0.8 \simeq 62.8\%$$

معرفی و ارزیابی طبقه خروجی

طبقه خروجی از خروجی طبقه کسکود تاشو جدا شده و از طریق بافر Q_{17} تغذیه می شود. این بافر گره پرامپدانس تقویت کننده را از بار متغیر طبقه خروجی و شبکه بایاس ایزوله می کند تا بارگذاری روی این گره باعث افت بهره حلقه باز نشود.

طبقه خروجی در آرایش زوج فیدبک مکمل پیاده سازی شده است. در نیمه بالا ترانزیستور Q_{19} از نوع npn نقش درایور و ترانزیستور Q_{18} از نوع pnp نقش عنصر خروجی را دارد؛ کلکتور Q_{19} مستقیماً بیس Q_{18} را می راند. به طور مشابه در نیمه پایین Q_{11} از نوع pnp درایور و Q_{21} از نوع npn عنصر خروجی است. در هر دو نیمه، عنصر خروجی در آرایش امیتر مشترک قرار دارد که افت اشباع آن کمتر از یک V_{BE} است.

بایاس طبقه خروجی توسط ضرب کننده V_{BE} (Q_{22}) به همراه R_V و R_{18} تامین می شود که یک ولتاژ ثابت بین بیس های Q_{19} و Q_{11} ایجاد می کند. مقاومت های R_9 و R_4 جریان کلکتور درایورها را به ولتاژ بیس امیتر لازم برای روشن شدن عناصر خروجی تبدیل می کنند. با این تنظیم، المان های خروجی با جریان سکون بسیار کم کار می کنند و اعوجاج گذر از صفر ناشی از آن در مرحله بعد توسط فیدبک کاهش می یابد.


پیش از اعمال فیدبک، طبقه خروجی به گونه ای طراحی شده که مقاومت خروجی پایین و رفتار نسبتاً خطی در حالت حلقه باز داشته باشد تا فیدبک بتواند بدون نیاز به بهره حلقه باز بسیار بالا، مشخصات نهایی مدار را برآورده کند.

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

- روابط بهره حلقه بسته را بنویسید
- مقادیر مناسب برای R_f و R_g را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند



$$I_1 = \alpha_{11}V_1 + \alpha_{12}I_2$$

$$V_2 = \alpha_{21}V_1 + \alpha_{22}I_2$$

$$f = \alpha_{21} = \left. \frac{V_2}{V_1} \right|_{I_2=0} = \frac{R_g}{R_f + R_g}$$

$$A_{cl} \approx \frac{1}{f} \rightarrow f \approx \frac{1}{20} = \frac{R_g}{R_f + R_g} \rightarrow \frac{R_f}{R_g} = 19$$

انتخاب خوب: $R_g = 10k$, $R_f = 190k$
 (معمولاً 200k انتخاب کردیم)

$$a_{ol} = 4.46k \quad f = \frac{1}{21} \rightarrow 1 + af = 213.38$$

$$A_{cl} = \frac{a}{1 + af} = \frac{4.46k}{213.38} \approx 20.9 \approx \frac{1}{f}$$

نتایج اعمال فیدبک


مقادیر نهایی:

- $200k\Omega : R_f$
- $10k\Omega : R_g$
- محل نمونه برداری فیدبک: گره خروجی
- محل اعمال فیدبک: ورودی معکوس طبقه تفاضلی

بهره حلقه بسته در ۱ kHz:

• $20/9 : |A_{v, \text{closed}}|$

• $26/4 \text{ dB} : 20 \log |A_{v, \text{closed}}|$



مقدار خطی بهره حلقه بسته:



خواسته مسئله (بخش ۵)


مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت


- مقایسه شکل موج خروجی در دو حالت
- مقایسه خطی بودن
- مقایسه شروع clipping
- توضیح اثر فیدبک بر کاهش اعوجاج

در حالت بدون فیدبک، هیچ سازوکاری نقطه کار DC خروجی را تثبیت نمی‌کند. با توجه به بهره حلقه باز بالای مدار، تنها چند صد میکروولت عدم تقارن در طبقه تفاضلی کافی است تا خروجی به یکی از ریل‌ها بچسبد. در شبیه‌سازی، ولتاژ DC خروجی در این حالت روی $9.09V$ قرار می‌گیرد و ترانزیستور Q_{21} به طور دائم جریانی حدود $18.0mA$ می‌کشد. در چنین شرایطی شکل موج خروجی به ازای هر دامنه ورودی به صورت موج مربعی درمی‌آید و نسبت دامنه پیک تا پیک خروجی به ورودی، بهره را نشان نمی‌دهد بلکه صرفاً فاصله دو ریل تغذیه را نشان می‌دهد. بنابراین در حالت اشباع، تخمین بهره از روی شکل موج زمانی امکان‌پذیر نیست و بهره تنها با تحلیل AC قابل اندازه‌گیری است، زیرا شبیه‌ساز در این تحلیل مدار را حول نقطه کار خطی سازی می‌کند. برای رسم نمودارهای زمانی حالت بدون فیدبک، نقطه کار خروجی با اعمال یک ولتاژ DC کوچک در ورودی به صورت مصنوعی به مرکز بازه بازگردانده شده است.

مقایسه شکل موج خروجی: در حالت با فیدبک، خروجی برای ورودی سینوسی $50mV$ یک سینوس تمیز و متقارن حول صفر است. در حالت بدون فیدبک و پس از تصحیح مصنوعی نقطه کار، شکل موج به وضوح نامتقارن است و در نزدیکی گذر از صفر کمی اعوجاج دیده می‌شود.



شکل ۱: بدون فیدبک - ورودی 50 میکروولت یک کیلوهرتز با آفست $121/5$ میکروولت (اصلاح مصنوعی)



شکل ۲: با فیدبک - ورودی ۵۰ میلی ولت یک کیلوهرتز

مقایسه خطی بودن و اعوجاج: مقادیر اندازه گیری شده در جدول زیر آمده است. نکته قابل توجه آن است که در حالت بدون فیدبک، THD با کاهش دامنه خروجی افزایش می یابد؛ این رفتار امضای اعوجاج گذر از صفر است، زیرا این خطا دامنه تقریباً ثابتی دارد و نسبت آن به سیگنال کوچک بزرگ تر می شود.

کمیت	بدون فیدبک	با فیدبک
ولتاژ DC خروجی	-۹/۰۹V	-۴/۸۷mV
بهره در 1kHz	۷۰/۹۲dB	۲۶/۴dB
THD در خروجی ۱V	۳/۴۲٪	۰/۰۲٪
ورودی لازم برای خروجی ۱V	۳۱/۸μV	۴۷/۶mV

مقایسه شروع clipping: در حالت بدون فیدبک، به دلیل تثبیت نشدن نقطه کار، خروجی از همان ابتدا در یک سمت به ریل برخورد می کند و عملاً هیچ ناحیه خطی مفیدی وجود ندارد. در حالت با فیدبک، نقطه کار خروجی روی صفر تثبیت می شود و بنابراین کل بازه نوسان در هر دو جهت در دسترس قرار می گیرد و clipping تنها در دامنه های نزدیک به سقف واقعی مدار آغاز می شود. اثر فیدبک بر کاهش اعوجاج: با اعمال فیدبک منفی، اعوجاج طبق رابطه زیر کاهش می یابد:

$$THD_{closed} \simeq \frac{THD_{open}}{1 + af}$$

با توجه به بهره حلقه باز ۷۰/۹۲dB و بهره حلقه بسته ۲۶/۴dB، بهره حلقه برابر است با

$$af = 70.92 - 26.4 = 44.52 \text{ dB} \Rightarrow 1 + af \simeq 168$$

نسبت اعوجاج اندازه گیری شده در دامنه خروجی ۱V برابر ۱۷۱ است که تطابق خوبی با مقدار پیش بینی شده دارد. علاوه بر این، فیدبک منفی نقطه کار DC خروجی را نیز تثبیت می کند که خود برای دستیابی به سوینگ متقارن لازم است.

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

$$V_{Bias} = 10V \times \frac{11k\Omega}{11k\Omega + 1k\Omega} \approx 9.167V \Rightarrow V_{e,Q2} = 9.167V + V_{BE,ON}$$

$$\Rightarrow V_{amp,max} = 9.167V + V_{BE,ON} - V_{CE,sat}$$

$$V_{out} = V_{amp} - 2V_{BE,ON} \Rightarrow V_{out,max} = 9.167V - V_{BE,ON} - V_{CE,sat}$$


بنابراین از بالا با فرض $V_{BE,ON} = 0.6V$ و $V_{CE,sat} = 0.2V$ خواهیم داشت $V_{out,max} = 8.36V$. ترانزیستور Q_{11} هم به اندازه $V_{BE,ON}$ و Q_{12} به اندازه $V_{CE,sat}$ از پایین محدودیت ایجاد می‌کند، یعنی از پایین تا $9.1V$ ولت.

توان روی بار: (با توجه به سوینگ متقارن سینوسی)


$$P_{RL} = \frac{V_{max}^2}{2R_L} = \frac{8^2}{2 \times 50} = 640mW$$

نتایج شبیه‌سازی Transient و اندازه‌گیری توان

با افزایش تدریجی دامنه منبع ورودی، دامنه $382mV$ در فرکانس $1kHz$ منجر به خروجی $16V_{pp}$ روی بار 50Ω می‌شود. در این نقطه خروجی همچنان سینوسی است و هیچ نشانه‌ای از clipping یا اعوجاج آشکار در آن دیده نمی‌شود.



شکل ۳: شکل موج ورودی طبقه توان در گره amp (خروجی طبقه کسکود) برای ورودی 382mV ؛ نوسان حول آفست $1/31\text{V}$ از حدود $-6/9\text{V}$ تا $+9/3\text{V}$



شکل ۴: شکل موج خروجی نهایی مدار در گره out روی بار 50Ω ؛ سوینگ متقارن $16V_{pp}$ با آفست DC برابر $-4/87\text{mV}$

بررسی سوینگ نامتقارن: اندازه‌گیری نشان می‌دهد حد clipping در سمت منفی برابر $-9/11\text{V}$ است که با پیش‌بینی تئوری $-9/1\text{V}$ تطابق کامل دارد. در سمت مثبت حد clipping برابر $+8/58\text{V}$ به دست آمد که با مقدار تئوری $8/36\text{V}$ سازگار است و تفاوت جزئی آن ناشی از تقریب مقادیر $V_{BE,ON}$ و $V_{CE,sat}$ است. بنابراین محدودکننده سوینگ در نیمه مثبت طبقه خروجی نیست، بلکه اشباع ترانزیستور Q_4 است؛ در نقطه کلیپ مثبت مقادیر $V(amp) = 9/851\text{V}$ و ولتاژ آمیتر Q_4 برابر $9/859\text{V}$ اندازه‌گیری شد، یعنی V_{CE} این ترانزیستور تنها 8mV است و گره کسکود پیش از آنکه طبقه خروجی به حد خود برسد سقف خود را از دست می‌دهد.

بررسی اثر فیدبک بر شروع clipping: برای این منظور دامنه منبع ورودی به تدریج افزایش داده شد و در هر مرحله دامنه پیک خروجی و THD اندازه‌گیری شد.

THD	پیک منفی	پیک مثبت	دامنه ورودی
۰/۰۰۳۷٪	$-8/02\text{V}$	$+8/01\text{V}$	382mV
۰/۹۲٪	$-8/82\text{V}$	$+8/51\text{V}$	420mV
۲/۹۹٪	$-9/11\text{V}$	$+8/58\text{V}$	450mV
۵/۴۱٪	$-9/10\text{V}$	$+8/60\text{V}$	480mV

مقدار THD تا دامنه خروجی 8V در حدود $0/004\%$ ثابت می‌ماند و سپس به صورت ناگهانی به نزدیک یک درصد جهش می‌کند. این زانوی تیز، مشخصه رفتار مدار فیدبک‌دار است: تا زمانی که همه ترانزیستورها در ناحیه فعال هستند، بهره حلقه بالا هر انحراف از خطی بودن را سرکوب می‌کند و خروجی کاملاً سینوسی باقی می‌ماند؛ به محض آنکه یکی از ترانزیستورها وارد اشباع شود بهره حلقه باز به شدت افت می‌کند و فیدبک دیگر توانایی اصلاح ندارد. این رفتار در مقابل حالت بدون فیدبک قرار می‌گیرد که در آن، مطابق نتایج بخش قبل، اعوجاج حتی در دامنه‌های کوچک نیز قابل توجه است و به تدریج با افزایش دامنه رشد می‌کند، بدون آنکه ناحیه خطی تمیزی وجود داشته باشد. بنابراین فیدبک منفی شروع clipping را به تعویق نمی‌اندازد، بلکه ناحیه پیش از آن را کاملاً خطی نگه می‌دارد.

روش اندازه‌گیری توان طبقه خروجی: برای جداسازی سهم طبقه خروجی از توان مصرفی کل، یک نسخه کمکی از مدار تهیه شد که در آن طبقات ورودی و کسکود از تغذیه جدا شده و به جای آنها یک منبع ولتاژ ایده‌آل با شکل موج معادل $V(amp)$ به ورودی طبقه توان اعمال شده است. منبع جریان مرجع مورد نیاز برای بایاس طبقه خروجی در این نسخه حفظ شده است. اختلاف $P_{out-stage}$ و P_{total} تنها چند میلی‌وات است، زیرا توان سکون طبقات کوچک‌سیگنال در برابر توان تحویلی به بار ناچیز است. لازم به ذکر است که مدار اصلی تحویلی پروژه همان مدار کامل فیدبک‌دار است و این نسخه کمکی صرفاً برای اندازه‌گیری راندمان طبقه خروجی استفاده شده است.

نتایج عددی:

● دامنه ورودی موردنیاز برای $۱۶V_{pp}$: $۳۸۲mV$

● $۷۸۷/۶mW$: P_{R_L}

● $۱/۱۳۴W$: P_{total}

● $۱/۱۳۲W$: $P_{out-stage}$

● $۶۹/۵۷\%$: η_{out}

$$\eta_{out} = \frac{P_{R_L}}{P_{out-stage}} \times 100\%$$

دستورات مورد استفاده در شبیه‌سازی:

1
2

```
.meas TRAN P_R_1 RMS V(out)*I(R_load)
.meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ ، توان مصرفی کل مدار نهایی را اندازه گیری کنید و با شرط

$$P_{total} \leq 190mW$$

مقایسه نمایید.

اندازه گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$50mV$
فرکانس ورودی	$1kHz$
توان مصرفی کل مدار	$148.6mW$
وضعیت قبولی	قبول

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

آزمون در حالت ماندگار انجام شده است. برای این منظور شبیه‌سازی گذرا با دستور زیر اجرا شد که در آن ثبت داده‌ها پس از $1ms$ آغاز می‌شود تا گذرای اولیه راه‌اندازی مدار در تحلیل فوریه وارد نشود، و حداکثر گام زمانی برابر $1\mu s$ تعیین شده است تا نمونه‌برداری تا هارمونیک صدم یعنی $100kHz$ به درستی انجام شود:

```
1 .tran 1u 6m 1m 1u
2 .FOUR 1kHz 100 V(out)
```

محل سری شدن منبع نویزی: در این مدار تنها یک مقاومت وجود دارد که مقدار جریان منابع جریان را تعیین می‌کند و آن R_3 است که به همراه ترانزیستور اتصال دیودی Q_4 جریان مرجع را می‌سازد.

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی	0.074%	باید کمتر از 0.08% باشد
مدار فیدبک‌دار، با منبع نویزی سری شده	0.39%	باید کمتر از 1% باشد

علت افزایش THD در حضور نویز اولاً بخاطر این است که دستور FOUR دامنه سیگنال را در فرکانس‌های هارمونیک اندازه می‌گیرد و از آنجا که توان نویز روی تمام طیف فرکانسی پخش شده است، بخشی از آن در همین فرکانس‌ها قرار می‌گیرد و در محاسبه وارد می‌شود. بنابراین کمیت گزارش شده در این حالت عملاً $THD + N$ است.

دوم و مهم‌تر، این است که نویز سری شده با R_3 مستقیماً جریان مرجع را دستخوش تغییر می‌کند و چون تمام منابع جریان مدار آینه همین مرجع هستند، جریان تمام طبقات به‌طور هم‌زمان تغییر می‌کند. این شامل جریان دم زوج تفاضلی و در نتیجه g_m طبقه ورودی، جریان شاخه کسکود، و مهم‌تر از همه جریان زنجیره بایاس طبقه خروجی است. از آنجا که جریان Q_{12} گستره ولتاژ ضرب‌کننده V_{BE} و در نتیجه جریان سکون طبقه خروجی را تعیین می‌کند، و طبقه خروجی این مدار با جریان سکون بسیار کم کار می‌کند، ناحیه گذر از صفر نسبت به این جریان حساسیت بالایی دارد. بنابراین نویز مرجع باعث نوسان نقطه گذر از صفر و تولید اعوجاج واقعی می‌شود. این خطا داخل حلقه فیدبک تزریق می‌شود و به نسبت $(1 + a.f)$ کاهش می‌یابد، اما به‌طور کامل حذف نمی‌شود.

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه


$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.


روش آزمون و محاسبه $PSRR$

رپل منابع تغذیه به این شکل تعریف شد که V_{CC} با تناوب 10ms میلی‌ثانیه 10mV ولت به صورت مثالی نوسان می‌کند (همین دستور پیشنهادی پایین فقط به جای 12V ولت حول 10V ولت). تغییرات ولتاژ خروجی با خاموش کردن منبع ورودی و اندازه‌گیری فاصله قله تا دره نوسانات مثالی نقطه کار خروجی صورت گرفت و در نهایت $PSRR = 20 \log \left(\frac{10\text{mV}}{\Delta V_{\text{out}}} \right)$ محاسبه شد. نمونه منبع پیشنهادی:


```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون $PSRR$ 

شکل ۶: شکل موج V_{EE} با همان رپل 10mV و در جهت مخالف V_{CC}



شکل ۵: شکل موج V_{CC} دندانه‌اره‌ای با رپل 10mV پیک‌تا‌پیک و تناوب 10ms



شکل ۷: شکل موج خروجی $V(out)$ در حالت $V_{in} = 0$; نوسان مثلثی به دامنه $2/08\mu V$ پیک تاپیک حول نقطه کار $-4/869mV$

پارامتر	مقدار
V_{ripple}	$10mV$
ΔV_{out}	$2\mu V$
$PSRR$	$73/98dB$

توضیح کوتاه درباره عملکرد مدار در برابر رپل منبع تغذیه: مقدار $PSRR$ برابر $73/98dB$ به این معناست که رپل منبع تغذیه پیش از رسیدن به خروجی حدود 5000 برابر تضعیف می شود. عملاً نقطه کار خروجی از $-4/87mV$ تنها به اندازه حدود یک میکروولت در هر جهت جابه جا می شود که در مقایسه با دامنه سیگنال مفید $8V$ ناچیز است. یکی از عوامل تضعیف طبقه ورودی تفاضلی است که تغییرات مشترک روی دو شاخه خود را حذف می کند و مهم ترین عامل فیدبک منفی است؛ هر انحرافی که رپل تغذیه در خروجی ایجاد کند یک خطای داخل حلقه محسوب می شود و به نسبت $(1 + a.f)$ کاهش می یابد. از آنجا که فرکانس رپل برابر $100Hz$ و بسیار پایین تر از پهنای باند حلقه است، فیدبک این رپل را سرکوب می کند. کمینه شکل موج خروجی در لحظه $5ms$ رخ می دهد، یعنی همان لحظه ای که V_{EE} کمینه است؛ بنابراین سهم غالب در انتقال رپل به خروجی از سمت ریل منفی است.

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه گیری باید به طور کامل توضیح داده شود.


محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

$$I_{Q1} = 52.35\mu A \rightarrow r_{\pi 1} = 200 \times \frac{26m}{52.35\mu} \approx 99.33 k\Omega$$

$$R_{in,ol} = 2r_{\pi 1} \approx 200k\Omega \rightarrow R_{in} = (1+\beta) \times 200k = 33.6 M\Omega$$

نتایج شبیه سازی مقاومت ورودی تفاضلی

برای اندازه گیری مقاومت ورودی تفاضلی، از نسبت ولتاژ ورودی به جریان گذرنده از مقاومت R_1 تحلیل ac گرفته شد تا قبولی شرط پروژه در بازه فرکانسی مورد نظر مشهود باشد.



شکل ۸: اسکریین شات مربوط به فرکانس ۱ کیلوهرتز است، مقدار وارد شده در فرم پایین مربوط به فرکانس های زیر ۱۰۰ هرتز است.

مقدار نهایی:

• $R_{in,diff} : 35/4 M\Omega$

• وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه گیری کنید و با شرط

$$R_{out} < 50\Omega$$

مقایسه نمایید. روش شبیه سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

در محاسبات زیر فرض شده است که پایه ترانزیستورهای درایور از نظر سیگنال کوچک زمین است، در حالی که شبکه بایاس در عمل شناور بوده و تا حدی همراه گره خروجی حرکت می کند؛ به همین دلیل مقدار شبیه سازی شده اندکی با تخمین دستی تفاوت دارد.


$$R_{L \text{ حذف}}: I_{Q8}, I_{Q21} \ll 1 \rightarrow r_{08}, r_{021} \gg 1$$

$$\text{O.L.} \rightarrow R_{out} = r_{e19} \parallel r_{e11} = \frac{1}{2} \times \frac{26m}{I_{Q9}} = \frac{13m}{0.449m} \approx 28.9\Omega$$

$$R_{out, c-l.} = \frac{28.9}{1+af} \approx 0.17\Omega$$

نتایج شبیه سازی مقاومت خروجی

بار از گره خروجی جدا شد، مقدار ورودی برابر صفر قرار داده شد و یک منبع جریان تست با اندازه ۱ به گره خروجی اعمال شد و مقاومت خروجی از نسبت ولتاژ گره خروجی به این جریان به دست آمد.



مقدار نهایی:

- $R_{out} : 28.9m\Omega$
- وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.



آماده سازی فایل صوتی و توضیحات لازم

با استفاده از اسکرپت پایتون فایل wav. داده شده در پروژه به فایل تک کاناله با نرخ نمونه برداری ۴۴۱۰۰ هرتز تبدیل شد و پیک دامنه اش روی ۳.۰ ولت تنظیم شد.

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: audio.wav
- نام فایل خروجی: output.wav
- fft فایل ورودی و خروجی



توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping: با توجه به اینکه پیک دامنه ورودی روی ۳۰ ولت تنظیم شده بود و بهره مدار ۲۱ است خروجی دچار clipping نشده و سیگنال ورودی به درست تقویت می شود. فایل های تحویلی این بخش:

● audio.wav

● output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left[\frac{\text{Cost} - 200}{5} \right]$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۲۰	۵	۱۰۰
مقاومت	۱۰	۱۰	۱۰۰
خازن	۰	۴۰	۰
هزینه کل			۲۰۰

نتایج:

- هزینه کل مدار: ۲۰۰
- آیا از سقف هزینه عبور کرده‌اید؟ خیر
- مقدار جریمه در صورت وجود: ندارد

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:


- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	$17V_{pp}$
راندمان	$> 70\%$	$73/89\%$
$ V_{out,DC} $	$< 100mV$	$-4/87mV$

موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: $407mV$
- شکل موج خروجی در این حالت: سینوسی کامل
- نتیجه نهایی بخش امتیازی: قبول و کامل



خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت تر بود؟
- اگر بعضی مشخصات به طور کامل برآورده نشده اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می کردید؟

نتیجه گیری نهایی

مهم ترین چالش این فاز آن بود که افزودن طبقه خروجی، بهره قبلی را به دلیل اثر بارگذاری تضعیف می کرد. نتیجه آن افت حدود 37dB در بهره حلقه باز بود و دقیقاً همین بهره حلقه باز است که فیدبک برای تمیز کردن اعوجاج طبقه خروجی به آن نیاز دارد. راه حل، افزودن یک بافر (Q_{17}) میان گره پرامپدانس و شبکه بایاس طبقه خروجی بود. این ترانزیستور نه بهره ای اضافه می کند و نه جریانی به بار می دهد، بلکه تنها دو نیاز متضادی را که سر یک گره جمع شده بودند از هم جدا می کند: نیاز به امپدانس بالا برای بهره، و نیاز به جریان دهی برای بایاس و درایو.

سخت ترین بخش: سخت ترین بخش THD بود. اندازه گیری اولیه مقدار 0.36% را نشان می داد و برداشت نخست آن بود که طبقه خروجی اعوجاج تولید می کند اما با جداسازی طبقه خروجی و راندن آن با یک منبع ایده آل مشخص شد اعوجاج آن در حالت حلقه باز تنها 0.067% و زیر حد مجاز است. در نهایت این مشکل با کم کردن جریان دم طبقه تفاضلی و در نتیجه جریان رسانی درست به قسمت کسکود حل شد. این راه حل مشکل THD را حل کرد، ۵ واحد در هزینه صرفه جویی کرد و به دلیل استفاده از فیدبک تاثیر چندانی بر بهره نداشت.

تمام مشخصات خواسته شده پروژه برآورده شده اند و هزینه نهایی مدار برابر ۲۰۰ واحد یعنی دقیقاً در سقف مجاز و بدون جریمه است.

داشتن زمان و هزینه بیشتر منجر به بهبود هدروم سمت مثبت میشد. اندازه گیری نشان داد سوینگ مثبت در $+8/58\text{V}$ محدود می شود و عامل آن اشباع ترانزیستور کسکود Q_4 است، با یک شبکه بایاس دقیق تر برای V_{Bias} که همزمان هدروم Q_{16} را نیز حفظ کند، می شد سوینگ متقارن بیشتری به دست آورد.