





CAD HW4

311510182 李旻臻



- Lab1



- Lab2



● Lab3



● What you have learned from this homework

學習如何寫 verilog-AMS 和操作類比模擬的 tool。

前面 lab1 和 lab2 是在操作 tool 上遇到蠻多問題的，但透過同學的幫助都有順利解決，而在 lab3 則卡在 code 語法上的問題，因為對類比電路不夠熟悉，所以寫不出來，幸好最後有順利解決，而且也因此學到了更多類比相關的知識，也更慶幸自己沒有走類比領域。

● Questions and solutions

1. Gnd library 有 error
→ 在接線時講義上寫 gnd 是用 basic library，但實際上是 analog library 裡的
2. 圖形跑不出來，一直報 error
→ Tool 不夠智能，需要我們手動把 code 貼到 tool 裡
3. 為什麼 lab3 模擬出來的 input 訊號會是水平線？
→ 模擬的點不能選在 input 的接點上，要選在 wire 上才会有正確結果
4. 不會用 verilog-AMS 寫 comparator
→ 請教同學以及上網查後，學到了新語法 cross，cross 是模擬事件，當事件發生後會做後面描述的事情。