Final Project: Pipeling CPU Design

110學年度第2學期

組別: 第34組

班級: 資訊二乙

組員 1: 10927207 蒲品憶

組員 2: 10927234 吳凱鈺

組員 3: 10927256 姜美羚

一、設計重點說明

利用 Single Cycle 的架構,將其切分成 5 個階段,此時每個階段將可以 分別執行該階段之功能,不會互相干擾,藉由此技巧,達成 Pipeling CPU 的設 計目的。

add、sub、or、and、sll、slt、divu 等7道指令皆依照上次的 midterm Project,但是divu有改,因為這次除法指令只會進來一次,使用另外寫的 count 來計算,從零開始,每做一回合就加一,直到加到 32。到達第 32 次之前都要做除法並且每次都要記錄過程中的除數、商數和餘數,直到做到第 32 次輸出計算結果,放至 HiLo 暫存器。IF/ID、ID/EX、EX/MEM 以及 MEM/WB 都是我們自己寫的,裡面會暫存 control Unit 解碼後的控制訊號,以及保留一些上一層的計算結果。這樣,當有新的指令進入時,前一指令的相關訊息才會被保留且得以傳遞到下一個階段。register file 跟 memory 是參考 CH4-2 的程式碼沒有變。由於 ori 指令需要做無號數擴充後的值,然後將選擇結果存在 ID/EX 的 register 中 ,因為要判斷訊號所以我們也多加了一個 ExtendSel 在 control Unit,用來控制是要選擇無號數擴充值或是有號數擴充值。

另外,跟課本上的 datapath 有些許不同的是,我們的 Zero 並不是從 ALU 輸出,而是另外寫一個 module 判斷是否要做跳躍指令(branch),並將結果 存到 EX/MEM 。進入下一層後,才再跟控制訊號 Branch 做 AND,告訴 PCSrc 是否要 branch。

我們將 jump Mux 放在第一層,由於我們要到第二層才會解譯指令, control unit 才會給出此指令是否為 jump 的控制訊號,送回第一層的 jump Mux,等下一次的 clk 敲起來時,才會 JUMP。

二、 結果

Icarus Verilog 驗證結果


```
O, reading data: Mem[
O, reading data: Mem[
O, reg_file[ 0] =>
O, reg_file[ 0] =>
O, PC:
O, NOP
                                                                           x] => x
0] => 2385444864
0 (Port 1)
0 (Port 2)
 1, reading data: Mem[
1, reg_file[17] =>
1, reg_file[15] =>
1, PC: 4
1, LW = ##F##
                                                                         4] => 305201159
2 (Port 1)
21 (Port 2)
 2, reading data: Mem[
2, reg_file[17] =>
2, PC: 8
2, BEQ
 3, reading data: Mem[
3, reg_file[0] =>
3, reg_file[0] =>
12, PC: 12
3, NOP in modelsim...
                                                                           2] =>
0 (Port 1)
0 (Port 2)
                                                                                                                    256
 5, reg_file[15] <= 4, PC: 16
4, NOP
                                                                      256 (Write)
 5, reading data: Mem[
5, PC: 36
5, NOP
                                                                                                       38834210
                                                                              36] =>
6, reading data: Mem[
6, reg_file[18] =>
6, reg_file[16] =>
6, PC: 40
6, wd: 0
                                                                                                            606336
                                                                           3 (Port 1)
1 (Port 2)
```

IF NOP	ID	EX	MEM	WB	
LW	NOP				
BEQ	LW	NOP			[因為 BEQ 會造成 DataHazards]
NOP	NOP	NOP	BEQ	LW	[所以需要三個 NOP 進來]
SUB	NOP	NOP	NOP	BEQ	[BEQ 跳到 SUB]

IF	ID	EX	MEM	WB	
SLL	SUB	NOP	NOP	NOP	
J	SLL	SUB	NOP	NOP	[因為J會造成 DataHazards]
NOP	J	SLL	SUB	NOP	[所以需要一個 NOP 進來]
OR	NOP	J	SLL	SUB	[因為 OR 會造成 DataHazards]
NOP	NOP	OR	NOP	J	[所以需要兩個 NOP 進來]

```
124] => 911212548
2 (Port 1)
19 (Port 2)
 13, reading data: Mem[
13, reg_file[17] =>
13, reg_file[13] =>
13, PC: 124
14, reg_file[18] <=
14, reading data: Mem[
14, reg_file[18] =>
14, reg_file[16] =>
14, PC: 128
14, ORI
                                                                          3 (Write)
                                                                          128] =>
3 (Port 1)
1 (Port 2)
15, reading data: Mem[
15, reg_file[ 0] =>
15, reg_file[ 0] =>
15, PC: 132
15, NOP
                                                                         2] =>
0 (Port 1)
0 (Port 2)
                                                                                                                 256
17, reg_file[13] <=
16, PC: 136
16, NOP
                                                                     256 (Write)
17, reading data: Mem[
17, PC: 140
17, NOP
                                                                           140] => 2886860824
18, reg_file[16] <=
18, reading data: Mem[
18, reg_file[18] =>
18, PC: 144
18, SW = X.odocx
                                                                          7 (Write)
144] => 31653915
3 (Port 2)
19, reading data: Mem[
19, reg_file[15] =>
19, reg_file[ 3] =>
19, PC: 148
19, wd: 0
19, DIVU
                                                                     148] =>
256 (Port 1)
3 (Port 2)
```

LW	NOP	NOP	OR	NOP	
ORI	LW	NOP	NOP	OR	[因為 ORI 會造成 DataHazards]
NOP	NOP	NOP	ORI	LW	[所以需要三個 NOP 進來]
SW	NOP	NOP	NOP	ORI	
DIVU	SW	NOP	NOP	NOP	



```
54, reading data: Mem[
54, PC: 288
54, wd: 0
                                                                2881 =>
                                                                                  32786
                        54, MFHI
                        55, reading data: Mem[
55, PC: 292
                                                               2921 =>
                        55, wd:
                        55, MFLO
control_single unimplemented opcode x
                       56, reg_file[ x] => 56, reg_file[ x] => 56, PC: 296
                                                                x (Port 1)
                                                               x (Port 2)
                        57, PC:
                        58, reg_file[17] <=
59, reg_file[16] <=
                                                               1 (Write)
                                                              85 (Write)
                       58, PC:
59, PC:
                       60, PC:
                             PC:
                       61,
                       62. PC:
                       63, PC:
                       64, End of Simulation
```

最後算出除法結果,256 除以 3 ,商為85 餘 1 。

LW:

1: 從 instruction memory 取值

2: 解譯指令碼

3: 執行

4: 進 data memory 取值

5: 將值存回 register

BEQ:

2: 從 instruction memory 取值

3: 解譯指令碼

4: 判斷是否滿足 eq 且為 beq 指令

5: 為跳躍指令 branch 且跳躍條件成立時執行

6: X

SUB:

6: 從 instruction memory 取值

7: 解譯指令碼

8: 執行

9: X

10: 將值存回 register

SLL:

- 7: 從 instruction memory 取值
- 8: 解譯指令碼
- 9: 執行
- 10: X
- 11: 將值存回 register

J:

- 8: 從 instruction memory 取值
- 9: 解譯指令碼,執行無條件跳躍
- 10: X
- 11: X
- 12: X

OR:

- 10: 從 instruction memory 取值
- 11: 解譯指令碼
- 12: 執行
- 13: X
- 14: 將值存回 register

LW:

- 13: 從 instruction memory 取值
- 14: 解譯指令碼
- 15: 執行
- 16: 進 data memory 取值
- 17: 將值存回 register

ORI:

- 14: 從 instruction memory 取值
- 15: 解譯指令碼
- 16: 執行
- 17: X
- 18: 將值存回 register

SW:

- 18: 從 instruction memory 取值
- 19: 解譯指令碼
- 20: 執行
- 21: 進 data memory 取值,將值存入 data memory
- 22: X

DIVU:


19: 從 instruction memory 取值

20: 解譯指令碼

經過。。。32 次之後,進行 MFHI、MFLO 指令

兩到指令在各自經過4次後,得到結果 商為85 餘為1

waveform 結果




pc: 0 4 8 12

Signals	Waves-									
Time	<u>, </u>	9 ns	18	ns		27 r	ns		6 ns	П
clk=0										
Operation[5:0] =34	32	0			32			34		
pc[31:0] =12	0	4			8			12		
instr[31:0] =0	2385444864	305201159			0					
rfile_rd1[31:0] =0	0	2						0		
rfile_rd2[31:0]=0	0	21			2			0		

pc: 16 36 40 44




pc: 48 108 112 116



pc: 120 124 128 132



pc: 136 140 144 148



pc: 152 156 160 164




pc: 168 172 176 180



pc: 184 188 192 196




pc: 200 204 208 212



pc: 216 220 224 228



pc: 232 236 240 244




pc: 248 252 256 260



pc: 264 268 272 276



pc: 280 284 288 292




pc: 296 x



Waves						
585 ns	594 ns		612 ns	621 ns	630 ns	639 n
XXX						
XXX	XXX	XXX	xxx	xxx	xxx	
xxx						
xxx						
XXX						
	XXX XXX XXX XXX	505 RP 594 RP 594 RP 2000 SOOK 300K 300K 500K	588 RP 594 RB 603 RP 60	505 pp 504 pp 603 pp 603 pp 612 pp 603 pp 612 pp 603 pp 612 pp 603 pp 612 pp 612 pp 613 pp 61	555 RP 554 RP 603 RB 612 RP 622 RP 623 RB 613 RB 612 RP 622 RP 622 RP 623 RB 613 RB 61	588 RP 594 RP 603 RP 612 RP 621 RP 630 RP 500X 500X 500X 500X 500X

三、流程圖



四、心得感想

這次的作業有點困難,在接線及 debug 花了很久的時間,很難想像他到底是怎麼接的,就算有課本的 datapath 的圖可以參考,接線的過程還是非常坎坷。由於這是 pipeline 的 CPU,每一道指令,在每一個階段中都只會執行一小部分,所以在 debug 看哪裡線沒有接好或是有沒有送對訊號時,我們只能依靠wavefrom,一個一個的去推敲和檢查,他每個階段是不是都是對的。

pipeline 的 CPU,在聽老師上課的時候,感覺好像沒有什麼,好像只要把訊號送過去,把線和元件照著 datapath 的圖接一接,這樣就好了。結果沒想到,實際執行時,遇到了很多困難,要考慮的東西很多,像是 CLK 以及如何保留上一層的訊號.....,還有使用 nop 來處理 DataHazards 問題。寫的過程中,其實也沒有很了解自己在寫什麼,但等到完成的那一刻,重新檢視一次code,才完全清楚整個架構,以及明白 pipeline CPU 的執行過程。

儘管過程中,困難重重,但有耐心的一一克服後,完成了 final project,除了覺得開心,也在過程學到了很多東西。

五、分工方式

監督(複審): 姜美羚

Word 檔: 蒲品憶

ppt 架構圖: 吳凱鈺

程式設計:姜美羚、吳凱鈺、蒲品憶