# 14 位 1GSPS 采样率 I/Q 输入的

## 数字下变频器设计

# Geometry Driven Image Color Editing Methods and Application

学生姓名:	崔靖骋
学 号:	19309023
院 系:	电子与信息工程学院
专 业:	微电子科学与工程
指导教师:	XX 教授

时间:二〇二三年三月二十七日

## 表一 毕业论文开题报告

#### 论文(设计)题目:

14 位 1GSPS 采样率 I/Q 输入的数字下变频器设计

## 国内外关于本选题的研究现状、水平和发展趋势,选题研究的目的和意义等:

软件无线电(Software Defined Radio)技术自提出到如今不断发展进步,因为它的开放性强,兼容性高,在航空航天,多频段、多用户、多模兼容以及互联系统有着广泛的应用前景 [1]。ReportLinker 预测软件无线电市场规模有望在 2027 年前增长至 1250 亿美金 [2]。软件无线电技术的核心思想是将数模/模数转换部分(ADCs/DACs) 尽量设计接近射频天线,集中使用数字信号处理(DSP)技术实现通信的大部分模块 [3]。对于当下时兴的高分辨率宽带高速 ADCs 设计,信号的采样频率往往到达了 GSPS(每秒千兆次采样)量级 [4],[5],高采样率带来的庞大数据会使后续数字信号处理的时间与功耗大大增加。而数字下变频器(DDC,Digital Down Converter)可以通过从射频到基带的频率搬移和抽取滤波实现信号的降采样,从而高效地降低数字信号处理的计算量 [6]。

针对当下高性能的 ADCs 设计,本次目标设计 14 位输入的 1GSPS 采样率数字下变频器。并考虑到无线电系统传输通常使用一对正交信号以避免带外和带内干扰信号 [7],设计该数字下变频器同时支持实数或复数的输入。该变频器可直接与 ADCs 连接,降低信号的采样率。

在降低信号采样率的同时,数字下变频器应该能够保证信号信息的完整和真实。信噪失真比(SNDR)与无杂散动态范围(SFDR)是衡量数据转换器性能的关键指标 [8],本次设计以输出信号 SNDR 与 SFDR 损失作为信号是否保真的关键依据。目标达到实输入的 SNDR 损失小于 0.3dB, 复输入的 SNDR 损失小于 3.5dB。

#### 选题研究的计划进度及可行性论述等:

本次选题计划先完成各模块功能与总体结构的设计方案,随后完成总体的 MAT-LAB 仿真。仿真完成设计的功能与性能后,使用 Verilog 硬件描述语言完成总体的 RTL 设计,并最后综合实现,使用 FPGA 进行验证。

截至目前,已完成了该数字下变频器的整体设计方案(数字变频器框架如下图2-1),确定了总体包含变频模块(FTS),滤波模块(FS),增益补偿模块(GS)和控制寄存器堆,并设计由 SPI 通信协议与控制寄存器堆通信,完成对数字下变频器的相关配置。

并且,设计已经通过了 MATLAB 的初步仿真,仿真采用射频正弦信号作为输入,得到了最高 16 倍降频的基频正弦信号,验证了方案的功能可行性。同时,按照 MATLAB 的仿真思路,完成了 RTL 的实现,使用 Vivado 进行模拟仿真后,将 MATLAB 仿真与 RTL 仿真的输出码值对比发现完全一致,验证了使用 MATLAB 仿真的可行性。计划下一步在 MATLAB 仿真环境下,通过调整各模块参数与滤波器设计实现最终目标性能。

#### 毕业论文(设计)撰写提纲:

第一章,绪论:分析选题相关的研究现状和发展趋势,介绍选题的意义,并介绍本次设计的目的。

第二章,总体设计方案: 从整体到模块地介绍该数字下变频器的设计方案,介绍各模块原理与理论知识,介绍整体的设计思路。

第三章, MATLAB 设计的功能实现:介绍 MATLAB 仿真实现的方式,展示 MATLAB 功能仿真结果,并分析 MATLAB 代码描述的可实现性。

第四章,基于 MATLAB 仿真的性能提升:介绍 MATLAB 的性能算法,主要描述基于仿真的参数调整方案和滤波器设计。

第五章,基于 Verilog 的 RTL 实现:介绍各个模块的 RTL 实现方式,主要介绍 RTL 实现的具体方法,介绍针对面积与速度考虑下的 RTL 的实现。

第六章, FPGA 验证:介绍最终使用 FPGA 综合实现后的具体功能与性能,介绍 FPGA 板通信实现数字下变频模块的不同工作模式的配置。

#### 参考文献:

- [1] "软件无线电的研究现状综述 / Introduction on Recent Study on Software Radios." 2011. 计算机测量与控制 / Computer Measurement & Control, no. 10: 2332.
- [2] Telecomworldwire. 2022. "Software Defined Radio Market Expected to Grow to 12.5 Bn by 2027, According to ReportLinker," November 21.
- [3] W. A. Abu-Al-Saud and G. L. Stuber, "Efficient sample rate conversion for software radio systems," in IEEE Transactions on Signal Processing, vol. 54, no. 3, pp. 932-939, March 2006, doi: 10.1109/TSP.2005.861737.
- [4] W. Jiang, Y. Zhu, M. Zhang, C.-H. Chan and R. P. Martins, "A Temperature-Stabilized Single-Channel 1-GS/s 60-dB SNDR SAR-Assisted Pipelined ADC With Dynamic Gm-R-Based Amplifier," in IEEE Journal of Solid-State Circuits, vol. 55, no. 2, pp. 322-332, Feb. 2020, doi: 10.1109/JSSC.2019.2948170.
- [5] C. -H. Chan, Y. Zhu, W. -H. Zhang, S. -P. U and R. P. Martins, "A Two-Way Interleaved 7-b 2.4-GS/s 1-Then-2 b/Cycle SAR ADC With Background Offset Calibration," in IEEE Journal of Solid-State Circuits, vol. 53, no. 3, pp. 850-860, March 2018, doi: 10.1109/JSSC.2017.2785349.
- [6] D. Datta, P. Mitra and H. S. Dutta, "FPGA-Based Digital Down Converter for GSM Application," 2020 IEEE VLSI DEVICE CIRCUIT AND SYSTEM (VLSI DCS), 2020, pp. 299-299, doi: 10.1109/VLSIDCS47293.2020.9179939.
- [7] K. Martin, "Complex signal processing is not complex," ESSCIRC 2004 29th European Solid-State Circuits Conference (IEEE Cat. No.03EX705), 2003, pp. 3-14, doi: 10.1109/ESSCIRC.2003.1257061.
- [8] Xilinx® Zynq® Zynq UltraScale+ RFSoC WP509: "理解 RF 采样数据转换器的关键参数"(website download page)

学生签字:	年	月	Е
1 1 .		/ 1	

指导教师意见:

同意开题

1. 同意开题 2. 修改后开题 3. 重新开题

指导教师签名:

年 月 日




图 0-1 DDC 总体结构

## 表二 毕业论文过程检查记录表

## 指导教师分阶段检查论文的进展情况(要求过程检查记录不少于3次)

## 第一次检查

学生总结:

在这一阶段, XXX 工作基本完成, 主要在如下几个方面:

指导教师意见:

论文完成情况良好。

## 第二次检查

学生总结:

• • •

指导教师意见:

...

## 第三次检查

学生总结:

...

指导教师意见:

...

第四次检查	
学生总结:	
指导教师意	意见:
W. H. kk H	<i>₽</i> □ □
学生签名:	年月日
指导教师签名:	年 月 日
10 0 37/4 22 11	, 1 )1 H
	指导教师意见:
冶体会出桂加	1、按计划完成,完成情况优秀:( )
总体完成情况	2、按计划完成,完成情况良好:( )
	3、按计划完成,完成情况中等:( )
	4、基本按计划完成,完成情况及格:( )
	5、完成情况不及格: ( )
	指导教师签名:
	   日期 <b>:</b>
	H /774*

## 表三 毕业论文(设计)答辩情况登记表

答辩人	崔靖骋	专业	微电子科学与工程
论文(设计)题目	14	4位1G	GSPS 采样率 I/Q 输入的数字下变频器设计
答辩小组成员			
答辩记录:			
,,,,,=,,			
记录人签名:			年 月 日

## 学术诚信声明

本人郑重声明: 所呈交的毕业论文(设计),是本人在导师的指导下,独立进行研究工作所取得的成果。除文中已经注明引用的内容外,本论文(设计)不包含任何其他个人或集体已经发表或撰写过的作品成果。对本论文(设计)的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本论文(设计)的知识产权归属于培养单位。本人完全意识到本声明的法律结果由本人承担。

作者签名:

日期: 年月日

论文题目: 14 位 1GSPS 采样率 I/Q 输入的数字下变频器设计

专业: 微电子科学与工程

学生姓名: 崔靖骋

学 号: 19309023

指导教师: XX 教授

## 摘要

摘要内容应概括地反映出本论文的主要内容,主要说明本论文的研究目的、内容、方法、成果和结论。要突出本论文的创造性成果或新见解,不要与引言相混淆。语言力求精练、准确,以300—500字为宜。

要开始一个新的段落,在 LaTex 源文件里面就是增加一个空行。

关键词: 研究目的,研究方法,创新性成果,独特见解

#### **ABSTRACT**

Title: Geometry Driven Image Color Editing Methods and Application

**Major:** Communication Engineering

Name: Cui Jingcheng

**Student ID:** 19309023 **Supervisor:** Prof. XX

#### **ABSTRACT**

Image color editing is one of the most generous image processing tasks, which borrows one image's color characteristics to another so that the color appearance of these two images are visually similar. This is a process to change image color style to another specified style. Color editing techniques can adjust the image's color and its artistic style, according to the needs of different applications, e.g. film production, photo processing and web design. The key problem is how to achieve a satisfied color editing result and preserve the contents of the source image well.

In this paper, we discover many edge-aware smooth methods and non-linear color mapping based color transfer methods in literature. Combined with geometric target region extraction and correction operation, we present two methods to achieve visually satisfied interactive edge-aware image color editing results. One is color distribution mapping based on multi-scale gradient-aware decomposition, and the other is interactive image color transfer based on multi-cue manipulation. The color distribution mapping decomposes the image editing issue into image color edge preservation and color transfer. First, input image is decomposed into multiple detail layers and base layers using edge-preserving WLS operator.

**Keywords:** Image Editing, Edge Preserving, Color Mapping, Color Clustering, Image Inpainting

# 目录

第1章	引言 1
1.1	选题背景与意义 1
1.2	国内外研究现状和相关工作
1.3	本文的研究内容与主要工作
1.4	本文的论文结构与章节安排1
第2章	数字下变频器总体设计 3
2.1	数字下变频器项层设计
2.2	变频模块设计方案
2.3	滤波模块设计方案
2.4	增益补偿模块设计方案16
第3章	基于 MATLAB 的数字下变频设计与仿真 17
3.1	基础理论与仿真工具17
3.2	输入仿真 20
3.3	变频模块仿真 20
3.4	滤波模块仿真 22
3.5	增益补偿模块仿真
3.6	MATLAB 仿真总结
参考文章	献27
相关的	科研成果目录 29
致谢 .	
附录 A	补充更多细节 33
附五	A.1 附录里的图 33
附五	A.2 附录里的表格 34
附在	A.3 附录里的公式 34
附录 B	多附录
附I	3.1 多附录 35

## 第1章 引言

引言是论文正文的开端,应包括毕业论文选题的背景、目的和意义;对国内外研究现状和相关领域中已有的研究成果的简要评述;介绍本项研究工作研究设想、研究方法或实验设计、理论依据或实验基础;涉及范围和预期结果等。要求言简意赅,注意不要与摘要雷同或成为摘要的注解。

## 1.1 选题背景与意义

图像颜色编辑 ……

### 1.2 国内外研究现状和相关工作

近年来, ……;

### 1.2.1 基于统计的颜色映射方法

两级标题之间要有过渡性文字。可以通过一段话引出下面的文字或者对本章 内容概括。论文中凡非正式参考文献以外的资料,应以脚注的方式注明<sup>①</sup>。

## 1.3 本文的研究内容与主要工作

本文在数字几何处理方法基础上,研究了……

## 1.4 本文的论文结构与章节安排

本文共分为五章,各章节内容安排如下:

①大家要养成添加脚注的好习惯

## 第2章 数字下变频器总体设计

数字下变频器的设计需要综合考虑多个因素,如电路结构、信号处理算法以及模块间的协调等方面。本章将主要介绍数字下变频器的总体设计方案,包括项层设计、变频模块设计、滤波模块设计以及增益补偿模块设计,为使用该设计的用户介绍其基本的功能性能,和使用该变频器时不同的工作模式与配置。本章为最终的设计成果,具体的设计思路与参数考量将在后续的仿真章节进行详细介绍。

## 2.1 数字下变频器顶层设计

数字下变频模块(DDC)总体包含变频模块(FTS),滤波模块(FS),增益补偿模块(GS)和控制寄存器堆,如图2-1所示。DDC可以接收来自ADC的实数或复数中频信号,输出位宽相同的基频信号,并保证信号的主要信息完整,降低信号速率的同时维持信号的SNDR性能。下面介绍有关DDC的顶层设计。




图 2-1 DDC 总体结构

#### 2.1.1 整体功能与接口

按照处理顺序, DDC 的整体功能如下:

(1) **DDC 输入** DDC 接收来自 ADC 的信号,其输入共有两个信号传输通道: 当输入信号为复数时,通道一传输 14 位实部信号,通道二传输 14 位虚部信号;当 输入信号为实数时,通道一与通道二均传输相同的 14 位实数信号

- (3) FTS 处理 FTS 接收来自输入端的两路信号,混合 NCO 输出的两路 12 位信号,将信号频谱由中频搬移至基频处。最后输出两路 18 位复数信号。
- (2) FS 处理 FS 接收来自 FTS 的两路复数信号,通过配置的工作模式进行滤波和抽取,滤除信号的杂波并降低信号速率。最后输出两路 18 位复数信号
- (3) **GS** 处理 GS 接收来自 FS 的两路复数信号,对信号进行补偿与截位。最后输出两路 14 位复数信号,完成 DDC 的输出。

## 2.1.2 控制寄存器堆(Control Register)

系统通过 SPI 协议与数字下变频模块通信,通过对相关控制寄存器的读写完成对数字下变频模块的配置。表2-1介绍了具体的控制寄存器功能。

寄存器名	位宽	位名	功能
CRFTS	8	RST(CRFTS[7])	RST 上升沿时对 NCO 复位, 更新输出输出正/余弦函数的参数
		RCM(CRFTS[2])	1: FTS 采用实数信号输入操作; 0: FTS 采用复数信号输入操作;
		OWM(CRFTS[5:4])	00: FTS 中 NCO 模块采用零频率模式; 01: NCO 采用 1/4 频率模式; 10: NCO 采用可变频率模式
		RCM(CRFTS[6])	1: INPUT 不含有效信号; 0: INPUT 包含有效信号; (见后 2.2.4)
FTW	12	FTW[11:0]	设置 NCO 模块输出波形的频率 (二进制补码)
POW	12	POW[11:0]	设置 NCO 模块输出波形的初始相位 (二进制补码)
CRFGS	8	FM(CRFGS[7:5])	000:FS 模块仅使能 HB1; 001:FS 模块仅使能 HB1,HB2; 010:FS 模块仅使能 HB1,HB2,HB3; 011:FS 模块使能 HB1,HB2,HB3,HB4; 100:FS 模块使能 HB1,HB2,HB3,HB4,HB5
		GS(CRFGS[3])	0:GS 采用 0dB 补偿; 1:GS 采用 6dB 补偿;

表 2-1 控制寄存器功能

## 2.1.3 正弦波输入实例

下面通过简单的实数中频正弦波输入的实例说明各模块的输出,并展示 SNDR 性能的变化。该实例 NCO 模块使用可变频率模式,FS 模块五个半带滤波 抽取均使能。各模块的信号由 MATLAB 计算 FFT 与 SNDR(第二章中进行介绍),并绘制出频谱如图2-2.




图 2-2 各模块信号频谱

## 2.2 变频模块设计方案




图 2-3 FTS 总体结构

如图2-3,FTS 包含有 NCO 模块和 MIXER 模块,它可以接受 ADC 输出的中频信号,并通过混频将其搬移至基频附近后输出,搬移后可能存在多余的高频杂波和相应的幅度损失,交由后续模块进行处理。FTS 模块支持实数与复数有符号信号的输入,并由相关控制器配置不同的模式。

#### 2.2.1 数控振荡器 (NCO) 设计

FTS 模块混频使用的中频正/余弦信号由 NCO 产生。NCO 可以根据控制寄存器配置三种不同的工作模式(控制寄存器 CRFTS 的 OWM[1:0] 位控制),如下:

(1) 可变频率模式: 该模式下 NCO 可以产生频率可调节的中频信号,具体频率由输入信号的载波频率决定,该信号由 12 位的 FTW 与 POW 配置,精度固定。

FTW 与 POW 通过查找表的方式实现对该信号的配置。查找表储存频率为  $fs/(2^{12})$ Hz 初始相位为 0 的正弦与余弦信号。FTW 与 POW 控制 NCO 寻址查找表 以控制频率和相位。

FTW 为 12 位频率调节控制字, 计算方式如下:

$$FTW = Round(2^{12} \cdot Mod(fc, fs)/fs)$$
(2.1)

其中 fs 是采样频率, fc 是输入信号载波频率, Round 是四舍五入运算, Mod 是求余运算。当 FTW 为 0x800 就代表输出频率为-fs/2; 0x000 就代表了 fc 是 0。FTW 可以控制 NCO 产生频率从-fs/2 到 fs/2(不包含 fs/2)的正/余弦信号。

POW 是相位偏移控制字, 计算方式如下:

$$POW = Round(2^{12} \cdot Mod(\varphi, 2\pi)/\varphi)$$
 (2.2)

其中  $\varphi$  为初始相位值。当 POW 为 0x800 就代表初始相位为  $-\pi/2$ ; 0x000 就代表了初始相位是 0。POW 控制 NCO 产生初始相位从  $-\pi/2$  到  $\pi/2$  (不包含  $\pi/2$ ) 的正/余弦信号。

POW 与 FTW 一同决定查找表的寻址地址,地址运算方式为:

$$ADDR = FTW \cdot T_{clk} + POW \tag{2.3}$$

 $T_{clk}$  为复位后系统时钟周期数。ADDR 为对应的地址,通过该地址寻址查找表即可输出对应频率的正/余弦信号

- (2) 零频率模式: 该模式下 NCO 与 MIXER 将被绕过,一般在输入载波频率 为 0Hz 时使用该模式。
  - (3)1/4 频率模式: 该模式下 NCO 固定产生 fs/4Hz 的中频信号。

#### 2.2.2 混频器 (MIXER) 设计

混频器混合 ADC 输入的信号与 NCO 输出的信号,以达到消除 ADC 输入信号载波的目的。混频器根据控制寄存器决定进行实数信号输入混频或复数信号输入混频,且当 NCO 处于零频率模式时直接输出接收到的 ADC 输入信号。对于实数信号与复数信号输入,混频器将采用不同的混频操作。

对于实数信号输入,混频器仅接受来自 ADC 的一路实数信号进行两次乘法操作输出频谱搬移后的复数信号,操作如图2-4a。对于复数信号输入,混频器同时接受来自 ADC 的实部信号与虚部信号进行四次乘法操作与加减操作后输出,操作如图2-4b。控制寄存器(CRFTS 的 RCM 与 OWM[1:0] 位控制)根据具体的 ADC 输入决定最后混频器输出的结果,见图2-4。




图 2-4 混频器操作

#### 2.2.3 混频器的信号衰减与溢出

当混频器对实数信号混频搬移后,将会引入一个 6dB 的幅度衰减,这是由于在混频后,实数信号的负频谱(实数信号在正负频域包含一对共轭的频谱)经过搬移后在后被滤除。为了保证最终的信号不会浪费输出的位宽,在后面将引入一个增益补偿(GS)模块。具体见后 GS 模块设计方案

而当混频器对复数信号混频搬移时,其输出信号的最大理论值可能达到位宽量程的 1.414 倍(输入信号的实部虚部均达到位宽量程的最值时,NCO 输出信号相位为  $\pm \pi/4$ ),此时会发生溢出,影响数据的截位。为避免这种溢出,在复数信号混频时引入一个 3.06dB 的衰减(相当于信号的值衰减 0.707),引入衰减后 FTS 最终输出信号的值不会发生溢出且没有浪费输出位宽。

#### 2.2.4 模块接口与时序

模块接口宽度决定了 FTS 的量化精度。FTS 接收 ADC 输入的有符号 14 位 实数信号或 28 位复数信号 (实部虚部各 14 位); NCO 输出有符号 24 位复数信号 (实部虚部各 12 位); FTS 最终输出 36 位复数信号 (实部虚部各 18 位)。FTS 模块的各接口宽度固定,对于宽度较小的信号进行有符号位数扩展;由于 MIXER 模块最终输出信号的宽度小于运算后的实际位宽,将对其进行截位处理,保留需要的有效数据。

FTS 模块的时序如图2-11所示,下面进行介绍:

(1) 在复位前,系统会通过 SPI 总线按照先 POW 后 FTW 的顺序更新两个控制寄存器

- (2) 上述步骤完成后,NCO 会在 CRFTS 寄存器的 RST 位上升沿来临时复位,对 ADDR(查找表寻址地址)与 NCO out 进行更新
- (3) FTS 还需要接受 ADC 的输入信号与输入有效信号,当输入有效信号为高电平时 FTS 延时三个周期后输出有效数据,且 FTS 的输出准备信号同时拉高表示 FTS 输出有效。当 ADC 不含输入有效信号时,需将 CRFTS 的 Bit[6] 置 1,表示输入有效。




图 2-5 FTS 时序

## 2.3 滤波模块设计方案




图 2-6 FS 总体结构

如图2-6,FS 模块包含五组半带抽取滤波器,每组滤波器中包含一个有限脉冲响应滤波器(FIR)和一个二倍抽取模块。控制寄存器(CRFGS 的 FM[2:0] 位)控制这五组半带抽取滤波器的使能,除 HB1 一直使能外,系统可通过需求决定是否绕过另外四组半带抽取滤波器,对应 FS 不同的工作模式。

FS 模块接收到来自 FTS 的基频主信号,通过半带抽取滤波滤除中频多余的信号,以达到提高基频信号的 SNDR 性能并降低信号速率的目的。

## 2.3.1 有限脉冲响应 (FIR) 滤波器参数

在半带抽取滤波中使用差分方程实现的有限脉冲响应滤波器,其滤波系数 由查找表储存。输出根据该系数与相关输入由差分方程求得:

$$y_i = \sum_{j=0}^{N-1} c_j \cdot x_{i+j} \tag{2.4}$$

其中 y 为输出, x 为输入, c 为滤波器系数, N 是滤波器的阶数

对于 HB1 到 HB5 四组抽取滤波器中的 FIR 滤波器,其阶数和系数的位宽均有 所区别,下面给出它们具体的参数:




图 2-7 HB1 的频率响应

表 2-2 HB1 的系数

HB1 的滤波器系数	归一化系数值 C1	十进制系数值 (21-Bit)
C1,C55	-1.23977661132813e-05	-13
C3,C53	5.91278076171875e-05	62
C5,C51	-0.000197410583496094	-207
C7,C49	0.000518798828125000	544
C9,C47	-0.00117111206054688	-1228
C11,C45	0.00237083435058594	2486
C13,C43	-0.00441455841064453	-4629
C15,C41	0.00770473480224609	8079
C17,C39	-0.0128126144409180	-13435
C19,C37	0.0206422805786133	21645
C21,C35	-0.0329351425170898	-34535
C23,C33	0.0540647506713867	56691
C25,C31	-0.100069046020508	-104930
C27,C29	0.316250801086426	331613
C28	0.5000000000000000	524288
其他系数	0	0

如图2-7与表2-2,HB1 为 55 阶滤波器,在任何 FS 的工作模式下均使能该滤波器并进行一次二倍抽取。其系数位宽为 21 位。




图 2-8 HB2 的频率响应

表 2-3 HB2 的系数

HB2 的滤波器系数	归一化系数值 C1	十进制系数值 (21-Bit)
C2,C20	0.000675201416015625	177
C4,C18	-0.00532913208007813	-1397
C6,C16	0.0227470397949219	5963
C8,C14	-0.0741806030273438	-19446
C10,C12	0.306091308593750	80240
C11	0.5000000000000000	131072
其他系数	0	0

如图2-8与表2-3,HB2为21阶滤波器,根据工作模式决定是否使能。其系数位宽为19位。




图 2-9 HB3 的频率响应

表 2-4 HB3 的系数

HB3 的滤波器系数	归一化系数值 C1	十进制系数值 (21-Bit)
C2,C12	0.00511932373046875	671
C4,C10	-0.0469970703125000	-6160
C6,C8	0.291854858398438	38254
C7	0.5000000000000000	65536
其他系数	0	0

如图2-9与表2-4,HB3 为 13 阶滤波器,根据工作模式决定是否使能。其系数位 宽为 18 位。




图 2-10 HB4,HB5 的频率响应

C2,C12	0.00387573242187500	127
C4,C10	-0.0429077148437500	-1406
C6,C8	0.289031982421875	9471
C7	0.5000000000000000	16384
其他系数	0	0

表 2-5 HB4,HB5 的系数

如图2-10与表2-5,HB4与 HB5相同,都为13阶滤波器,根据工作模式决定是 否使能。它们系数位宽为16位。

#### 2.3.2 信号速率变化

输出信号的速率取决于滤波器使能的半带抽取滤波器组数,表2-6为抽取组 数的不同选择与对应的抽取速率和输出信号的速率。

抽取滤波器选择 HB1 HB1,HB2 HB1,HB2,HB3 HB1,HB2,HB3,HB4 ALL 抽取率 2 4 8 16 输出信号速率  $0.125 f_s$  $0.0625f_s$  $0.03125 f_s$  $f_s$  $0.5f_s$ 

32

表 2-6 抽取率与输出信号速率

#### 2.3.3 模块接口与时序

FS 模块接收来自 FTS 的 36 位复数信号(实部虚部各 18 位),并输出 36 位 复数信号给下一级。对于各半带滤波抽取的输出,均为 36 位的复数信号。

FS 模块的时序的关键在于五个半带滤波抽取模块,如图2-11所示为任意一个抽取滤波模块的时序图(五个模块的时序相同),下面进行介绍:

- (1) FIR 接收到上一级滤波抽取模块的 INPUT\_VALID\_FIR 信号后(HB1 接收 FTS 的 valid 信号),一般经过 2N 个周期输出滤波计算后的信号,同时 OUT-PUT\_VALID\_FIR 也拉高。N 为滤波器系数的个数。
- (2) Decimation 接收到 FIR 发送的 OUTPUT\_VALID\_FIR (INPUT\_VALID\_DEC) 信号后,在两个周期后输出信号二倍抽取的结果,并同时拉高 OUTPUT\_VALID\_DEC, 该信号也作为下一级滤波抽取模块的 INPUT VALID FIR 信号。
- (3) Decimation 同时将 CLK 信号的频率除以二输出,作为下一级滤波器的输入时钟。特别的,第一级滤波器的输入时钟为系统时钟。




图 2-11 FS 时序

## 2.4 增益补偿模块设计方案




图 2-12 GS 总体结构

如图2-12,GS 模块主要用于补偿在变频处理后信号损失的幅度值,其本质是一个二倍乘法器。控制寄存器(CRFGS 的 GS 位)控制是否使能二倍乘法,以决定进行 6dB 或 0dB 的幅度补偿。

一般的对于实数信号输入,因为负数频域的损失,需要进行 6dB 的幅度补偿; 而对于复数信号输入,一般选择 0dB 补偿,即不进行补偿操作。在幅度补偿之后, GS 模块同时完成信号的截位操作,输出规定位宽下的信号。

## 第3章 基于 MATLAB 的数字下变频设计与仿真

MATLAB 是一款强大的数学软件,也是广泛用于工程仿真的工具。在数字信号处理领域,MATLAB 可以帮助我们更好地进行仿真和分析,通过模拟出实际系统的行为来提高工作的效率和精度,从而帮助我们优化设计和减少开发成本。[1]

本章将介绍如何使用 MATLAB R2022b 进行数字下变频器的仿真,包括输入仿真、变频模块仿真、滤波模块仿真和增益截位仿真。通过这些仿真,我们可以更好地了解系统的性能和特性,从而得出最优解决方案。同时 MATLAB 的仿真是RTL 仿真前的预仿真,在 MATLAB 仿真中会模拟具体的数字电路结构来使仿真更贴近实际情况。

### 3.1 基础理论与仿真工具

在介绍具体模块的仿真之前,首先在本节对几个重要的基础理论进行简单的介绍,并介绍它们在 MATLAB 仿真中的实现方法。

#### 3.1.1 快速傅里叶变换(FFT)

快速傅里叶变换(Fast Fourier Transform,FFT)是一种基于离散傅里叶变换(Discrete Fourier Transform,DFT)的快速算法,本文采用基-2 算法,也称为库利-图基算法,该算法要求输入序列的长度为 2 的幂次方,具体的算法过程这里不进行介绍。

因为后续要基于 FFT 变换后的频谱进行相关的计算分析,所以我们期望变换后的频谱能更真实准确地反应信号的频域特性,也就是尽量避免非理想情况的发生。

FFT 假设获取的数据是一个周期信号的片段,即将有限长信号进行周期拓展,然后再进行周期信号的傅里叶谱计算。相当于 FFT 对原始的无线长信号进行了截断,当截断的信号不是目标信号的一个完整周期时,FFT 变换后,其频谱在真实频点周围存在大量的杂散成分,且频点最大值有一定幅度的下降(如图3-1),这就是典型的频谱泄露,是一种我们想要避免的非理想情况,在本次仿真中通过设置调整仿真参数,来获得目标信号完整周期倍数的信号。

截取信号带来的非理想效应除了频谱泄露外,还会带来信号频谱的离散化,而

频谱对应的步长是采样频率除以采样点数,也就是说 FFT 的频谱仅表示这些特殊 离散频率上信号在时域上的幅值(能量),这同样需要保证仿真信号能够时刻处于 这些特殊的频率值上。




图 3-1 FFT 对比

#### 3.1.2 无杂散动态范围(SFDR)与信噪失真比(SNDR)

无杂散动态范围 (SFDR) 指基本正弦波信号功率与从 0Hz (DC) 到二分之一 采样速率 (如 fs/2) 范围内测得的输出峰值杂散信号功率之比。而信噪失真比 (也称为 SINAD) 指输入正弦波时,信号功率与 (a) 总噪声功率和 (b) 输出端 (不含 DC) 的所有其他频率分量功率加上所有其他谐波分量功率的和的比值。它们的表达式如下所示:

$$SFDR(dB) = 10lg(\frac{P_{Funfamental}}{P_{LargestSpur}})$$
 (3.1)

$$SNDR(dB) = 10lg(\frac{P_{Signal}}{P_{Noise} + P_{Distortion}})$$
(3.2)

SFDR 与 SNDR 是衡量信号质量的重要指标,它们可以表征各个模块对于杂散信号与噪声信号的抑制能力,在仿真与测试过程中实时反映了各模块参数调整后的模块性能变化。在 MATLAB 仿真中,可以根据式(3.1)(3.2)通过使用 FFT 生成的功率谱来计算 SFDR 与 SNDR 的具体值:根据 FFT 生成功率谱的离散特性,MATLAB 可以通过矩阵操作计算,等效的表达式如下 ( $P_{max}$  为除了  $P_{Signal}$  外的最大值):

$$SFDR(dB) = 10lg(\frac{P_{Signal}}{P_{max}})$$
(3.3)

$$SNDR(dB) = 10lg(\frac{P_{Signal}}{\sum P_i - P_{Signal}})$$
(3.4)

在满刻度正弦波输入条件下,理论最高 SNDR 可从量化噪声推导而得:

$$SNDR = 6.02N + 1.76dB (3.5)$$

这里 N 是理想量化位宽的位数。该公式体现的是对于理想的 N 位正弦波输入(不考虑谐波失真),整个奈奎斯特带宽上能达到的最佳 SNDR。

在上述假定理想的情况下,认为量化噪声是数据转换器与数字下变频器的唯一噪声源,这时候可以引入有效位数 (ENOB) 来更直观地反应数字下变频器的性能,ENOB 与 SNDR 关系如下:

$$ENOB = \frac{SNDR - 1.76}{6.02} \tag{3.6}$$

可以发现式(3.6) 其实由式(3.5) 变化而来, ENOB 可以认为是信号的等效位宽长度。

#### 3.1.3 截位

本次数字下变频器设计的最终目标是完成 FPGA 的实现与测试,这需要对每一个子模块的输入输出位宽有一个准确的规定,在保证性能的同时,尽可能地减少资源的消耗。所以,在 MATLAB 仿真中,我们同样需要完成对输出信号的位宽设置,即对信号进行截位处理。

常见的截位方式有多种,本文使用舍入截位,即对数据按绝对值取四舍五入。相较于其他方式,舍入截位不仅可以通过减少截位误差对信号幅度和相位的影响来提高信号的 SNDR,还可以消除截位后信号的偏移和非对称性,避免在 0 频处产生误差尖峰。

在 MATLAB 仿真中,系统默认使用 double 类型储存数据,对应着 64 位的数据位宽,这超出了我们需要的位宽大小,因此仿真使用 round 函数模拟数字模块对信号的舍入截位,具体 MATLAB 操作如下 (W 为截位的位宽):

$$Signal_{fix} = round(Signal * 2^{W-1})/2^{W-1}$$
(3.7)

### 3.2 输入仿真

常规的数字下变频器输入,是 ADC 将模拟信号转换后的数字信号。但在测试仿真阶段,使用实际转换后的信号会存在例如热噪声,采样时钟抖动噪声等干扰噪声,这不利于测试数字模块带来的量化噪声变化,所以我们确定输入测试信号由 MATLAB 生成,下面介绍参数设置。

对于输入的测试信号,因为仿真本身对于 SFDR 与 SNDR 性能计算的需求,采用正弦波实数信号进行测试。首先规定有限信号输入的点数,考虑后续进行 RTL 仿真时采样点数的有限性且输出数据可能为输入数据 32 倍抽样后的结果,这里输入信号点数规定为 4096 × 32 个,但每次进行 FFT 运算时,只取 4096 个点。对于信号的频率与采样频率,如3.1.1中描述,我们需要保证设定的频率可以满足 4096 个采样点能够包含 N 个周期长度,N 必须是正整数,由此列出下面关系式:

$$4096 \times \frac{1}{f_s} = \frac{N}{f_{signal}} \tag{3.8}$$

得到  $f_{signal}$  与  $f_s$  的关系为:

$$\frac{f_{signal}}{f_s} = \frac{N}{4096} \tag{3.9}$$

不难看出,这正好满足了3.1.1中信号频率需处于特殊频率点的要求。在满足上述设定基础上,我们可以大胆地设定输入信号的频率,下面给出在 MATLAB 中的具体设置:

$$INPUT = \sin(2\pi \frac{N_1 + N_2}{4096} f_s t)$$
 (3.10)

其中,t为1到4096整数递增的矩阵,包含4096个元素。而 $N_1$ 代表着基频信号频率,其值一般为0到64中的奇数,而 $N_2$ 代表射频载波频率,其值一般为512到2048中的偶数。关于奇数偶数的设置,主要是保证采样的周期与信号周期间存在互质关系,这样可以保证采样更好地遍历目标信号的多个值使信号的FFT更加准确。

### 3.3 变频模块仿真

变频模块的功能如2.2中描述,包含数控振荡器与混频器两个子模块,混频器的 MATLAB 仿真只需要按照功能描述进行简单的乘法与加减运算,本节主要介绍使用 MATLAB 模拟查找表(LUT)生成正弦波,和使用 MATLAB 寻找 FTS 的最优量化位宽。

#### 3.3.1 数控振荡器仿真

数控振荡器在 RTL 设计中将采样查找表的方式生成,所以在 MATLAB 中模拟查找表的生成方式进行预仿真,来测试这种方法的功能与性能,在2.2.1中我们提到过 FTW 与 POW 对查找表的控制方法 (其余工作模式可以类比该方法),这里引入一个新的概念——每周期香味增量 (PAW),它的值由 FTW 决定,公式如下:

$$PAW = \frac{2\pi \cdot FTW}{2^{12}} \tag{3.11}$$

PAW 可以与 POW 一同决定输出信号对应的相位值,由式(3.11)得到最小的相位增量为 FTW 为 1 时,即每时钟(采样)周期  $2\pi/2^{12}$  的相位增量,对应的信号频率为  $f_s/2^{12}$ ,由此得出 LUT 的查找表内容,可使用 MATLAB 按照如下公式生成:

$$LUT[i] = sin(2 * pi * \frac{f_s}{2^{12}} * i)$$
(3.12)

其中 i 可认为是寻址 LUT 的地址,生成的 LUT 应包含 2<sup>12</sup> 个数据,也就是一个完整周期,具体寻址的地址计算方法见式(2.3)。需要注意在变频模块中有两个数控振荡器,另一个由 cos 函数生成查找表,原理同理式(3.12)。在 MATLAB 仿真中,采用 for 循环计算地址并寻址生成的 LUT。

#### 3.3.2 混频器位宽优化

在2.1.1中我们介绍了确定的各模块的量化位宽,输入的 14 位位宽与 NCO 输出的 12 位位宽由数字下变频器的初始条件约束,而混频与滤波模块的位宽应根据具体性能与资源进行调整。MATLAB 仿真在模拟混频器混频的同时,可以很方便地动态调整混频输出的量化位宽,可以通过 for 循环对比不同位宽下性能的变化。

我们将混频模块的输出位宽初始值设定为 14 位,再循环逐次增加到 30 位,观察最终的 DDC 输出的 SNDR 如图3-2。可以看到在量化位宽为 18 位之前,位宽的提升对 SNDR 的提升明显,而之后曲线就逐渐平缓,说明位宽不再是 SNDR 主要影响因素,可以认为此时再提高位宽会消耗更多的无效资源。由此,我们设定变频模块的输出位宽为 18 位,而对于滤波模块的每一级滤波器,最理想的输入输出位宽应保持与变频模块输出位宽一致,以避免位宽的浪费,所以同样设置滤波模块的输入输出位宽均为 18 位。




图 3-2 DDC 输出的 SNDR 与混频器位宽的关系

### 3.4 滤波模块仿真

滤波模块的功能如2.3中描述,包含五个可系统控制使能的半带滤波抽取模块。该模块不仅负责信号的降采样,还可以大大提升信号的性能。本节主要介绍通过 MATLAB 仿真确定正确的滤波器参数,保证降采样的同时尽量提高 DDC 性能并降低资源消耗,之后依照仿真结果进行简单的理论分析与验证。

#### 3.4.1 滤波器性能需求

对于数字滤波器来说,由于滤波器系数的位宽有限,量化误差不可避免地会导致通带和阻带的波纹。这就意味着滤波器的性能会偏离理想情况。在本次数字下变频设计中,我们主要需要滤除变频模块产生的射频杂波,并保证基频信号不受损失。因此,我们期望通带的衰减小于-0.001dB,阻带的衰减大于100dB。然而,在级联的五级半带滤波抽取模块中,并不可能让所有的滤波器都达到这样的要求。那样会消耗过多的硬件资源和时序开销。所以我们需要合理地设计每个滤波器的参数。为此,我们首先给出本次设计中有效通带和有效阻带的定义:

有效通带: 指通带衰减小于-0.001dB 的频率范围。在有效通带内,基频信号可以认为没有受到影响。由于数字滤波器并非理想,有效通带往往小于  $f_s/4$ 。

有效阻带:指阻带衰减大于 100dB 的频率范围。在有效阻带内,射频杂波信号可以认为被降低到基本噪声水平。同样地,有效阻带也小于  $f_s/4$ 。

一般来说,随着滤波器系数的个数和位宽减少,有效通带和有效阻带的宽度 也会相应缩小。

为了分析滤波器参数设计的需求,我们以一个两级半带滤波抽取级联为例。 图3-3显示了信号频谱经过两级抽取后的变化。每次抽取都会降低奈奎斯特频率, 导致奈奎斯特频率外的原始信号频率发生混叠;例如,在第一次抽取滤波后,区域三、四中的信号经过 HB2 滤波器的阻带处理后,分别混叠到区域二、一中。两级串联后的混叠情况如右侧图所示。可以看出,初始信号所在的频率区域不同,经过的滤波操作也不同。区域四只受到 HB2 滤波器的阻带处理,因此区域四需要位于HB2 滤波器的有效阻带内,即整个阻带的 $\frac{1}{2}-1$ 部分;同理,区域二只受到 HB1滤波器的阻带处理,所以 HB1滤波器的有效阻带范围应接近整个阻带。由此可见,对于整个滤波模块来说,每一级滤波器的有效阻带范围有所差异。考虑五级半带滤波抽取模块均使能的情况,表3-1列出了每一级滤波器具体的性能需求。

滤波器名称	HB5	HB4	НВ3	HB2	HB1
有效阻带范围(正频域)	$\frac{f_s}{4} - \frac{f_s}{2}$	$\frac{3f_s}{8} - \frac{f_s}{2}$	$\frac{7f_s}{16} - \frac{f_s}{2}$	$\frac{15f_s}{32} - \frac{f_s}{2}$	$\frac{31f_s}{64} - \frac{f_s}{2}$
有效通带范围(正频域)	$0-\frac{f_s}{4}$	$0-\frac{f_s}{8}$	$0 - \frac{f_s}{16}$	$0 - \frac{f_s}{32}$	$0 - \frac{f_s}{64}$

表 3-1 各级滤波器性能要求




图 3-3 两级半带滤波抽取后的频谱变化

### 3.4.2 filterDesigner 工具设置滤波器

为了满足3.4.1中对各级滤波器的性能需求,本文采用 MATLAB 的 filterDesigner 工具设计滤波器. 如图3-4所示,本文设计选择 FIR 类型的半带滤波器,指定滤波器阶数和阻带衰减参数,然后选择窗函数法。在 filterdesigner 界面中,可以查看并根据滤波器的幅频响应、相频响应和零极点图等特性进行优化,多次调整参数,找到满足表3-1的滤波器参数,导出后在 MATLAB 中进行进一步的分析和使用。设计完成后的滤波器参数见2.3.1。




图 3-4 filterdesigner 界面

### 3.4.3 滤波模块性能理论分析与验证

FS 模块不仅可以滤除变频模块产生的射频杂波,还可以在降低信号采样率的同时提高输出信号的 SNDR 性能。首先理论分析半带滤波抽取对 SNDR 的影响:抽取本身不影响 SNDR,而对于接近理想的半带滤波,通带内噪声信号能量不发生变化,而阻带内噪声能量衰减至接近零,半带滤波器的通带频率 BW = fs/4。SDNR变化如下公式:

$$SNDR' = 10log(\frac{P_{signal}}{P'_{noise}}) = 10log(\frac{P_{signal}}{P_{noise} \cdot \frac{BW}{f_s/2}}) = SNDR + 3.01dB$$
 (3.13)

上式为理想情况,需要的信号本身在通带内,能量不变;噪声则只保留通带部分能量,噪声能量近似衰减一半。相对于变频模块输出的信号,滤波模块可以通过滤除量化噪声的方法提高信号的 SNDR 性能,对于五级半带滤波抽取模块全部使能的情况,滤波模块最多将 SNDR 提高约 15.03dB。

使用 MATALB 仿真结果检验理论分析的正确性,如图3-5。图3-5a是变频模块输出后的 FFT 与 SNDR 性能,SNDR 计算时忽略射频杂波带来的影响;图3-5b是

经过五级半带滤波抽取后的 FFT 与 SNDR 性能。可以看到 SNDR 的提升接近理想值,微小的误差分析应该为数字滤波器的通带和阻带波纹所致。




图 3-5 MATLAB 仿真中滤波前后信号 FFT

### 3.5 增益补偿模块仿真

滤波模块的功能如2.4中描述,对于实数输入信号,模块会采用 6dB 补偿,并在补偿后进行 14 位截位。在 MATALB 仿真中使用乘法与简单的 floor 函数截位即可完成上述功能,这里重点分析理论的性能变化与实际验证结果。

分析 SNDR 的变化如下:

根据式(3.5)十四位量化信号 SNDR 如下式:

SNDR14 = 
$$10 \lg \left( \frac{P_{Signal}}{P_{Noise14}} \right) = 6.02 \times 14 + 1.76 = 86.04 dB$$
 (3.14)

十四位量化前信号:

$$SNDR_{before} = 10 \lg \left( \frac{P_{Signal}}{P_{Noise}} \right) = x dB$$
 (3.15)

带入(3.14)(3.15)式到下式可得:

截位后信号的噪声=截位前信号的噪声乘二+14位的量化噪声

$$SNDR_{after} = 10 \lg \left( \frac{2P_{Signal}}{2P_{\text{Noise}} + P_{\text{Noise14}}} \right) = 86.04 - 10 \lg \left( 0.5 + 10^{\frac{86.04 - x}{10}} \right) \text{dB (3.16)}$$

带入3.4.3中得到的 FS 的输出值(89.102dB)得到理论的最终输出信号的 SNDR 为 86.066dB。而实际增益截位后的 SNDR 如下图。




图 3-6 MATALB 仿真中增益截位后信号 FFT

### 3.6 MATLAB 仿真总结

本章使用 MATLAB R2022b 对数字下变频器进行了仿真,包括输入仿真、变频模块仿真、滤波模块仿真和增益截位仿真。通过这些仿真,我们可以清楚地看到系统的输入输出特性、频谱分布、滤波效果和增益截位对信号的影响。通过MATLAB 仿真,我们也调整了各模块的参数,使性能基本符合了数字下变频模块的设定要求。MATLAB 的仿真为后续的 RTL 实现提供了指导和参考,我们将按照MATLAB 的仿真结果进行 RTL 实现,以期达到最佳的设计效果。

### 参考文献

- [1] GOYAL P. Applications of Matlab in digital signal processing[C] // National Conference of Vijnana Parishad of India and National Symposium on "Recent Developments in Applicable Mathematics and Information Technology". 2009.
- [2] TIGHE J, LAZEBNIK S. Finding things: Image parsing with regions and per-exemplar detectors[C] // Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition. Paris, France: IEEE, 2013: 3001 3008.
- [3] LIU C, YUEN J, TORRALBA A. Sift flow: Dense correspondence across scenes and its applications[J]. IEEE Transactions on Pattern Analysis and Machine Intelligence, 2011, 33(5): 978–994.
- [4] 张志祥. 间断动力系统的随机扰动及其在守恒律方程中的应用 [D]. 北京:北京大学数学学院,1998年.
- [5] HARIHARAN B, ARBELÁEZ P, GIRSHICK R, et al. Simultaneous detection and segmentation[G] // Computer vision–ECCV 2014. New York: Springer, 2014: 297–312.
- [6] 李峥. 数字几何图形网格变形理论和方法 [D]. 广州: 中山大学, 2008 年 5 月.
- [7] 青, 刘鼎元. 计算几何 [M]. 上海: 上海科学技术出版社, 1981.
- [8] 刘加林. 多功能一次性压舌板:中国,9214985.2[P]. 1993-04-14.
- [9] 江向东. 互联网环境下的信息处理与图书管理系统解决方案 [EB/OL]. 情报学报, 1999 [2000-01-18]. http://www.chinainfo.gov.cn/periodical/gbxb/gbxb9/gbxb90203.
- [10] 作者. 网络部署标准 [S]. 网络部. 2010: 1-6 [2011-11-12].

# 相关的科研成果目录

- 1. 发表论文
  - [1] XXX
  - [2] XXX
  - [3] XXX
- 2. 发明专利
  - (1) XXX
  - (2) XXX
  - (3) XXX
- 3. 获奖
  - (1) XXX
  - (2) XXX
  - (3) XXX

## 致谢

(谢辞应以简短的文字对课题研究与论文撰写过程中曾直接给予帮助的人员 (例如指导教师、答疑教师及其他人员)表示对自己的谢意,这不仅是一种礼貌,也 是对他人劳动的尊重,是治学者应当遵循的学术规范。内容限一页。)

> 姓名 2023年3月27日

### 附录 A 补充更多细节

对于一些不宜放在正文中的重要支撑材料,可编入毕业论文的附录中。包括某些重要的原始数据、详细数学推导、程序全文及其说明、复杂的图表、设计图纸等一系列需要补充提供的说明材料。如果毕业设计(论文)中引用的实例、数据资料,实验结果等符号较多时,为了节约篇幅,便于读者查阅,可以编写一个符号说明,注明符号代表的意义。附录的篇幅不宜太多,一般不超过正文。

### 附 A.1 附录里的图

图 A-1 显示……, 图 A-2a 表明……。

### 附 A.1.1 单张图片



图 A-1 标题

### 附 A.1.2 多张子图



(a) 子图 1



(c) 子图 3



(b) 子图 2



(d) 子图 4

图 A-2 多子图

# 附 A.2 附录里的表格

表 A-1 表示……。

表 A-1 国际单位制中具有专门名称的导出单位

量的名称	単位名称	单位符号	其他表示式例
频率	赫 [兹]	Hz	$s^{-1}$
力;重力	牛[顿]	N	$kg \cdot m/s^2$
压力,压强;应力	帕[斯卡]	Pa	$N/m^2$

### 附 A.3 附录里的公式

$$\mathbf{H} = \begin{bmatrix} I * \boldsymbol{x}_i \\ \mathbf{h} \end{bmatrix} \tag{A.1}$$

# 附录 B 多附录

附 B.1 多附录

# 毕业论文(设计)成绩评定记录

指导教师评语:			
-₽ /≠ \¬ ->			
成绩评定:			
指导教师签名:	年	月	日
答辩小组或专业负责人意见:	<u> </u>	/1	
   成绩评定 <b>:</b>			
签名:	左	月	
院系负责人意见:	<u></u> 十		日
,			
以纵灯 <b>尺</b> :			
签名(章):			
年 月 日			