

Relatório Técnico: Implementação de Processador RISC-V com Pipeline

GitHub: <https://github.com/melby-md/pipeline-riscv.git>

Alunos: Bruno Menezes Rodrigues Oliveira Vaz, João Costa Calazans, João Pedro Torres, Lucas Carneiro Nassau Malta, Pedro Henrique Debs Rabelo.

Introdução

Os processadores baseados na arquitetura RISC-V têm ganhado enorme destaque acadêmico e na indústria por sua natureza de código aberto e simplicidade (Reduced Instruction Set Computer). Uma das técnicas fundamentais para aumentar o desempenho desses processadores é o **pipeline**. Ao dividir a execução das instruções em múltiplos estágios (como Busca, Decodificação, Execução, Memória e Escrita), o pipeline permite que várias instruções sejam processadas simultaneamente, aumentando o *throughput* (vazão) do processador. No entanto, essa sobreposição de instruções introduz desafios conhecidos como *hazards* (conflitos de dados e de controle), que requerem lógicas adicionais para resolução, como mecanismos de encaminhamento (*forwarding*) e detecção de riscos com inserção de bolhas (*stalls*).

Descrição do Desenvolvimento

Parte 1: Branch e Controle de Fluxo (João Costa Calazans)

A primeira etapa do trabalho consistiu na implementação da Unidade de Desvio (**BranchUnit.v**), responsável por tratar as instruções de desvio condicional, especificamente o **BEQ** (Branch if Equal).

Lógica da Instrução BEQ e Cálculo de Destino


A lógica implementada no estágio de Execução (EX) verifica se o **opcode** da instrução corresponde ao **BEQ** (7'b110_0011) e se os valores dos registradores fonte (**rs1_value** e **rs2_value**) são rigorosamente iguais. Quando essa condição é satisfeita, o sinal **branch_taken** é ativado (1'b1).

O endereço de destino do desvio (**branch_target**) é calculado somando-se o PC do estágio de Execução (**pc_ex**) ao valor imediato fornecido na própria instrução. O imediato já é tratado com a devida extensão de sinal e alinhamento de 2 bytes (bit menos significativo igual a 0).

Lógica de Flush

A decisão sobre o sucesso ou falha de um desvio ocorre apenas no estágio EX. Portanto, as instruções que entram sequencialmente no pipeline após um branch já foram carregadas e estão nos estágios de Busca (IF) e Decodificação (ID).

Quando o desvio é efetivado (sinal **branch_taken == 1** no estágio EX), ele imediatamente aciona a operação de *flush*. Isso causa o descarte de 2 instruções, substituindo os conteúdos dos registradores de estágio **IF/ID** e **ID/EX** por NOPs. Esse mecanismo garante que instruções erradas do fluxo não alterem o estado da CPU. O PC é atualizado para o endereço de **branch_target**, e a instrução de BEQ original continua seu fluxo para o estágio MEM/WB normalmente.



Parte 2: Código Assembly (João Pedro)

Contextualização e Problema

A segunda etapa do projeto consistiu na modificação da `task load_program_full_dependencies` no arquivo `tb_RISCVCPU.v`. O objetivo foi adaptar o código assembly para um caminho de dados que não possui circuitos de hardware para detecção de dependências (*forwarding* ou *stalling*).

Sem essas proteções, instruções que dependem de resultados de instruções anteriores tentariam ler os dados antes que estes fossem escritos no Banco de Registradores, resultando em erros de execução.

Análise de Dependências de Dados (RAW)

Em um pipeline clássico de 5 estágios (**IF, ID, EX, MEM, WB**), uma instrução completa o ciclo de escrita apenas no final do 5º estágio (**Write Back**). Contudo, a instrução sucessora tenta ler os operandos no 2º estágio (**Instruction Decode**).

Para garantir a integridade dos dados, é necessário um intervalo de **3 ciclos de atraso** (preenchidos com instruções **NOP**) entre a produção e o consumo do dado. As dependências identificadas foram:

- `lw x1` → `addi x2`: Conflito em `x1`.
- `addi x2` → `addi x3`: Conflito em `x2`.
- `addi x3` → `sw x3` / `addi x4`: Conflito em `x3`.

- `addi x4 → beq x4`: Conflito em `x4`.

Estratégia de Reorganização

Embora as instruções `addi x5` e `addi x6` pudessem ser movidas para os slots de `NOP` gerados pelo primeiro `lw` (uma técnica clássica de escalonamento para otimização de desempenho), optou-se por mantê-las propositalmente após a instrução de desvio.

Como a condição do desvio `beq x4`, `x4` é sempre verdadeira, o hardware deve realizar o **flush** (descarte) dessas instruções assim que a decisão do salto é consolidada no estágio de execução. Essa decisão de projeto é valiosa para a validação do simulador, pois permite:

1. Observar o comportamento do hardware diante de um **hazard de controle**.
2. Garantir que o mecanismo de descarte está funcionando, impedindo que as instruções `x5` e `x6` alterem o estado do processador (Banco de Registradores) de forma espúria.
3. Validar a economia de ciclos de escrita desnecessários em caminhos de execução não tomados.

Parte 3a: Forwarding (Lucas Carneiro)

O modulo `ForwardingUnit.v` foi desenvolvido para resolver hazards do tipo RAW sem a necessidade de interromper o pipeline, reduzindo os stalls. O código original continha apenas os sinais de entrada e saída declarados, sem implementação, com as saídas `forwardA` e `forwardB` a ser sempre `NO_FORWARD`. A implementação feita detecta dois casos de bypass para os operadores. O primeiro é o forwarding do estágio MEM, ativado quando a instrução em Execução ou Acesso a Memória (EX/MEM) é uma operação ALU (ALUop), seu registrador destino não é `x0` e coincide com `rs1` ou `rs2` da instrução atual em Decodificação e Execução (ID/EX), nesse caso `forwardA` ou `forwardB` recebe `FROM_MEM`. O segundo é o forwarding do estágio de WB, ativado quando a instrução em MEM/WB é uma operação ALU ou um `lw`, com condições análogas, resultando em `FROM_WB_ALU` ou `FROM_WB_LD` respectivamente. A prioridade do forwarding de MEM sobre WB é garantida pela estrutura `if/else if`, evitando conflito quando ambos os estágios possuem o mesmo registrador destino.

Parte 3b: Hazard Detection (Pedro Debs)

Na implementação de pipeline utilizada há um caso de data hazard que não pode ser solucionado com forwarding, o load-use hazard, ele acontece quando uma instrução de load e seguida de uma instrução que use o resultado do load, quando o load estiver no estágio MEM a próxima instrução vai estar no EX que precisa do valor antes de executar. Isso pode ser resolvido com a inserção de uma bolha (instrução `NOP`) no pipeline, com isso a instrução que utiliza o valor vai atrasar um ciclo antes de chegar no EX e o MEM do load já vai ter sido executado. Isso foi implementado no módulo `HazardDetectionUnit` com a seguinte lógica: quando o registrador EX/MEM tiver uma instrução `lw` e o registrador ID/EX tiver uma instrução `addi` ou `beq` que utilize o registrador de destino do load como operando um `nop` é inserido através do sinal de stall, com isso o resultado do load sofre forward do MEM/WB para o ID/EX.

Resultados Obtidos (Bruno Menezes)

A validação inicial do sistema com a `BranchUnit.v` e mecanismo de descarte confirmou o sucesso da **Parte**

1. Na simulação do conjunto de testes:

- O módulo efetuou o **desvio** corretamente com base no sucesso da comparação de operandos, resultando em 1 Branch sinalizado e 1 Flush executado.
- A eficiência do *flush* pôde ser constatada uma vez que o registrador **x5** se manteve no valor 0. A instrução imediatamente seguinte ao BEQ tentaria salvar "99" no **x5**, confirmando que ela foi interceptada nos registradores iniciais e substituída por um NOP.

Por outro lado, foram registrados erros lógicos em valores computados nos registradores **x2**, **x3**, **x4** e **x7**. Tais erros são o comportamento **esperado** da nossa CPU nesse primeiro cenário, uma vez que as lógicas das próximas etapas (*ForwardingUnit* e *HazardDetectionUnit*) encontram-se temporariamente ausentes, inviabilizando o tratamento das pesadas dependências de dados presentes nas instruções sequenciais.

No que diz respeito às métricas de avaliação, foram realizados testes para validar o comportamento esperado e obter informações sobre o funcionamento do pipeline. Na abordagem com inserção de bolhas (NOPs), utiliza-se uma operação ADDI que soma zero a zero, servindo apenas para expandir os ciclos de execução e garantir que um registrador seja escrito antes de ser lido por uma instrução subsequente. Essa abordagem é interessante para este momento inicial, pois permite visualizar parâmetros do pipeline sob a hipótese de que a técnica garante o funcionamento correto ao custo de desempenho inferior em relação a uma implementação com forwarding.

Assim, foi encontrado os seguintes resultados ao simular utilizando as bolhas:

```

=====
Program      : full_dependencies
Cycles       : 26
Instructions  : 7
Stalls       : 0
Bypasses     : 19
Branches     : 1
Flushes      : 1
CPI          : 3.71
=====

=====
CHECK EXPECTED RESULTS
=====
PASS: all expected results match.
=====

=====
STATE (non-zero values) for DEBUG
=====

-- REGISTERS --
x1 = 10 (0x0000000a)
x2 = 15 (0x0000000f)
x3 = 16 (0x00000010)
x4 = 26 (0x0000001a)
x7 = 27 (0x0000001b)

-- DATA MEMORY --
mem[0] = 10 (0x0000000a)
mem[1] = 16 (0x00000010)
=====

tb/tb_RISCVCPU.v:30: $finish called at 285000 (1ps)

```

Os resultados obtidos na simulação com NOPs foram os seguintes: CPI de 3,71, zero stalls, zero bypasses e 26 ciclos totais. Esses valores são esperados: o número de instruções aumenta consideravelmente em relação ao programa original devido aos NOPs inseridos, e a ausência de stalls é consequência direta dessa abordagem. Um stall ocorre quando uma instrução necessita de um valor em um registrador que ainda não foi escrito por uma operação anterior, ao inserir bolhas manualmente, essa situação é evitada de forma conservadora, eliminando conflitos ao custo de reduzir o paralelismo do pipeline.

Analisando agora a implementação do forwarding, que é uma implementação que busca evitar stalls, em que ao invés de esperar que o dado seja escrito para que a próxima operação seja executada, se encaminha o dado após a execução de uma operação para a próxima antes de gravar o mesmo. Isso se faz fisicamente ao implementar multiplexadores com uma saída a mais que conecta o fim do estado EX da primeira execução com o início do estágio EX da próxima, garantindo que o dado que ia ser gravado estará correto, mas sem precisar de parar a execução devido ao tempo de espera do estágio de escrita. Nos casos em que o forwarding não é suficiente, especificamente no hazard do tipo load-use, em que o dado só está disponível após o estágio MEM, a unidade de detecção de hazards insere um stall automaticamente.

Ao implementar tanto o forwarding quanto o o hazarding detection, eliminando o uso dos nops, se obteve os seguintes resultados:

```
VCD info: dumpfile wave.vcd opened for output.

=====
Program      : full_dependencies
Cycles       : 15
Instructions  : 7
Stalls       : 1
Bypasses     : 11
Branches     : 1
Flushes      : 1
CPI          : 2.14
=====

=====
CHECK EXPECTED RESULTS
=====
PASS: all expected results match.
=====

=====
STATE (non-zero values) for DEBUG
=====

-- REGISTERS --
x1 = 10 (0x0000000a)
x2 = 15 (0x0000000f)
x3 = 16 (0x00000010)
x4 = 26 (0x0000001a)
x7 = 27 (0x0000001b)

-- DATA MEMORY --
mem[0] = 10 (0x0000000a)
mem[1] = 16 (0x00000010)
=====

tb/tb_RISCVCPU.v:30: $finish called at 175000 (1ps)
```

Com a implementação do forwarding e da detecção de hazards, eliminando o uso dos NOPs, obtiveram-se os seguintes resultados: CPI de 2,14, 15 ciclos, 1 stall e bypasses ativos. A melhora em relação à abordagem anterior é expressiva: o CPI caiu de 3,71 para 2,14 e o número de ciclos reduziu de 26 para 15. O único stall registrado ocorreu no caso inevitável de dependência load-use, demonstrando que a lógica implementada insere stalls somente quando estritamente necessário. Quanto ao impacto do branch no desempenho, a resolução do desvio condicional ocorre no estágio EX, o que exige o flush das instruções já carregadas no pipeline quando o desvio é tomado. Esse mecanismo introduz uma penalidade de ciclos, aumentando o CPI e evidenciando a necessidade de técnicas como predição de desvios para mitigar esse impacto em programas com muitos desvios condicionais.

Em termos da branch, ela impacta negativamente o desempenho do pipeline devido à necessidade da resolução da mesma no estágio de execução. Quando se faz o desvio, instruções buscadas anteriormente são

impossibilitadas de continuar, exigindo o flush do pipeline. Esse mecanismo gera penalidades ao sistema, aumentando o número de ciclos e o CPI. Assim, branches reduzem a eficiência do pipeline ao interromper a sequência de instruções, evidenciando a necessidade de abordagens como predição de desvios para mitigação desse impacto.

Conclusão

O desenvolvimento deste trabalho permitiu compreender, de forma prática, os principais desafios envolvidos na implementação de um processador com pipeline, especialmente no tratamento de hazards de dados e de controle em uma arquitetura RISC-V. A divisão incremental das etapas foi fundamental para evidenciar como cada mecanismo adicionado ao pipeline impacta diretamente no desempenho do processador.

Na primeira etapa, referente ao tratamento de branches, observou-se que desvios condicionais introduzem penalidades ao pipeline. Como a decisão do branch ocorre no estágio EX, instruções previamente carregadas tornam-se inválidas quando o desvio é tomado, exigindo o flush do pipeline e a inserção de NOPs. Esse comportamento reduz a eficiência da execução sobreposta, aumentando o número de ciclos e o CPI, e demonstra a importância de técnicas como predição de desvios para minimizar o impacto dos hazards de controle.

Na segunda etapa, com reordenação de instruções e inserção manual de bolhas, foi possível garantir a execução correta do programa sem mecanismos automáticos de detecção de dependências. Entretanto, essa abordagem apresentou custo elevado em desempenho: a inserção de NOPs aumentou o número total de instruções e ciclos executados, resultando em CPI de 3,71. A ausência de stalls confirma que as bolhas atuam como solução conservadora para evitar conflitos de dependência, porém ao custo direto de reduzir o paralelismo e a eficiência do pipeline.

Na terceira etapa, a implementação das unidades de Hazard Detection e Forwarding permitiu uma abordagem mais eficiente e próxima de arquiteturas reais. O forwarding possibilitou encaminhar dados diretamente entre estágios do pipeline sem aguardar a escrita no banco de registradores, reduzindo a necessidade de interrupções na execução. Como resultado, houve melhora expressiva nas métricas: o CPI reduziu de 3,71 para 2,14 e o número de ciclos caiu de 26 para 15. O único stall registrado ocorreu no caso de dependência load-use, que é estruturalmente inevitável mesmo com forwarding ativo, confirmando que a lógica implementada opera corretamente.

Dessa forma, os resultados obtidos validam o funcionamento correto dos mecanismos implementados e evidenciam a importância do forwarding e da detecção de hazards para aumentar a eficiência de arquiteturas pipelineadas. Comparando as abordagens, conclui-se que o uso exclusivo de stalls, flushes e NOPs garante correte, porém compromete fortemente o desempenho, enquanto a introdução de forwarding reduz penalidades e melhora significativamente o aproveitamento do pipeline. Assim, o trabalho demonstrou na prática como técnicas de tratamento de hazards são fundamentais para aproximar o comportamento do processador de implementações modernas de alto desempenho.

Declaração de Uso de IA

Atendendo aos requisitos éticos da disciplina, declaramos a utilização de modelos generativos de IA para apoio técnico.

Prompt Utilizado na Parte 1

Atue como um especialista em Arquitetura de Computadores e Verilog.

1. Definição do Problema:

Preciso implementar o módulo `BranchUnit.v` para um processador RISC-V com pipeline de 5 estágios. O objetivo é garantir que o processador trate corretamente instruções de desvio condicional, calculando o destino e limpando as instruções incorretas que entraram no pipeline.

2. Contexto do Projeto e Equipe:

Este trabalho é realizado em grupo, e a minha responsabilidade é a primeira etapa do fluxo. Abaixo está a divisão de tarefas para contextualizar a precedência das lógicas:

Ordem	Responsável	Subtarefa	Descrição Técnica
1	João C.	Parte 1: Branch e Fluxo	Implementar o módulo <code>BranchUnit.v</code> . Inclui a lógica da instrução <code>\$BEQ</code> , o cálculo do endereço de destino e o flush de instruções no pipeline.
2	Integrante 2	Parte 2: Código Assembly	Modificar a task <code>load_program_full_dependencies</code> inserindo NOPs e reordenando instruções.
3	Integrante 3	Parte 3a: Forwarding	Implementar o módulo <code>ForwardingUnit.v</code> para os estágios MEM e WB.
4	Integrante 4	Parte 3b: Hazard Detection	Implementar o módulo <code>HazardDetectionUnit.v</code> para conflitos <code>load-use</code> .
5	Integrante 5	Parte 4: Métricas e Relatório	Coletar dados de CPI, ciclos e stalls do <code>PipelineStats.v</code> e redigir o relatório final.

3. Requisitos Funcionais (Especificação):

- **Instrução BEQ:** Implementar a comparação de igualdade entre os operandos vindos dos registradores.
- **Estágio EX:** A comparação e a decisão de desvio devem ser realizadas obrigatoriamente no estágio de Execução (EX).
- **Cálculo de Destino:** Calcular o endereço de destino somando o PC atual ao imediato (offset) fornecido.
- **Controle de PC:** Gerar o sinal para que o PC seja atualizado com o endereço de destino caso a condição seja verdadeira.
- **Lógica de Flush:** Gerar um sinal de `flush` que descarte as instruções carregadas incorretamente nos estágios iniciais (IF/ID) quando um branch é tomado.

4. Restrições e Requisitos Não-Funcionais:

- **Modelo de Referência:** Seguir a arquitetura apresentada na Figura e4.14.3 do livro *Computer Organization and Design RISC-V Edition* (Patterson & Hennessy).
- **Linguagem:** Verilog didático (não sintetizável).
- **Interface:** Respeitar rigorosamente os nomes de portas e sinais definidos no arquivo de esqueleto `src/BranchUnit.v`.

- **Arquivos de Referência:** Utilize as definições contidas no `README.md` e no PDF do "Trabalho Prático 2" para garantir a compatibilidade com o testbench fornecido.

Tarefa: Com base nestas especificações, gere o código Verilog para o módulo `BranchUnit.v` e explique brevemente como a sinalização de `flush` deve interagir com os registradores de estágio (IF/ID e ID/EX).

Prompt Utilizado na Parte 2

Para o desenvolvimento deste trabalho, foi utilizado um modelo de IA como ferramenta de tutoria acadêmica. O foco do uso da LLM foi a compreensão dos conceitos de arquitetura de computadores e a validação de cálculos de pipeline.

Exemplos de prompts utilizados para pesquisa e aprendizado:

1. "Como calcular a distância de NOPs necessária entre produção e consumo de dados em um pipeline de 5 estágios sem forwarding?"
2. "Explique a relação entre o estágio Write Back e Instruction Decode no contexto de hazards RAW."
3. "Como o campo imediato (offset) de uma instrução BEQ é afetado pela inserção de instruções intermediárias no mapa de memória?"

A implementação final do código assembly e a organização dos NOPs foram realizadas de forma individual, utilizando as respostas da IA apenas como base teórica para garantir a corretude da simulação.

Prompt Utilizado na Parte 3a

Atue como um especialista em Arquitetura de Computadores e Verilog.

1. Definição do Problema:

Preciso implementar o módulo `ForwardingUnit.v` para um processador RISC-V com pipeline de 5 estágios. O objetivo é evitar stalls causados por dependências de dados verdadeiras (RAW), encaminhando os resultados dos estágios posteriores diretamente para a entrada da ALU.

2. Requisitos Funcionais (Especificação):

- **Forwarding de MEM para EX:** Se a instrução no estágio MEM for escrever em um registrador, e esse registrador for um dos operandos (rs1 ou rs2) da instrução no estágio EX, encaminhar o dado do estágio MEM.
- **Forwarding de WB para EX:** Se a instrução no estágio WB for escrever em um registrador, e esse registrador for um dos operandos da instrução no estágio EX (e a condição de MEM para EX não for verdadeira), encaminhar o dado do estágio WB. Isso deve contemplar tanto operações da ALU quanto operações de load.
- **Sinais de Saída:** Gerar os sinais de controle `forwardA` e `forwardB` para controlar os multiplexadores na entrada da ALU.

3. Restrições e Requisitos Não-Funcionais:

- O design baseia-se na Figura e4.14.3 do livro *Computer Organization and Design RISC-V Edition* (Patterson & Hennessy).

- O código deve ser escrito em Verilog didático (não sintetizável).
- Utilize apenas lógica combinacional (always @(*) ou assign).

Tarefa: Com base nessas especificações, gere o código Verilog para o módulo ForwardingUnit.v baseado nestas especificações, explicando brevemente a prioridade dada ao hazard do estágio MEM sobre o hazard do estágio WB.

Prompt Utilizado na Parte 3b

Um modelo de IA foi utilizado para melhor entender a sintaxe e semântica da linguagem verilog.

Prompts:

- Qual a diferença entre reg e wire em verilog?
- Qual a diferença entre assign, = e <=?

Prompt Utilizado na Parte 4

Atue como um Engenheiro de Hardware especialista em RISC-V. Tenho uma implementação de pipeline de 5 estágios em Verilog dividida entre as pastas src e tb. Objetivo: Automatizar a extração de métricas (CPI, Stalls, Flushes) para o relatório acadêmico. Estrutura:

src/: Contém RISCVCPU.v, BranchUnit.v, ForwardingUnit.v, HazardDetectionUnit.v e PipelineStats.v. tb/: Contém tb_RISCVCPU.v. Tarefas:

Analise o PipelineStats.v e sugira como conectá-lo aos sinais de controle do pipeline (stall, flush, branch_taken) em tb_RISCVCPU.v. Gere um guia que compile os fontes e o testbench, execute a simulação e gere um arquivo de log formatado com os contadores de ciclo. Como calcular matematicamente o CPI final baseando-se no número total de ciclos (cycle_count) e no número de instruções commitadas (instr_count)?

```
module PipelineStats ( input clock, input reset,
```

```
    input instr_commit,
    input stall,
    input bypassA_MEM,
    input bypassB_MEM,
    input bypassA_WB,
    input bypassB_WB,
    input branch_taken,
    input flush,

    output reg [31:0] cycle_count,
    output reg [31:0] instr_count,
    output reg [31:0] stall_count,
    output reg [31:0] bypass_count,
    output reg [31:0] branch_taken_count,
    output reg [31:0] flush_count
```

```
);
```

```

always @(posedge clock) begin
    if (reset) begin
        cycle_count      <= 32'd0;
        instr_count      <= 32'd0;
        stall_count      <= 32'd0;
        bypass_count      <= 32'd0;
        branch_taken_count <= 32'd0;
        flush_count       <= 32'd0;
    end
    else begin
        cycle_count <= cycle_count + 32'd1;

        if (instr_commit) begin
            instr_count <= instr_count + 32'd1;
        end

        if (stall) begin
            stall_count <= stall_count + 32'd1;
        end

        if (bypassA_MEM || bypassB_MEM || bypassA_WB || bypassB_WB) begin
            bypass_count <= bypass_count + 32'd1;
        end

        if (branch_taken) begin
            branch_taken_count <= branch_taken_count + 32'd1;
        end

        if (flush) begin
            flush_count <= flush_count + 32'd1;
        end
    end
end
end

```

endmodule Ai tem 2 arquivos da pasta src o pipeline stats e o RISCVCPU.v e o da pasta tb.

Prompt 2

Ok agora pode revisar esse texto, corrigindo a gramática e a coesão entre as informações da parte de desenvolvimento e da parte de conclusão

Prompt 3

ok me ajude a revisar esses textos novamente, prezando pela norma culta da língua portuguesa e coerência das informações apresentadas

Parte 2: Código Assembly (João Pedro)

A task `load_program_full_dependencies` recebeu modificações para permitir o funcionamento correto de um pipeline. A simulação necessitou da implementação manual de Bolhas ou NOPS entre instruções com interdependência de dados, o que

apenas atrasa a execução. Esse atraso é essencial para simular um pipeline real, já que o grande problema das dependências é garantir a confiabilidade do dado lido. Para fazer isso a técnica de NOP funciona magistralmente, pois ao atrasar a próxima instrução se garante que o dado será escrito no registrador para ser usado pela próxima instrução.

O código original continha vários problemas de dependências, já na primeira linha o Load word (LW) do X1 é seguido por um ADDI X2, X1, 5. Essa estrutura tende a gerar uma leitura errada, devido aos estágios em que se encontram. LW só registra o dado no estágio de Acesso a Memória (MEM) e Escrita mas ADDI necessita do mesmo em Execução (EX).

Logo, a solução foi a implementação das bolhas, que nessa situação foram 3, para garantir que X1 esteja escrito quando ele for requisitado na soma. Outro detalhe que a modificação requer é a alteração do offset do BEQ, já que com a inserção de mais operações, que aumentam o número total e ocupam espaço na pilha, o endereço do mesmo será alterado e precisou ser recalculado.

Parte 3a: Forwarding (Lucas Carneiro)

O módulo ForwardingUnit.v foi desenvolvido para resolver hazards do tipo RAW sem a necessidade de interromper o pipeline, reduzindo os stalls. O código original continha apenas os sinais de entrada e saída declarados, sem implementação, com as saídas forwardA e forwardB a ser sempre NO_FORWARD.

A implementação feita detecta dois casos de bypass para os operadores. O primeiro é o forwarding do estágio MEM, ativado quando a instrução em Execução ou Acesso a Memória (EX/MEM) é uma operação ALU (ALUOp), seu registrador destino não é x0 e coincide com rs1 ou rs2 da instrução atual em Decodificação e Execução (ID/EX), nesse caso forwardA ou forwardB recebe FROM_MEM. O segundo é o forwarding do estágio de WB, ativado quando a instrução em MEM/WB é uma operação ALU ou um LW, com condições análogas, resultando em FROM_WB_ALU ou FROM_WB_LD respectivamente. A prioridade do forwarding de MEM sobre WB é garantida pela estrutura if/else if, evitando conflito quando ambos os estágios possuem o mesmo registrador destino.

Parte 3b: Hazard Detection (Pedro Debs)

O código do HazardDetectionUnit.v foi alterado para identificar corretamente casos de hazards load-use, ou seja, quando tem-se uma instrução que utiliza de um valor logo em sequência da instrução de leitura do mesmo. Isto ocorre devido ao estágio, pois como o dado ao ser lido só está disponível após o estágio de WB, enquanto a próxima utiliza no início da EX. Assim, não há bypass que consiga realizar a entrega do dado a tempo, gerando um stall.

A lógica implementada verifica se a instrução no estágio EX ou MEM é um LW e, em caso positivo, checa se a instrução atualmente em ID ou EX é uma ALUOp que utiliza rs1 ou rs2 coincidentes com o registrador destino do Load, uma Store Word (SW) que utiliza esse registrador como base de endereço, ou um BEQ que depende do valor em qualquer um dos seus dois operandos. Quando qualquer uma dessas condições é satisfeita, o sinal de stall é ativado, parando os estágios Fetch ou Decodificação (IF ou ID) e Decodificação ou Execução (ID ou EX) ao inserir um NOP no estágio EX ou MEM pelo ciclo necessário para que o dado esteja disponível via forwarding no ciclo seguinte.

Resultados Obtidos (Bruno Menezes)