

دانشگاه صنعتی امیرکبیر دانشکده مهندسی کامپیوتر

پروژه نوروزی درس معماری کامپیوتر

نام دانشجو: مليكا عبداللهي – حميدرضا رمضاني

شماره دانشجویی: 9323030-9431804

در این پروژه یک پردازنده متشکل از دو بخش کلی کنترلکننده و جریان داده پیادهسازی شده است. بخش جریان داده شامل زیر بخشهای واحد آدرس (AddressUnit.vhd)، واحد محاسبات (ArithmeticUnit.vhd)، بافرهای سه حالته (BUF16.vhd, واحد محاسبات (IR.vhd)، بافرهای سه حالته (BuF8.vhd)، ثباتهای همه BUF8.vhd)، ثبات دستور (IR.vhd)، حافظه (memory.vhd)، مالتی پلکسر (RegisterFile.vhd)، ثباتهای همه منظوره (RegisterFile.vhd) و ثبات نشانگر (WP.vhd) است که در ادامه به تشریح بیشتر هر کدام پرداخته شده است.

1. واحد آدرس

واحد آدرس شامل دو زیر بخش شمارنده برنامه (ProgramCounter.vhd) و AddressLogic.vhd است و مطابق کد موجـود در صورت پروژه پیاده شده است.

2. واحد محاسبات

این واحد وظیفه انجام عملیات محاسباتی را بر عهده دارد. از طریق دو ورودی 16 بیتی به نام A و B دادههایی که باید عملیات بر روی آنها انجام شود به این واحد وارد می شوند. 10 ورودی کنترلی 10 ده 10 د توسط واحد کنترل کننده مقداردهی می شوند، سبب انجام عملیات گوناگون نظیر انتقال، جمع، تفریق،... و شیفت به چپ بر روی دادههای ورودی می شوند. همچنین دو بیت تا Zout و 10 د 10 د

3. بافرهای سه حالته

این بافرها به گونهای طراحی شدهاند که در صورت یک بودن ورودی Enable ورودی دیگر خود را به خروجی منتقل می کنند و در غیر این صورت خروجی آنها صفر خواهد بود. در BUF16 ورودی و خروجی 16 بیتی و در BUF8، 8 بیتی است. از این بافرها برای ارسال و دریافت دادههای بلوکهای گوناگون بر روی باس مشترک نظیر Databus استفاده می شود.

4. يرچم

یک ثبات دو بیتی است که Cout و Cout تولید شده توسط واحد محاسبات را در خود ذخیره می کند و همچنین برای محاسبات بعدی از آنها به عنوان ورودی واحد محاسبات استفاده می شود. این واحد 5 ورودی کنترلی دارد که این ورودی ها امکان صفر و یک کردن C و بارگذاری ورودی ها در پرچم را به صورت مستقل فراهم می آورند.

5. ثبات دستور

این ثبات در صورت فعال بودن ورودی load محتویات ورودی را به خروجی منتقل می کند و در غیر این صورت مقدار قبلی را در خود نگه می دارد. از این ثبات برای ذخیره دستور واکشی شده از حافظه برای دیکد کردن استفاده می شود.

6. حافظه

دستورات مورد نظر برای اجرا در این بلوک ذخیره می شود که از کد موجود در صورت پروژه برای این قسمت استفاده شده است.

7. مالتى يلكسر

این واحد با توجه به ورودی select خود یکی از دو ورودی دیگر را به خروجی منتقل می کند.

8. ثبات همه منظوره


شامل 64 ثبات 16 بیتی است. یک ورودی 6 بیتی به نام WP و یک ورودی 4 بیتی به نام Shadowout دارد. دو بیت کیم ارزش Shadowout با ورودی WP جمع شده و آدرس مبدا را مشخص می کنند. همچنین حاصل جمع ورودی WP با دو بیت پرارزش ورودی Shadowout آدرس مقصد را تولید می کند. محتویات رجیستر مقصد به خروجی Left و محتویات رجیستر مبدا به خروجی Right آدرس مقصد را تولید می کند. محتویات رجیستر مقصد به خروجی Right و محتویات رجیستر مبدا به خروجی تعالل می شود. در صورت یک بودن ورودی Load ورودی Abata و بیت کیم ارزش رجیستر مقصد صورت فعال بودن ورودی RFLwrite محتویات 8 بیت کیم ارزش موجود در ورودی RFHwrite نیز نظیر همین عمل منتقل شده و 8 بیت پر ارزش ثبات مقصد مقدار 'Z' خواهد داشت. در صورت فعال بودن ورزش ثبات مقصد اتفاق می افتد.

9. ثبات نشانگر

یک ثبات 6 بیتی است که قابلیت صفر شدن با استفاده از سیگنال WPreset در آن فراهم شده است. همچنین در صورت یک بودن سیگنال WPadd محتویات آن با ورودی جمع شده و به خروجی انتقال مییابد.

واحد كنترل كننده

این بخش که وظیفه مقداردهی سیگنالهای کنترلی موجود در مدار را بر عهده دارد، توسط یک FSM شامل 11 وضعیت گوناگون پیاده شده است که در شکل زیر قابل مشاهده است. اعداد قرمز رنگ شمارههایی است که به هر حالت انتساب داده شده است.



هنگامی که سیگنال External_Reset فعال شود، پردازنده وارد حالت External_Reset شـده و سیگنال ResetPC فعال می شود CReset فعال می شود. همچنین سیگنال ResetPC فعال می شود تا پرچمها و ثبات نشانگر به صفر مقداردهی شوند. همچنین سیگنال ResetPC فعال می شود تا ضمن صفر شدن خروجی واحد آدرس، مقدار صفر در ثبات شمارنده برنامه نیز بارگذاری شود.

```
WP <= "000000";

Cout <= '0';

Cin <= '0';

Address <= "00000000000000000;

PC <= "00000000000000000000";
```

سپس کنترل اجرا به حالت واکشی دستور (Fetch) منتقل میشود. در این وضعیت کلیه سیگنالهایی که در حالت قبلی فعال شده بودند، غیر فعال شده و سیگنال ReadMem فعال میشود. با فعال شدن این سیگنال محتویات خانهای از حافظه که آدرس آن توسط سیگنال کننده نیز به حالت بارگذاری میشود. کنترل کننده نیز به حالت بارگذاری منتقل میشود.

Databus <= Memory(Address);</pre>

در حالت بارگذاری (Load) سیگنال IRload فعال می شود. بدین طریق مقدار Databus که در ورودی ثبات دستور وجود دارد، در این ثبات دستور بارگذاری می شود. همچنین سیگنال ReadMem نیز غیر فعال می شود.

IRout <= Databus;</pre>

با انتقال از حالت بارگذاری به حالت بیکار (idle) سیگنال IRload غیرفعال میشود. از این حالت استفاده شده است تا زمان کافی برای تغییر محتوای ثبات دستور برای پردازنده به وجود بیاید.

تا به حال محتوای یک خانه از حافظه واکشی شده و در ثبات دستور ذخیره شده است. حال بیا توجه به مقدار موجود در ثبیات دستور باید عملیات گوناگونی انجام شود. بدین منظور کنترل کننده به حالت Decodel منتقل می شود. در این معماری دو ساختار دستوری کوتاه و بلند وجود دارد. به همین دلیل دو مسیر متفاوت برای کنترل کننده در این حالات وجود دارد. چنانچه چهار بیت پر ارزش ثبات دستور [15:12] IRout [15:10] برابر "IRout [15:10] برابر "1110 (15:10] برابر "000011 اینده و یا [15:8] و یا [15:8] در بیاد برابر "0000011 اینده ساختار دستور از نوع بلند بوده و کنترل برنامه به حالت Executel منتقیل می شود. در بقیه حالات دستور از نوع کوتاه است. دستورات pipa و jpa همواره محتویات شمارنده برنامه را تغییر می دهد. همچنین دستور عدرت می در صورت یک باشد، محتویات شمارنده برنامه را تغییر می دهد. در سایر حالات شمارنده برنامه باید یک عدد افزایش یابد تا در واکشی بعدی پردازنده به خانه بعدی حافظه دسترسی پیدا کند. به همین دلیل در پیاده سازی از سیگنالی به نام incr استفاده شده است که در صورت یک بودن آن در حالات بعدی به شمارنده برنامه یک عدد اضافه می شود. در صورتی که دستور واکشی شده این نوز په نوز نوز نوز به فعال می شود. در صورتی که دستور واکشی شده نوز یا نوز نوز نوز به فعال می شود.

اگر دستور از نوع کوتاه باشد، آنگاه ثبات دستور شامل دو دستور است که به صورت متوالی باید اجرا شوند. ابتـدا 8 بیـت پـر ارزش ثبات دستور به عنوان دستور اول مورد بررسی قرار می گیرد.

اگر [15:8] Rout برابر "00000000" باشد، دستور no operation است. در این حالت تنها سیگنال incr فعال می شود و کنترل به اگر [15:8] PCplus مقدار شمارنده برنامه یک واحد Nop1 به حالت Nop1 منتقل می شود. در این حالت با فعال شدن سیگنال PCplus منتقل می شود. در این حالت با فعال می شود تا دیک و اجرای افزایش می یابد و سیگنال incr غیرفعال می شود. همچنین کنترل برنامه به حالت Decode2 منتقل می شود تا دیک و اجرای دستور دوم آغاز شود.

اگر [15:8] Rout برابر "00000001" باشد، دستور halt بوده و کنترل برنامه به وضعیت halt منتقل می شود. در این حالت باید واکشی دستور متوقف شود، به همین دلیل مقدار شمارنده برنامه تغییر نکرده و کنترل برنامه از وضعیت halt مجدداً به وضعیت Decodel منتقل می شود. بدین ترتیب تا زمانی که سیگنال External_Reset غیر فعال است، مقدار ثبات دستور تغییر نکرده و همواره آخرین دستور واکشی شده که شامل halt است، مجدداً اجرا خواهد شد.

به ازای بقیه مقادیر ممکن برای [15:8] IRout سیگنال incr فعال می گردد. همچنین برحسب نوع دستور دیکد شده سیگنالهای گوناگونی فعال می شود و کنترل برنامه به وضعیت Execute2 منتقل می شود.

حالت Execute2 زمان کافی برای اجرای دستور دیکد شده را فراهم می آورد. همچنین در این حالت کلیه سیگنالهایی که ممکن است در حالت Decode1 فعال شده باشند، غیر فعال می شوند. چنانچه در این حالت سیگنال incr فعال باشد، غیر فعال شده و به شمارنده برنامه یک واحد اضافه خواهد شد. انتقال کنترل کننده به این حالت، بدان معناست که دستور واکشی شده از نـوع دسـتور کوتاه بوده و همچنین halt و no operation نیز نبوده است. بنابراین چون تنها دستور اول از ثبات دستور اجـرا شـده است، بایـد کنترل کننده به وضعیتی منتقل شود که امکان اجرای دستور دوم را که در [7:0] IRout واقع است، فراهم آورد. بـه همـین دلیـل کنترل کننده به حالت Decode2 منتقل می شود.

در این حالت سیگنال PCplus1 و EnablePC و EnablePC و PCplus1 که در مرحله قبلی فعال شده اند، غیر فعال می شوند. اگر [7:0] PCplus1 برابر "000000000" باشد، دستور از نوع no operation بوده و کنترل کننده به وضعیت Nop2 منتقل می شود. در وضعیت 900000000 هیچ سیگنال فعال نشده و در نتیجه هیچ عملیاتی انجام نمی شود و تنها کنترل به حالت واکشی دستور منتقل می شود. در صورتی که [7:0] IRout اجرابر "100000001" باشد، دستور halt بوده و کنترل کننده به حالت halt منتقل می شود. چنانچه دستور از نوع کوتاه باشد. ماله و صعیت Decode2 مستلزم آن است که دستور از نوع کوتاه باشد. بنابراین تنها با توجه به چهار بیت پرارزش دستور یعنی [7:4] IRout اجراب می شود. ستور را مشخص و با توجه به نوع دستور سیگنال های مورد نظر را فعال کرد. در این حالت انتقال برنامه به وضعیت Execute1 منتقل می شود.

به دو طریق مختلف می توان به وضعیت Execute1 انتقال یافت.

- 1. دستور از نوع بلند باشد که در این حالت سیگنال incr فعال بوده و باید شمارنده برنامه افزایش یافته و این سیگنال غیـر فعال شود.
 - 2. دستور از نوع کوتاه باشد و دومین دستور از نوع کوتاه اجرا شود.

در این حالت کلیه سیگنالهای فعال شده در مراحل قبل غیر فعال شده و کنترل مجددا به وضعیت واکشی دستور منتقل می شود و دستور بعدی واکشی می گردد. لازم به ذکر است که در کلیه حالات چنانچه سیگنال External_reset فعال گردد، کنترل کننـده به حالت External_Reset منتقل می شود.

در فایل SAYEH.vhd ماجول اصلی پردازنده پیاده شده است که کلیه زیرماجولهای طراحی شده را فراخوانی و به هم متصل می کند. برای تست این پردازنده در فایل memory.vhd خانههای 0، 1، 2، 14 و 15 به صورت زیر مقداردهی شده است.

 $Mem[0] \le "0100-00-00-0100-01-00";$


 $Mem[1] \le "1011-01-00-0001-11-00";$

 $Mem[2] \le "0000-10-01-00001100";$

Mem[14] <= "0000-10-10-00010111";

 $Mem[15] \le "0000-00-01-0000-00-00";$

فایل SAYEH_TB.vhd تست پردازنده را انجام میدهد. در ابتدا سیگنال External_Reset فعال می شود که سبب صفر شدن شمارنده برنامه، پرچمها و ثبات نشانگر می گردد. متغیر index نشان دهنده وضعیت کنترل کننده است که چون سیگنال External_Reset فعال است، مقدار آن صفر شده است.




شکل بالا نحوه انجام این عمل را در شبیه سازیهای انجام شده نشان میدهد. همانطور که انتظار میرفت، pcout و wpout همگی صفر شدهاند.

در مرحله بعدی کنترل کننده وارد وضعیت واکشی (index = 1) می شود. کلیه سیگنال های فعال شده در مرحله قبلی اعم از AddressLogic سیگنال کنترلی مربوط به بخش EnablePC سیگنال کنترلی مربوط به بخش Address فعال نیستند، بنابراین بلوک AddressLogic خروجی PC را که در مرحله قبل صفر شده است، به خروجی Address منتقل می-کند. با فعال شدن سیگنال ReadMem محتوای خانه صفر حافظه روی Databus قرار می گیرد.

با انتقال به وضعیت بارگذاری (index = 2) سیگنالهای فعال شده در وضعیت قبلی غیر فعال شده و سیگنال IRload فعال می-شود تا مقدار موجود بر روی Databus در ثبات دستور بارگذاری شود. در وضعیت بیکار (index = 3) سیگنال IRload غیرفعال شده و خروجی ثبات دستور برابر "100-00-0100-01-00-0100" یا همان محتوای خانه صفر حافظه می گردد. این خانه محتوی دو دستور کوتـاه inp اسـت کـه دو عـدد 16 بیتـی را از پـورت ورودی دریافت کرده و در ثباتهای R0 و R1 ذخیره می کند.


در وضعیت Index = 4) Decode ابتدا هشت بیت پرارزش ثبات دستور مورد بررسی قرار می گیرد. با توجه به اینکه بیتهای ابتدا (index = 4) Decode برابر "O100" ابتدا هشت بیت پرارزش ثبات دستور p_en یک می شود تا داده موجود در پورت ورودی روی IRout[15:12] برابر "O00 نابت ثبات RO به عنوان مقصد تعیین می گردد. با جمع Databus قرار گیرد. همچنین چون دو بیت [11:10] ابل الماره ثبات مقصد ("O00") آدرس ثبات RO مشخص می گردد. باید سیگنال WP = (000000) تناب که شمارنده برنامه را توعی است که شمارنده برنامه را تغییر نمی دهد، مقدار سیگنال incr نیز یک می شود.

با انتقال به وضعیت Execute2 (index = 10) سیگنالهای فعال شده در مرحله قبلی غیر فعال می گردد و مقدار موجود در پورت ورودی یعنی "1101100011110000" در ثبات R0 قرار می گیرد. همچنین چون سیگنال incr فعال است، سیگنال R7 ورودی یعنی "PCplus1 فعال می شود. کنترل اجرا به وضعیت decode2 منتقل می شود تا دستور بعدی انجام شود.




شکل بالا کلیه این مراحل و مقدار متغیرهای مختلف را در هر کلاک نشان میدهد. مقدار سیگنال index وضعیت جاری کنتـرل-کننده را در هر کلاک نشان میدهد. همانطور که مشخص است مقدار ثبات R0 و پورت ورودی یکسان است.

در وضعیت IRout[7:0] مورد بررسی قرار می- index = 5) Decode2 مورد بررسی قرار می- (index = 5) Decode2 مورد بررسی قرار می- (index = 10) Execute1 مورد این دستور نیز inp است و روال کار مطابق قبل است و پس از انتقال کنترل اجرا به وضعیت اکترل اجرا به وضعیت واکشی مقدار پورت ورودی یعنی "1111011011111011" در ثبات R1 ذخیره می گردد. سپس مجددا کنترل اجرا به وضعیت واکشی دستور (index = 1) منتقل می شود. شکل زیر این عمل را نشان می دهد.




اینبار چون PC برابر یک است، محتویات خانه یک حافظه در ثبات دستور قرار می گیرد. در این خانه دو دستور کوتاه وجود دارد. دستور اول محتویات دو رجیستر R0 و R1 را با هم جمع کرده و در ثبات R1 ذخیره می کند. همچنین مقدار پرچم Cout نیز متناسب با عملیات جمع انجام شده تغییر می کند. در شکل زیر مقدار Cout به یک تغییر کرده است.




همچنین مقدار شمارنده برنامه به 2 افزایش می یابد. سپس دستور دوم که mvr است بایـد اجـرا شـود. ایـن دسـتور سـبب انتقـال محتویات ثبات R0 به R3 می شود.

دستور موجود در خانه 2 حافظه brc است و چون '1' = Cout است. انشعاب انجـام مـیشـود. ایـن انشـعاب باعـث مـیشـود کـه محتویات شمارنده برنامه یعنی 2 با مقدار موجود در 8 بیت کم ارزش دستور یعنی 12 جمع شود. بنابراین در واکشی بعدی به خانه 14 حافظه دسترسی مییابد. همانطور که شکل زیر نشان میدهد، مقدار شمارنده برنامه به 14 تغییر مییابد.



دستور موجود در خانه 14، awp است که سبب می شود، محتویات ثبات نشانگر یعنی صفر با مقدار موجود در 8 بیت کم ارزش دستور یعنی 23 جمع و در آن ذخیره شود. ضمنا شمارنده برنامه یک واحد افزایش می یابد. شکل زیر نحوه اجرای این عمل را نشان می دهد



بدین ترتیب دستور موجود در خانه 15 واکشی میشود. چون این دستور halt است، شمارنده برنامه همان مقدار 15 بـاقی مانـده و هیچ عملیاتی توسط برنامه انجام نمیشود. مطابق شکل زیر همواره کنترل کننده بین وضعیت 4 و 8 جا به جا میشود.

\$ 1 →	Msgs								
→ clk	1								
🔷 index	1	(9	(1	/2	/3	4	(8	/4	(8
 → address	0	(15							
 → databus	0000000000000000	000000	0000000000	(00000	001\0000C	00000000000	0		
🔷 irload	0								
 → irout	UUUUUUUUUUU	000010	1000010111		(0000C	0010000000	0		
♦ incr	0								
🔷 enablepc	0								
 → pcout	0	14	(15						
🔷 regload	0								
→ reg(0)	UUUUUUUUUUU	110110	0011110000						
→ reg(1)	UUUUUUUUUUU	110011	1111101011						
→ reg(2)	UUUUUUUUUUU	UUUUUU	וטטטטטטטטט	JU					
♦ wpadd	0								
→ wpout	000000	(01011	1						