

Escuela de Ingeniería en Computadores

Fundamentos de Arquitectura de Computadores CE-1107

Bitácora - Proyecto Grupal 2: Simulación Pipelining

Adriel Sebastián Chaves Salazar, 2021031465

Ana Melissa Vásquez Rojas, 2023194350

Daniel Duarte Cordero, 2022012866

Sergio Salazar Núñez, 2022155923

Profesor: Luis Alberto Chavarría Zamora

26 de noviembre de 2024

1. Introducción

Este documento presenta la bitácora detallada del proyecto de desarrollo de un procesador segmentado, realizado como parte del curso de Arquitectura de Computadores. El objetivo principal de esta bitácora es registrar meticulosamente todos los procedimientos, decisiones y avances logrados durante la implementación del sistema. A lo largo de las siguientes páginas, se encontrará una descripción pormenorizada de los procesos implementados en el diseño del procesador segmentado, incluyendo las estructuras de datos utilizadas, los algoritmos implementados para las diferentes etapas del pipeline (IF, ID, EX, MEM, WB), las estrategias de manejo de riesgos, y las diversas herramientas de desarrollo empleadas para optimizar la implementación en Python. La estructura de esta bitácora está organizada cronológicamente, con una clara división por días de trabajo, permitiendo seguir la evolución del proyecto de manera coherente. Cada entrada diaria incluirá:

- Objetivos planteados para la jornada de desarrollo
- Descripción detallada de las tareas realizadas
- Desafíos técnicos encontrados y soluciones implementadas
- Resultados obtenidos y avances en la implementación
- Reflexiones sobre el progreso del proyecto

Este enfoque sistemático no solo servirá como un registro exhaustivo del trabajo realizado, sino que también proporcionará una valiosa documentación del proceso de desarrollo de un procesador segmentado funcional, demostrando la aplicación práctica de los conceptos fundamentales de arquitectura de computadores.

2. Bitácora

Fecha: 15/11/2024 2.1.

Objetivos:

• Establecer la estructura base del proyecto y asignar roles al equipo

Desarrollar el diseño inicial de la interfaz gráfica del simulador

Definir la arquitectura básica del sistema y sus componentes principales

Descripción de las tareas:

• Se realizó la asignación de roles específicos para cada miembro del equipo: Melissa

Vásquez como diseñadora gráfica, programadora y coordinadora; Daniel Duarte co-

mo programador y tester; Sergio Salazar como desarrollador; y Adriel Chaves como

desarrollador de documentación.

Se implementó la estructura base de la interfaz gráfica utilizando Python, estableciendo

los elementos visuales principales para mostrar las etapas del pipeline.

• Se diseñó el esquema inicial para la visualización de los módulos de hardware y su

utilización en tiempo real.

Problemas encontrados y soluciones aplicadas:

Problemas encontrados:

Dificultad inicial para determinar la mejor biblioteca gráfica de Python para el proyecto

• Complejidad en la organización de los elementos visuales para mostrar todas las etapas

del pipeline simultáneamente

Desafíos en la sincronización del trabajo entre los miembros del equipo

2




Figura 2.1: Diseño inicial de la interfaz gráfica del simulador



Figura 2.2: Sesión de trabajo del equipo definiendo la arquitectura del sistema

Soluciones implementadas:

- Se seleccionó Tkinter como biblioteca principal por su robustez y facilidad de integración
- Se implementó un diseño modular que permite visualizar claramente cada etapa del pipeline
- Se estableció un sistema de control de versiones y reuniones periódicas para mantener la coordinación del equipo

Resultados obtenidos:

Se logró establecer la estructura base del proyecto y se implementó el primer prototipo de la interfaz gráfica que permite visualizar las diferentes etapas del pipeline. El equipo quedó organizado con roles claros y se establecieron los fundamentos para el desarrollo posterior del sistema.

Reflexión sobre el avance del proyecto:

El primer día de desarrollo ha sido fundamental para establecer las bases sólidas del proyecto. La asignación clara de roles y la implementación inicial de la interfaz gráfica nos permite tener una visión clara de hacia dónde nos dirigimos. La colaboración del equipo ha sido excepcional, y la estructura modular elegida facilitará la implementación de las funcionalidades más complejas en las próximas etapas del desarrollo.

2.2. Fecha: 18/11/2024

Objetivos:

- Integrar los diferentes módulos desarrollados del simulador del procesador
- Realizar una revisión exhaustiva del código para identificar y corregir bugs
- Establecer una lista priorizada de requerimientos pendientes
- Validar el funcionamiento de las etapas del pipeline implementadas hasta el momento

Descripción de las tareas:

- Se llevó a cabo una reunión de integración donde cada miembro del equipo presentó sus avances en los módulos asignados
- Se realizó una sesión de depuración conjunta para identificar y resolver problemas en la ejecución del pipeline
- Se desarrolló un documento detallado listando los requerimientos pendientes y los errores identificados
- Se implementaron mejoras en la sincronización entre las diferentes etapas del procesador



Figura 2.3: Sesión de trabajo del equipo durante la integración de módulos y depuración

Problemas encontrados y soluciones aplicadas:

Problemas encontrados:

- Inconsistencias en la sincronización entre las etapas IF y ID del pipeline
- Errores en la visualización de los estados de los registros durante la ejecución
- Dificultades en la implementación de la unidad de riesgos
- Problemas de rendimiento en la actualización de la interfaz gráfica

Soluciones implementadas:

- Se implementó un sistema de señales de control más robusto entre las etapas del pipeline
- Se rediseñó la estructura de datos para el manejo de registros y su visualización
- Se estableció un nuevo enfoque para la detección y manejo de riesgos
- Se optimizó el código de la interfaz gráfica para mejorar el rendimiento

Resultados obtenidos:

Se logró una integración exitosa de varios módulos clave del simulador, incluyendo las etapas básicas del pipeline y la visualización de estados. Se generó una lista completa de requerimientos pendientes, categorizados por prioridad y complejidad, lo que permitirá una mejor planificación de las próximas etapas de desarrollo.

Reflexión sobre el avance del proyecto:

La jornada de integración y depuración ha sido crucial para identificar áreas que requieren atención inmediata. La colaboración del equipo durante la sesión de debugging permitió resolver varios problemas críticos y establecer una dirección clara para las próximas etapas de desarrollo. La lista de requerimientos pendientes nos da una visión clara de lo que falta por implementar, lo que nos permitirá organizar mejor nuestro tiempo y recursos.

2.3. Fecha: 23/11/2024

Objetivos:

- Finalizar el desarrollo de los componentes principales del procesador
- Realizar pruebas integrales del sistema
- Implementar y validar las métricas de ejecución
- Completar la integración del primer prototipo funcional

Descripción de las tareas:

- Se completó el desarrollo de las cinco etapas del pipeline (IF, ID, EX, MEM, WB) con su funcionalidad completa
- Se implementaron los tres modos de funcionamiento temporal (paso a paso, ritmo controlado y ejecución completa)
- Se finalizó la implementación de las métricas de rendimiento y su visualización
- Se realizaron pruebas exhaustivas con diferentes conjuntos de instrucciones para validar el funcionamiento



Figura 2.4: Reunión final del equipo para la integración del prototipo




Figura 2.5: Primera ejecución exitosa del procesador segmentado

Problemas encontrados y soluciones aplicadas:

Problemas encontrados:

- Inconsistencias en el manejo de las latencias en las diferentes etapas del pipeline
- Errores ocasionales en la predicción de saltos
- Problemas de sincronización en el modo de ejecución paso a paso
- Algunos bugs en la visualización de las métricas de rendimiento

Soluciones implementadas:

 Se implementó un sistema más preciso para el control de latencias basado en el estado del arte

- Se refinó el algoritmo de predicción de saltos para mejorar su precisión
- Se desarrolló un mecanismo de control más robusto para el modo paso a paso
- Se corrigieron los errores de cálculo y visualización en las métricas

Resultados obtenidos:

Se logró completar el primer prototipo funcional del procesador segmentado, incluyendo todas las características principales especificadas en los requerimientos. El sistema es capaz de ejecutar programas completos, mostrar el estado de todas las etapas del pipeline, y proporcionar métricas de rendimiento precisas. Los tres modos de funcionamiento temporal operan correctamente, y la interfaz gráfica muestra de manera clara y efectiva toda la información relevante del procesador.

Reflexión sobre el avance del proyecto:

La culminación del primer prototipo funcional marca un hito significativo en nuestro proyecto. El trabajo en equipo y la dedicación de cada miembro han sido fundamentales para alcanzar este punto. Aunque aún hay algunos bugs por resolver, el sistema demuestra un funcionamiento robusto y cumple con los objetivos principales establecidos. La arquitectura modular que implementamos desde el inicio ha demostrado ser una decisión acertada, facilitando la integración final y la depuración del sistema. Las próximas sesiones se centrarán en pulir los detalles restantes y optimizar el rendimiento general del simulador.

2.4. Fecha: 25/11/2024

Objetivos:

- Finalizar la depuración completa del sistema
- Realizar pruebas finales de todos los componentes
- Validar el funcionamiento de las dos versiones del procesador simultáneamente
- Verificar el cumplimiento de todos los requerimientos técnicos

Descripción de las tareas:

- Se completó la depuración final de todos los módulos del procesador
- Se realizaron pruebas exhaustivas de las diferentes configuraciones de riesgos
- Se verificó el correcto funcionamiento de todas las métricas y visualizaciones
- Se validó la ejecución simultánea de las dos versiones del procesador
- Se documentó el estado final del sistema y sus capacidades




Figura 2.6: Versión final del simulador de procesador segmentado en plena ejecución

Problemas encontrados y soluciones aplicadas:

Problemas encontrados:

- Últimos ajustes necesarios en la sincronización de las dos versiones del procesador
- Refinamientos finales en la precisión de las métricas de rendimiento
- Optimizaciones pendientes en el rendimiento general del sistema

Soluciones implementadas:

- Se implementó un sistema de sincronización mejorado para la ejecución paralela
- Se calibraron los cálculos de las métricas para mayor precisión
- Se realizaron optimizaciones finales en el código para mejorar el rendimiento

Resultados obtenidos:

El proyecto ha alcanzado su culminación exitosa con todas las funcionalidades implementadas y funcionando correctamente. El simulador es capaz de:

- Ejecutar las cinco etapas del pipeline (IF, ID, EX, MEM, WB) con precisión
- Mostrar en tiempo real el estado de todos los módulos de hardware
- Operar en los tres modos temporales especificados
- Visualizar claramente las métricas de rendimiento para ambas versiones del procesador
- Manejar eficientemente los riesgos según la versión seleccionada

Reflexión sobre el avance del proyecto:

La finalización exitosa del proyecto representa la culminación de un esfuerzo coordinado y dedicado del equipo. El simulador no solo cumple con todos los requerimientos técnicos

establecidos, sino que también proporciona una herramienta educativa valiosa para comprender el funcionamiento de un procesador segmentado. La implementación de las dos versiones del procesador ejecutándose simultáneamente permite una comparación directa y clara de las diferentes estrategias de manejo de riesgos, cumpliendo así con el objetivo pedagógico del proyecto. El trabajo en equipo y la metodología de desarrollo adoptada han sido fundamentales para alcanzar este resultado exitoso.