# Bitácora del Proyecto: Lógica Combinatoria -Calculadora Tomógrafo

Melissa

September 2, 2024

# Contents

| Ta       | abla de Contenidos  | ii                                   |  |  |  |  |
|----------|---|--------------------------------------|--|--|--|--|
| Li       | ista de Tablas  | 1                                    |  |  |  |  |
| 1        | Introducción  |                                      |  |  |  |  |
| <b>2</b> | Objetivos del Proyecto  |                                      |  |  |  |  |
| 3        | Resumen del Proyecto  | 1                                    |  |  |  |  |
| 4        | Diseño de Circuitos  4.1 Sensores  4.2 Visualizador LED  4.3 Desarrollo de la lógica de codificación  4.4 Desarrollo de la lógica de decodificación  4.5 Circuito Combinatorio  4.6 Desacople  4.7 Visualizador 7 Segmentos  4.8 Accionador | 2<br>2<br>2<br>2<br>7<br>9<br>9<br>9 |  |  |  |  |
| 5        | Construcción del Circuito   | 9                                    |  |  |  |  |
| 6        | Pruebas y Resultados  | 10                                   |  |  |  |  |
| 7        | Reflexión Final y Conclusiones  | 10                                   |  |  |  |  |

### List of Tables

| 1 | Tabla de Verda | ıd para la l | logica de | codificación (2 | bits) | <br>3 |
|---|----------------|--------------|-----------|-----------------|-------|-------|
| 2 | Tabla de Verda | d para la    | lógica de | decodificación  |       | <br>7 |

### 1 Introducción

En este documento se presenta la bitácora correspondiente al proyecto sobre Lógica Combinatoria, desarrollado como parte del curso de Fundamentos de Arquitectura de Computadores. El proyecto tiene como objetivo principal diseñar e implementar un circuito capaz de interpretar señales provenientes de sensores y ejecutar acciones a través de actuadores, empleando para ello técnicas de lógica combinatoria. A lo largo de esta bitácora se registrarán las actividades realizadas, las decisiones de diseño tomadas, y los resultados obtenidos en cada una de las etapas del proyecto. Además, se incluirán reflexiones sobre los desafíos encontrados y las estrategias implementadas para superarlos, así como una planificación de las acciones futuras que se llevarán a cabo para completar el proyecto de manera exitosa.

## 2 Objetivos del Proyecto

El objetivo principal de este proyecto es desarrollar una calculadora tomógrafo que pueda detectar la presencia de dedos mediante un arreglo de LEDs y fotoreceptores, y mostrar los resultados de dicha detección en un display de 7 segmentos. Además, el circuito deberá activar un actuador en función de los valores lógicos detectados. Para cumplir con este objetivo, se plantean los siguientes objetivos específicos: diseñar un circuito combinatorio utilizando compuertas CMOS o TTL, implementar dos decodificadores que procesen la información de los sensores, simular el circuito antes de su construcción física, y documentar todo el proceso en esta bitácora.

## 3 Resumen del Proyecto

El proyecto se estructura en varias etapas que incluyen el diseño de sensores, un visualizador LED, un circuito combinatorio con dos decodificadores, un sistema de desacople eléctrico, un visualizador de 7 segmentos, y un accionador. El circuito se alimentará con una fuente de 0V a 5V y utilizará tecnologías CMOS o TTL para las compuertas lógicas. Se hará uso de herramientas de automatización para simplificar el diseño, que luego será validado a través de simulaciones antes de pasar a la implementación física.

### 4 Diseño de Circuitos

El diseño del circuito se dividió en módulos para facilitar su desarrollo y comprensión.

#### 4.1 Sensores

El diseño del arreglo de sensores se compone de un arreglo de LEDs 4x3 y un conjunto correspondiente de foto-transistores que detectarán la sombra proyectada por los dedos. La disposición de los LEDs y foto-receptores permite una detección precisa de la presencia de dedos, lo que constituye la entrada principal del circuito.

#### 4.2 Visualizador LED

El visualizador LED mostrará de manera binaria la información captada por los foto-receptores. Este arreglo de LEDs permite una visualización inmediata de la señal captada por los sensores, facilitando la verificación del correcto funcionamiento del sistema de detección.

## 4.3 Desarrollo de la lógica de codificación

Lo que se realizará será tomar las 4 entradas y codificarlo en dos bits.

Table 1: Tabla de Verdad para la logica de codificación (2 bits)

| A | В | $\mathbf{C}$ | D | $\mathbf{Y}_0   \mathbf{Y}_1  $ |
|---|---|--------------|---|---------------------------------|
| 0 | 0 | 0            | 0 | 00                              |
| 0 | 0 | 0            | 1 | 00                              |
| 0 | 0 | 1            | 0 | 00                              |
| 0 | 0 | 1            | 1 | 01                              |
| 0 | 1 | 0            | 0 | 00                              |
| 0 | 1 | 0            | 1 | 01                              |
| 0 | 1 | 1            | 0 | 01                              |
| 0 | 1 | 1            | 1 | 10                              |
| 1 | 0 | 0            | 0 | 00                              |
| 1 | 0 | 0            | 1 | 01                              |
| 1 | 0 | 1            | 0 | 01                              |
| 1 | 0 | 1            | 1 | 10                              |
| 1 | 1 | 0            | 0 | 01                              |
| 1 | 1 | 0            | 1 | 10                              |
| 1 | 1 | 1            | 0 | 10                              |
| 1 | 1 | 1            | 1 | 11                              |

Mapas de Karnaugh para las salida  $\mathbf{Y}_0$  y  $\mathbf{Y}_1$ 

### Para la salida $Y_0$ :

| CD/AB | 00 | 01 | 11 | 1 |
|-------|----|----|----|---|
| 00    | 0  | 0  | 0  | 0 |
| 01    | 0  | 0  | 1  | 0 |
| 11    | 0  | 1  | 1  | 1 |
| 10    | 0  | 0  | 1  | 0 |

A partir del mapa de Karnaugh, la ecuación para  $\mathbf{Y}_0$  es:

$$Y_0 = BCD + DBA + ABC + ACD \tag{1}$$

Al simplificar:

$$Y_0 = BC(D+A) + AD(B+C)$$
(2)

Esta ecuación se obtuvo al agrupar los unos en el mapa de Karnaugh para

minimizar la función lógica.

#### Para la salida $Y_1$ :

| CD/AB | 00 | 01 | 11 | 1 |
|-------|----|----|----|---|
| 00    | 0  | 0  | 1  | 0 |
| 01    | 0  | 1  | 0  | 1 |
| 11    | 1  | 0  | 1  | 0 |
| 10    | 0  | 1  | 0  | 1 |

A partir del mapa de Karnaugh, la ecuación para  $\mathbf{Y}_1$  es:

$$Y_1 = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + AB\overline{CD} + AB\overline{CD} + A\overline{BCD} + A\overline{BCD} + A\overline{BCD}$$
 (3)

Al simplificar:

$$Y_1 = \overline{A}D(B \oplus C) + \overline{A}BC\overline{D} + AB(\overline{(C \oplus D)} + A\overline{B}(C \oplus D)$$
 (4)

La ecuación se simplificó utilizando el mismo proceso de agrupación en el mapa de Karnaugh en este caso  $2^0$ .

Posteriormente se probaron las ecuaciones booleanas obtenidas, utilizando logic.ly:




Figure 1: Prueba del correcto funcionamiento de la lógica de codificación (Figura 1)




Figure 2: Prueba del correcto funcionamiento de la lógica de codificación (Figura 2)

### 4.4 Desarrollo de la lógica de decodificación

Table 2: Tabla de Verdad para la lógica de decodificación

| $\mathbf{Y}_0$ | $\mathbf{Y}_1$ | $\mathbf{Z}_0$ | $\mathbf{Y}_1$ | $\mathbf{S}_2 \; \mathbf{S}_1 \; \mathbf{S}_0$ |
|----------------|----------------|----------------|----------------|--|
| 0              | 0              | 0              | 0              | 010  |
| 0              | 0              | 0              | 1              | 011  |
| 0              | 0              | 1              | 0              | 100  |
| 0              | 0              | 1              | 1              | 101  |
| 0              | 1              | 0              | 0              | 011  |
| 0              | 1              | 0              | 1              | 100  |
| 0              | 1              | 1              | 0              | 101  |
| 0              | 1              | 1              | 1              | 110  |
| 1              | 0              | 0              | 0              | 100  |
| 1              | 0              | 0              | 1              | 101  |
| 1              | 0              | 1              | 0              | 110  |
| 1              | 0              | 1              | 1              | 111  |
| 1              | 1              | 0              | 0              | 101  |
| 1              | 1              | 0              | 1              | 110  |
| 1              | 1              | 1              | 0              | 111  |
| 1              | 1              | 1              | 1              | 000  |

Mapas de Karnaugh para las salida  $\mathrm{S}_2,\,\mathrm{S}_1,\,\mathrm{S}_0$ 

#### Para la salida $S_2$ :

| $\mathbf{Y}_0\mathbf{Y}_1/\mathbf{Z}_0\mathbf{Z}_1$ | 00 | 01 | 11 | 1 |
|---|----|----|----|---|
| 00  | 0  | 0  | 1  | 1 |
| 01  | 0  | 1  | 1  | 1 |
| 11  | 1  | 1  | 0  | 1 |
| 10  | 1  | 1  | 1  | 1 |

A partir del mapa de Karnaugh, la ecuación para  $\mathrm{S}_2$  es:

$$S_2 = Z_0 \overline{Y_0} + Y_1 Z_1 \overline{Z_0} + Y_0 \overline{Z_1} + Y_0 \overline{Y_1}$$

$$\tag{5}$$

Al simplificar:

$$S_2 = Z_0 \overline{Y_0} + Y_1 Z_1 \overline{Z_0} + Y_0 (\overline{Z_1} + \overline{Y_1})$$

$$\tag{6}$$

$$= Z_0 \overline{Y_0} + Y_1 Z_1 \overline{Z_0} + Y_0 (\overline{Z_1 Y_1}) \tag{7}$$

Esta ecuación se obtuvo al agrupar los unos en el mapa de Karnaugh para minimizar la función lógica.

#### Para la salida $S_1$ :

| $\mathbf{Y}_0\mathbf{Y}_1/\mathbf{Z}_0\mathbf{Z}_1$ | 00 | 01 | 11 | 1 |
|---|----|----|----|---|
| 00  | 1  | 1  | 0  | 0 |
| 01  | 1  | 0  | 1  | 0 |
| 11  | 0  | 1  | 0  | 1 |
| 10  | 0  | 0  | 1  | 1 |

A partir del mapa de Karnaugh, la ecuación para  $\mathbf{S}_1$  es:

$$S_1 = \overline{Z_0} \, \overline{Y_0} \, \overline{Y_1} + \overline{Z_0} \, \overline{Z_1} \, \overline{Y_0} + Y_1 Z_0 \overline{Y_0} Z_1 + Y_0 Y_1 Z_1 \overline{Z_0} + Z_0 \overline{Z_1} Y_0 + Y_0 \overline{Y_1} Z_0 \quad (8)$$

Al simplificar:

$$S_1 = \overline{Z_0} \, \overline{Y_0} \, (\overline{Y_1} + \overline{Z_1}) + Y_1 Z_1 (\overline{Y_0} Z_0 + Y_0 \overline{Z_0}) + Z_0 Y_0 (\overline{Y_1} + \overline{Z_1}) \tag{9}$$

$$= (\overline{Y_1} + \overline{Z_1})(\overline{Z_0}\overline{Y_0} + Z_0Y_0) + Y_1Z_1(\overline{Y_0}Z_0 + Y_0\overline{Z_0})$$

$$\tag{10}$$

$$= \overline{Y_1 Z_1} \overline{(Y_0 \oplus Z_0)} + Y_1 Z_1 (Y_0 \oplus Z_0) \tag{11}$$

#### Para la salida $S_0$ :

| $\mathbf{Y}_0\mathbf{Y}_1/\mathbf{Z}_0\mathbf{Z}_1$ | 00 | 01 | 11 | 1 |
|---|----|----|----|---|
| 00  | 0  | 1  | 1  | 0 |
| 01  | 1  | 0  | 0  | 1 |
| 11  | 1  | 0  | 0  | 1 |
| 10  | 0  | 1  | 1  | 0 |

A partir del mapa de Karnaugh, la ecuación para  $S_0$  es:

$$S_0 = Z_1 \overline{Y_1} + Y_1 \overline{Z_1} \tag{12}$$

Al simplificar:

$$S_0 = Z_1 \oplus Y_1 \tag{13}$$

#### 4.5 Circuito Combinatorio

El circuito combinatorio incluye dos decodificadores, cada uno con una función específica. El primer decodificador acumula el número de dedos detectados, codificándolos en binario de manera circular utilizando solo 2 bits, permitiendo así representar valores de 0 a 3. El segundo decodificador se encargará de activar un actuador dentro de rangos específicos de valores lógicos reducidos a una combinación. La implementación de estos decodificadores es clave para el procesamiento de las señales captadas por los sensores.

#### 4.6 Desacople

El desacople entre el circuito combinatorio y el accionador se realiza mediante componentes discretos, con el fin de aislar eléctricamente las dos etapas y evitar interferencias que puedan afectar el rendimiento del circuito.

### 4.7 Visualizador 7 Segmentos

El visualizador de 7 segmentos se encarga de mostrar el resultado del procesamiento en un formato legible para el usuario, utilizando una representación en hexadecimal. Este componente es esencial para la interacción del usuario con el sistema.

#### 4.8 Accionador

El accionador, consiste en un motor de corriente continua (CD), este es activado en función de los valores lógicos procesados por el segundo decodificador. Su alimentación está separada del resto del circuito para asegurar un funcionamiento estable y eficiente.

## 5 Construcción del Circuito

La construcción del circuito se realizará utilizando una protoboard.

# 6 Pruebas y Resultados

Una vez construido el circuito, se llevaran a cabo pruebas para verificar su funcionamiento.

# 7 Reflexión Final y Conclusiones

IEEEtran