

# Laboratorio 1. Propuestas de diseño.

Estudiantes: Ana Melissa Vázquez Rojas  
Dario Garro Moya.

## Problema 1. Decodificador Bin-Gray.

Entrada: Número de 4 bits  
Salida: código Gray


### Propuesta 1:

- Mantener el bit más significativo igual
- Cada bit siguiente se obtiene como XOR del bit actual con el bit más significativo anterior

Ejemplo con un número de 8 bits.

XOR		
A	B	A ⊕ B
0	0	0
0	1	1
1	0	1
1	1	0

$$(11000110)_2 = (10100101)_{\text{Gray}}$$



### Propuesta 2: Hacer la conversión usando desplazamiento y XOR.

- Se realiza un desplazamiento a la derecha 1 posición ( $\gg 1$ )

Ejemplo con un número de 8 bits  
bin = 11000110

$$\text{bin} \gg 1 = 01100011$$

- Luego se hace un XOR entre el número original y el desplazado.

Continúa en la siguiente página...

Bit original	Bit desplazado	XOR.
1	0	1
1	1	0
0	1	1
0	0	0
0	0	0
1	0	1
1	1	0
0	1	1

← Este resultado corresponde al código gray

$$(11000110)_2 = (10100101)_{\text{gray}}$$

### Comparación

Propuesta 1: Sumas sucesivas	Propuesta 2: Desplazamiento y XOR
<ul style="list-style-type: none"> <li>→ Bit más significativo se mantiene.</li> <li>→ Cada bit siguiente se calcula individualmente usando XOR con el más significativo anterior.</li> <li>→ Es más intuitiva.</li> </ul>	<ul style="list-style-type: none"> <li>→ Se calcula todo el código gray con la expresión:</li> </ul> $\text{gray} = \text{bin} \oplus (\text{bin} \gg 1)$ <p>donde bin es el número binario de N bits.</p> <ul style="list-style-type: none"> <li>→ Más compacta.</li> </ul>

Ambas propuestas tienen una complejidad similar, elegimos la propuesta 1 porque es más intuitiva.

Problema 2:  
Restador completo de 1bit



A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Se busca la solución para S

A \ B Cin

	00	01	11	10
0		1		1
1	1		1	

$$A\bar{B}\bar{C}_{in} + \bar{A}\bar{B}C_{in} + ABC_{in} + \bar{A}B\bar{C}_{in}$$


Se busca la solución para Cout:

$$S = C_{in} (\bar{A}\bar{B} + AB) + \bar{C}_{in} (A\bar{B} + \bar{A}B)$$

$$S = C_{in} (\bar{A} \oplus B) + \bar{C}_{in} (A \oplus B)$$

$$S = C_{in} \oplus (A \oplus B)$$

L



A \ B Cin	00	01	11	10
0		1	1	1
1			1	


$$Cout = BC_{in} + \bar{A}C_{in} + \bar{A}B$$

$$= BC_{in} + \bar{A}(C_{in} + B)$$


$$Cout = \bar{A}\bar{B}C_{in} + \bar{A}B\bar{C}_{in} + \bar{A}BC_{in} + ABC_{in}$$

$$= \bar{A}B(C_{in} + \bar{C}_{in}) + C_{in}(\bar{A}\bar{B} + AB)$$

$$= \bar{A}B + C_{in}(\bar{A} \oplus B)$$



## Restador completo 4 bits a partir de 1 bit



Propuesta 1. Esta propuesta corresponde al diseño anterior utilizando las ecuaciones simplificadas para Cout y S para el restador completo de 1 bit.

$$Cout = \bar{A}B + Cin (A \oplus B)$$

$$S = Cin \oplus (A \oplus B)$$

Luego, a partir de ese hacer el de 4 bits

Propuesta 2. Esta propuesta corresponde a utilizar

las ecuaciones de S y Cout sin simplificar (utilizando Cout extraído del mapa K) para el restador completo de 1 bit.

$$Cout = B Cin + \bar{A} Cin + \bar{A} B$$

$$S = A \bar{B} \bar{Cin} + \bar{A} \bar{B} Cin + A B Cin + \bar{A} B \bar{Cin}$$

y luego a partir de ese para hacer el de 4 bits



Al comparar ambas propuestas notamos que la propuesta 2 requiere utilizar muchas más compuertas en comparación a la propuesta 1.

El hecho de que en la propuesta 1 las ecuaciones estén simplificadas hace que se reduzca la cantidad de código necesario para resolver el problema en VHDL.

Es por ello que la propuesta seleccionada es la 1.

### Problema 3.

#### Propuesta 1) System Verilog

```
1 // Contador parametrizable de N bits con reset asíncrono
2 module param_counter #(
3     parameter int N = 6,           // ancho (bits)
4     parameter logic [N-1:0] INIT = '0 // valor tras reset
5 ) (
6     input logic clk,               // reloj
7     input logic arst,             // reset asíncrono, activo en 1
8     input logic en,               // enable (1 = incrementa)
9     output logic [N-1:0] q        // salida
10 );
11
12 always_ff @(posedge clk or posedge arst) begin
13     if (arst) begin               // reset inmediato (asíncrono)
14         q <= INIT;
15     end else if (en) begin        // suma módulo 2^N
16         q <= q + 1'b1;
17     end
18     // si en=0, mantiene q
19 end
20
21 endmodule
```

#### Características

- Parametrizable: N fija el rango (p. ej.,  $N=2 \rightarrow 0..3$ ;  $N=6 \rightarrow 0..63$ ).
- Valor inicial configurable: INIT.
- Sencillez y legibilidad: una sola ecuación: si en entonces  $q \leq q+1$ .
- clk: Señal de reloj.
- arst: Reset asíncrono activo en alto (pone el contador a 0 sin esperar al flanco del reloj).
- en: Enable (si está en '1', el contador incrementa; si está en '0', mantiene el valor).
- q: Salida del contador.

## Propuesta 2) VHDL

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity counter_n is
6  generic (
7      N : positive := 6;           -- ancho
8      INIT : unsigned(N-1 downto 0) := (others => '0')
9  );
10 port (
11     clk : in std_logic;
12     arst : in std_logic;          -- reset asíncrono activo en '1'
13     en : in std_logic;
14     q : out unsigned(N-1 downto 0)
15 );
16 end entity;
17
18 architecture rtl of counter_n is
19     signal q_r : unsigned(N-1 downto 0) := INIT;
20 begin
21     q <= q_r;
22
23     process (clk, arst)
24     begin
25         if arst = '1' then        -- reset asíncrono
26             q_r <= INIT;
27         elsif rising_edge(clk) then
28             if en = '1' then
29                 q_r <= q_r + 1;    -- módulo 2^N por ancho
30             end if;
31         end if;
32     end process;
33 end architecture;
```

### Características

- Parametrización por generic (N, INIT).
- Uso de numeric\_std para suma sobre unsigned.
- Reset asíncrono a nivel RTL.

### Tabla de transición (común en ambas propuestas)

arst	en	Q (actual)	Q(siguiente)
1	X	XX	00
0	0	00	00
0	1	00	01
0	1	01	10
0	1	10	11
0	1	11	00

Ambas propuestas son correctas, equivalentes en funcionalidad y sintetizables. Sin embargo, SystemVerilog lo hace de manera más concisa y directa, por ejemplo, los tipos logic y bloques always\_ff facilitan la lectura, siendo esta la propuesta elegida por su facilidad ante la otra propuesta a pesar de hacer lo mismo.