
# C12 Combinacionales específicos ALU




## Restadores

## Suma y resta



### **Inverso** aditivo



Si existe un inverso aditivo del número  ${\mathcal B}$  tal que

$$\mathcal{B} + \mathcal{B}' = 0 \rightarrow -\mathcal{B} = \mathcal{B}'$$

entonces puedo reescribir cualquier resta como una suma algebraica

$$\mathcal{A} - \mathcal{B} = \mathcal{A} + \mathcal{B}'$$

Por otra parte el complemento a 2 de un numero está definido como:

$$f_{C2}(\mathcal{B}) = 2^n - |\mathcal{B}|$$

Pero como en un sistema de representación de n bits:  $2^n = 0$  entonces:

El complemento a la base de un número será su complemento aditivo.

$$f_{C2}(\mathcal{B}) = -\mathcal{B}$$
  $\mathcal{A} - \mathcal{B} = \mathcal{A} + f_{C2}(\mathcal{B})$ 

## Decodificador (DECO)

## Todos los posibles circuitos con 2 variables

### Deco-4

•	ΤF	L	$S_1S_0$	$\mathbf{D}_0$	S <sub>1</sub>	Sol	$D_1$	T	F	L	S <sub>1</sub>	S <sub>0</sub>	$D_2$	T	F	L	Т	F	L	Т	F	L
(	0 0		0 0		0			0	0	1	0	0		0	0	1	0	0		0	0	1
(	0 1		0 1		0	1	1	0	1	1	0	1		0	1		0	1	1	0	1	1
	1 0		1 0		1	0		1	0		1	0	1	1	0	1	1	0	1	1	0	1
	1 1		1 1		1	1		1	1		1	1		1	1		1	1		1	1	
		_		•		_												•			·	
•		<u></u>	т с	l.	_	٦l		_	_		_	F		_	F		_	_		Т	E	
2	$S_1 S_0$	$\nu_3$	T F	L	ı	F	L		F	L	T	Г	L	ı	Г	L	T	Г	L	ı	Г	L
(	0 0		0 0	1	0	0		0	0	1	0	0		0	0	1	0	0		0	0	1
(	0 1		0 1		0	1	1	0	1	1	0	1		0	1		0	1	1	0	1	1
	1 0		1 0		1	0		1	0		1	0	1	1	0	1	1	0	1	1	0	1
	1 1	1	1 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

$$D_0 = S_1' S_0'$$


$$D_1 = S_1'S_0$$

$$D_2 = S_1 S_{0'}$$

$$D_3 = S_1 S_0$$

## Todos los posibles circuitos con 2 variables


### Deco-4




## Decodificador

Los **decodificadores** poseen **n** entradas por donde reciben un número binario de n bits que van a decodificar en decimal activando una y solo una de las **2**<sup>n</sup> salidas posibles.

Son fundamentales para seleccionar una posición de memoria a partir de una dirección codificada en binario. También vamos a poder reconocerlos formando parte del circuito interno de un multiplexor.






S <sub>1</sub>	$S_0$	$O_0$	$O_1$	$O_2$	$O_3$
0	0	1			
0	1	0	1		
1	0	0		1	
1	1	0			1

## Multiplexor (MUX)

## Multiplexor (MUX)

Selecciona 1 de entre  $2^n$  entradas  $(I_0 ... I_{2^{n-1}})$  mediante n líneas de selección  $(S_0 ... S_{n-1})$  y la conecta a la única salida de datos (O)



## Demultiplexor (DEMUX)

## Demultiplexor


Conectan la única entrada I con alguna de las 2<sup>n</sup> salidas O según la selección realizada mediante "n" líneas de selección

2 salidas → 1 línea de selección


4 salidas → 2 líneas de selección

8 salidas → 3 líneas de selección


2n salidas → n líneas de selección



S <sub>1</sub>	S <sub>0</sub>	1	O <sub>0</sub>	0,	02	<b>O</b> <sub>3</sub>
0	0	0	0			
0	0	1	1			
0	1	0		0		
0	1	1		1		
1	0	0			0	
1	0	1			1	
1	1	0				0
1	1	1				1




TV simplificada



## Hay un DECO en cada MUX y en cada DEMUX


## MUX 4 entradas – Ver. 1

 $O = I_0 \overline{S1} \overline{S0} + I_1 \overline{S1} S0 + I_2 S1 \overline{S0} + I_3 S1 S0$ 



## MUX 4 entradas – Ver. 2

 $O = I_0(\bar{S}1\bar{S}0) + I_1(\bar{S}1S0) + I_2(S1\bar{S}0) + I_3(S1S0)$ 



# Lógicas positiva y negativa

## Lógica digital

Los circuitos digitales operan con dos valores eléctricos (por ejemplo 5v y 0v)

Estos valores pueden ser interpretados como 1 y 0 y pensarlos como información

También pueden ser interpretados como verdadero o falso y pensarlos como valores lógicos

## **Activo alto**

Si 1 = Verdadero/True
Lógica positiva
Variable activa en alto
e inactiva en bajo

## Activo bajo


Si 0 = Verdadero/True

Lógica negativa

Variable activa en bajo


e inactiva en alto

## **Pulso**



## Unidades funcionales

## Computadora



## ALU: Unidad aritmético-lógica

## ALU de "n" bits

La unidad aritmético-lógica (ALU) es el corazón de cualquier CPU ya que es allí donde se realizan todas las operaciones de dicho tipo.


Siempre tendrá dos entradas de "n" bits de ancho, que llamaremos **A** y **B** (por ejemplo) y por donde se ingresarán o el único operando de operaciones *unarias* o los dos operandos de operaciones *binarias*.

El ancho de palabra "n" dependerá de cada arquitectura en particular, pero son habituales valores de 16, 32, 64 y más bits. Una vez que la ALU realice la operación solicitada volcará el resultado en la salida Y, también de "n" bits.


Necesariamente existirá otro grupo de entradas "COp" de ancho "m" bits por donde se le informará de manera codificada en binario que tipo de operación realizar, según surja de interpretar la instrucción en código de máquina que se esté ejecutando.

Además tendrá algunas salidas adicionales de 1 solo bit llamadas "banderas" o "flags" donde informará a la unidad de control algunas situaciones particulares de la última operación aritmético-lógica realizada, tal como: si hubo "overflow" al operar algebraicamente operandos sin signo (flag **C**) o en 2C2 (flag **V**), si el resultado fue "0" (flag **Z**), si el resultado fue negativo (flag **N**), si A fue mayor, menor o igual a B, etc..

## **ALU elemental de 1 bit (ALU-1 4Fn)**



## La ALU multibit y sus Flags



## Resumen de Flags

Al calcular los flags sobre la salida de la ALU los mismos se activarán tanto cuando esta realice operaciones aritméticas como lógicas.

C, V y N solo tienen sentido para operaciones aritméticas, que operan con datos multibit o palabras de datos (word-wise). No tiene sentido hablar de negativo o de desborde si el dato de salida no es numérico.

Z podría ser útil tanto en operaciones aritméticas como lógicas (bit-wise), ya que además de necesitar saber si una operación aritmética dio cero también nos podrías ser útil saber si todos los bits de una operación lógica son cero

## ALU-1 16Fn

## **ALU-1 16 funciones**

