
1.1 Триггеры

Триггером называется устройство, имеющее два устойчивых состояния и сохраняющее любое из них сколь угодно долго после снятия внешнего воздействия, вызвавшего переход триггера из одного состояния в другое. Поэтому говорят, что триггер обладает памятью. Триггер можно представить в общем случае состоящим из ячейки памяти и устройства управления (порой весьма сложного), преобразующего входную информацию в комбинацию сигналов, под воздействием которых ячейка памяти принимает одно из двух устойчивых состояний.

По способу записи информации триггеры могут быть асинхронными и синхронными. Триггер называют асинхронным, если сам сигнал, несущий информацию, вызывает его переключение. В синхронных (тактируемых) триггерах информация записывается при одновременном воздействии информационного сигнала и синхронизирующего (разрешающего) импульса. Синхронизация может осуществляться импульсом (потенциалом) или перепадом потенциала (фронтом или срезом импульса). В первом случае (статическое управление) сигналы на информационных входах оказывают влияние на состояние триггера в течение всего времени наличия синхроимпульса. Во втором случае (динамическое управление) воздействие информационных сигналов проявляется только в моменты изменения потенциала на входе синхронизации, т.е. при переходе его от 0 к 1 (фронт) или от 1 к 0 (срез).




Двухтактные триггеры используют принцип статического управления, но состоят из двух последовательно соединенных триггеров — ведущего, подключаемого к информационным входам; и ведомого — его выходы являются выходами всей двухтактной структуры. Переключение в них происходит по фронту или срезу синхросигнала, поэтому некоторые авторы включают их в класс триггеров с динамическим управлением (пунктир на рисунке).

По функциональному признаку различают RS-триггеры, D-триггеры, T-триггеры и JK-триггеры, а также их комбинации.


АСИНХРОННЫЕ RS-ТРИГГЕРЫ


Принципиальные схемы и обозначения

1. Асинхронный RS-триггер с прямыми входами установки S и сброса R



2. Асинхронный RS-триггер с инверсными входами установки S и сброса R





Таблицы истинности

R	S	Q t (текущее сост)		
0	0	X	$\mathbf{Q}_{\mathbf{t}}$	Хранение
0	1	X	1	Установка (Set)
1	0	X	0	Сброс (Reset)
1	1	X	неопр	Запре- щенный


R	S	Q t (текущее сост)	Q_{t+1}	Режим
1	1	X	$\mathbf{Q}_{\mathbf{t}}$	Хранение
1	0	X	1	Установка (Set)
0	1	X	0	Сброс (Reset)
0	0	X	неопр	Запре- щенный


Таблицы переходов

Переход $Q_{t} \rightarrow Q_{t+1}$	R	S
0→0	X	0
0→1	0	1
1→0	1	0
1→1	0	X

Переход $Q_t \rightarrow Q_{t+1}$	R	S
0->0	X	1
0→1	1	0
1→0	0	1
1→1	1	X

Х – сигнал может принимать любое значение 0(1)





См. также схемные файлы RS.CIR и RS_async_inv_2.CIR из каталога <u>ЦТ_схемы.rar</u>

0

1

1

1

0

1


1 1

 \mathbf{X}

X

СИНХРОННЫЕ ТРИГГЕРЫ, УПРАВЛЯЕМЫЕ УРОВНЕМ СИНХРОСИГНАЛА

1. Синхронный RS-триггер, управляемый высоким уровнем синхросигнала (переключение триггера в соответствии с сигналами RS может произойти только при высоком уровне синхросигнала C)



См. также схемный файл RS_sync.CIR и из каталога ЦТ_схемы.rar

(Reset)

Запрещен-

ный

0

неопр

Синхронный D-триггер, управляемый высоким уровнем синхросигнала (переключение триггера в соответствии с сигналом на D-входе может произойти только при высоком уровне синхросигнала C)





Рисунок 2.25 — Синхронный D-триггер со статическим управлением

C	D	\mathbf{Q}_{t} (текущее сост)	\mathbf{Q}_{t+1}	Режим
0	X	X	\mathbf{Q}_{t}	Хранение
1	1	X	1	Запись 1
1	0	X	0	Запись 0



Имеет дополнительные асинхронные инверсные

входы установки PREB и сброса CLRB, имеющие

приоритет перед синхронными входами

Левый триггер LATCH имеет дополнительные асинхронные инверсные входы установки PREB и сброса CLRB, имеющие приоритет перед синхронными входами

См. также схемный файл D_защелка. CIR и из каталога <u>ЦТ схемы.rar</u>

D-триггер (от английского Delay — задержка) имеет один информационный (D — Data — данные) и один тактируемый (C — Clock (GATE, E) — тактовая последовательность) вход. Такой триггер можно получить из RS-триггера, подав на R-вход инвертированный сигнал с S-входа (рис. 2.25, a). Условное обозначение D-триггера со статическим управлением показано на рис. 2.25, b. Из временных диаграмм, приведенных на рис. 2.25, b0 можно увидеть, что при b1 триггер работает как повторитель (b2), а при переходе сигнала на входе b3 отлической единицы к логическому нулю триггер запирается и переходит в режим хранения (защелкивает информацию со входа b3). В отличие от b4 триггера, b5 триггер не имеет запрещенного состояния.

Статический синхронный триггер реагирует на входные сигналы в течение всего времени, пока тактовый сигнал *C* равен единице. Часто, однако, требуется триггер, в котором считываемая информация не передавалась бы непосредственно на выход, а появлялась там только тогда, когда все схемы уже заперты. Этим свойством обладают триггеры с динамическим управлением.

D-тригер с динамическим управлением, тактируемый фронтом тактового импульса, можно выполнить по двухступенчатой схеме, показанной на рис. 2.26, a. При C=0 тригер первой ступени повторяет сигнал D, но тригер второй ступени защелкнут (находится в режиме хранения). При переходе к C=1 первый тригер защелкивает на своем выходе информацию со входа D, а второй повторяет ее на своем выходе. Таким образом, двухступенчатый триггер по фронту тактового импульса защелкивает на своем выходе уровень сигнала с входа D и сохраняет его до следующего фронта. Триггеры с динамическим управлением необходимы для построения счетчиков и регистров сдвига.

Из двух вариантов УГО динамического входа, приведенных на рис. 2.26, δ и ε , в дальнейшем будем использовать вариант δ , меняя направление косой черты для обозначения входа при тактировании по срезу импульса (\\), по фронту — /.




Рисунок 2.26 — Синхронный триггер задержки с динамическим управлением (a) и варианты его УГО (б, в)

Серийно производимые в семействах ТТЛ D-триггеры, переключающиеся по положительному фронту, устроены не по принципу «ведущий-ведомый», на основе которого действует схема, приведенные на рис. 2.26, а. Вместо этого в триггерах типа 74LS74 (555TM2) реализована схема на 6 вентилях (рис. 2.27), которая меньше по объему и быстрее и обычно в литературе называется шестиэлементным триггером или схемой трех триггеров [1, 2].

В ней, после прихода синхроимпульса С=1 состояние вы-




Рис. 2.27

ходного асинхронного RS-триггера (D5-D6) становится нечувствительным к изменениям сигнала на информационном входе D. Т.е. изменение состояние на выходе в соответствии с сигналом на D-входе происходит в момент окончания переднего фронта синхроимпульса (также как и в двухтактном триггере на рис. 2.26, а).

Для следующего переключения триггера необходимо сначала подать C=0, при этом выходной RS-триггер (D5-D6) переводится в режим хранения ранее записанной информации. Фронтом следующего импульса синхронизации триггер будет переведен в новое состояние, определяемое значением на информационном входе D (в момент действия фронта).

Рассмотренный триггер является *тригером с прямым динамическим управлением* (принимает информацию по фронту синхросигнала). На практике в него вводят дополнительно асинхронные входы предустановки \overline{R} и \overline{S} , которые имеют *приоритем* над информационным входом D.

T-тригер (от английского Toggle — опрокидываться, кувыркаться) имеет только тактовый вход T и меняет свое состояние на противоположное по фронту или срезу каждого нового тактового импульса (рис. 2.28). На рисунке показано УГО T-триггера и как можно выполнить T-триггер на базе RS- или D-триггеров с динамическим управлением. Каждый раз по фронту сигнала T изменяется уровень напряжения на выходе Q. Частота изменения потенциала на выходе T-триггера в два раза меньше частоты импульсов на его тактовом входе. Это свойство T-триггера используется при построении двоичных счетчиков, а T-триггер называют также счетным триггером.




Рисунок 2.28 — Счетный триггер, синхронизируемый фронтом и временные диаграммы его работы

JK-триггер выполняет наиболее универсальные функции (J – Jerk – резкое движение, толчок; K – Kill – ликвидировать). Он строится на базе RS-триггера, но, в отличие от него, в JK-триггере устранено запрещенное состояние при J=K=1. При совпадении логических единиц на информационных входах J и K он работает как счетный (режим переключения Toggle — T-триггера), т.е. меняет свое состояние на противоположное при каждом новом такте. Логическая 1 на входе J устанавливает триггер в состояние единицы (режим записи 1, установка), логическая 1 на входе K переводит триггер в состояние логического нуля (режим записи 0, сброс) при наличии тактирования. При наличии логических нулей на входах J и K тактовый импульс не меняет состояние триггера (режим хранения). Во избежание режима генерации для его построения требуется применять RS-триггер двухступенчатого типа или с дина-

мическим управлением (рис. 2.30). Все работоспособные триггеры ЈК-типа имеют динамическое управление (переключаются по фронту или срезу синхроимпульса).





Рисунок 2.30 — ЈК-триггер с динамическим синхровходом (тактируемый фронтом СИ)

В современных интегральных микросхемах ЈК-триггеров используются 2 структуры:

- Триггер, использующий внутренние задержки составляющих его логических элементов (рис. 2.37). Работоспособность триггера обеспечивается только при условии $t_{3\partial I,2} > 2 \cdot t_{3\partial 3,4,5,6} + t_{3\partial 7,8}$ (задержки вентилей D1 и D2 превышают суммарную задержку вентилей «И» и «ИЛИ-НЕ»). Триггер переключается по отрицательному перепаду тактирующего сигнала (срезу синхроимпульса). По такой схеме с добавлением входов (входа) предварительной установки строятся триггеры TB6 (74LS107), TB9 (74LS112), TB10 (74LS113), TB11 (74LS114). На рис. 2.37 показана внутренняя структура триггера TB9. Асинхронные входы предварительной установки (также как и в других синхронных триггерах) имеют приоритет над синхронными входами.
- Шестиэлементный ЈК-триггер (рис. 2.38). Он подобен ранее рассмотренному шестиэлементному D-триггеру (см. рис. 2.27). Управляется передним фронтом синхроимпульса. Имеет асинхронные входы предварительной установки, которые (также как и в других синхронных триггерах) имеют приоритет над синхронными входами.








Рисунок 2.38 — ЈК-триггер ТВ15


Вышеупомянутый приоритет асинхронных входов предварительной установки обеспечивается схемотехникой синхронных триггеров. Входы предварительной установки подключаются непосредственно к выходному RS-триггеру, формирующему выходной сигнал элемента памяти (см. рис. 2.27, 2.37, 2.38).

СИНХРОННЫЕ ТРИГГЕРЫ, УПРАВЛЯЕМЫЕ ФРОНТОМ (СРЕЗОМ) СИНХРОСИГНАЛА

1. Синхронный D-триггер, управляемый фронтом синхросигнала (переключение триггера в соответствии с сигналом на D-входе происходит в момент действия переднего фронта синхросигнала C) см.

Сокращенная таблица функционирования


\overline{R}	\overline{S}	D	C	Qt	Q_{t+1}	Режим
1	0	Χ	Χ	Χ	1	Асинхронная установка
0	1	Χ	Χ	Χ	0	Асинхронный сброс
1	1	1	1	Χ	1	Запоминание
1	1	0	\uparrow	Χ	0	состояния D-входа
0	0	Χ	Χ	Χ	Неопр.	Запрещен.



См. также схемный файл D-триггер синхр_алгоритм работы. CIR из каталога ЦТ_схемы.rar

2. Синхронный ЈК-триггер, управляемый срезом синхросигнала (переключение триггера в соответствии с сигналом на J и K-входах происходит в момент действия заднего фронта синхросигнала C)


\overline{R}	\overline{S}	J	K	C	Qt	Q_{t+1}	Режим
1	0	Χ	Χ	Χ	Χ	1	Установка
0	1	Χ	Χ	Χ	Χ	0	Сброс
1	1	0	0	\downarrow	Χ	Qt	Хранение
1	1	0	1	\downarrow	Χ	0	Kill
1	1	1	0	\downarrow	Χ	1	Jerk
1	1	1	1	\	Χ	$\overline{\mathbf{Q}}_{t}$	Toggle
0	0	Χ	Х	Χ	Χ	Неопр.	запрещен



7472 (ТВ1) имеет логику (3-входовой элемент И) на входах Ј и К См. также схемный файл TV9.CIR из каталога <u>ЦТ схемы.rar</u>

3. Синхронный ЈК-триггер, управляемый фронтом синхросигнала (переключение триггера в соответствии с сигналом на Ј и К-входах происходит в момент действия переднего фронта синхросигнала С), вход К — инверсный (кружок о)

\overline{R}	\overline{S}	J	K	C	$\mathbf{Q}_{\mathbf{t}}$	Q_{t+1}	Режим
1	0	Χ	Χ	Χ	Χ	1	Установка
0	1	Χ	Χ	Χ	Χ	0	Сброс
1	1	0	1	↑	Χ	Qt	Хранение
1	1	0	0	↑	Χ	0	Kill
1	1	1	1	↑	Χ	1	Jerk
1	1	1	0		Χ	$\overline{\mathbf{Q}}_{t}$	Toggle
0	0	Χ	X	Χ	Χ	Неопр.	запрещен




См. также схемный файл TV15_74LS109.CIR из каталога ЦТ_схемы.rar

При **анализе алгоритма работы триггера** по его УГО (условному графическому обозначению) в контрольной работе №4 следует обращать внимание:

- 1. Какие триггер имеет асинхронные *входы предварительной установки* прямые (обозначены без кружка) или инверсные (обозначены кружком о). При этом меняется таблица переключений триггера. См. стр. 2.
- 2. Какие триггер имеет *информационные входы* (R, S, D, J, K) прямые (обозначены без кружка) или инверсные (обозначены кружком o). При этом меняется таблица переключений триггера. См. стр. 2 (RS триггеры), 7 (JK-триггеры).
- 3. Какой синхровход имеет триггер —
- статический (без обозначения) триггер переключается при наличии высокого уровня синхросигнала;
- или динамический (фронт; фронт; срез) триггер переключается по переднему (заднему) фронту синхросигнала.

Взаимные преобразования триггеров



Сводная карта всех триггеров-примитивов и ТТЛ-триггеров (которые также можно найти в системе моделирования Micro-CAP 9, 10) приведена на рис. 2.39. Триггеры серий КМОП и ЭСЛ представлены на рис. 2.40.




Рисунок 2.39 — Разновидности триггеров ТТЛ, имеющиеся в программе Місго-САР

Триггера КМОП CD4044B CD4043B CD4042B CD4013B CD4027B CD4095B CD4096B (TP2) (TM3) (TM2) (TB1) SA SET EN POL SET EN SET S1 Q1 S1 Q1 QA J1 J1 R1 R1 D1 Q1 J2 J2 J3 J3BAR S2 Q2 S2 Q2 Q1BAR O R2 R2 D2 Q2 QABAR QBAR->clock >cLock S3 Q3 S3 QЗ Q2BAR O-RA RESET K1 K1 R3 K2 QBAR O-K2 QBAR O-R3 D3 Q3 S4 Q4 S4 Q4 Q3BAR кз КЗВАК RESET RESET R4 R4 D4 Q4 Q4BAR O Триггера ЭСЛ 10130 10131 (TM131) (TM130) 10135 10231 100135 10133 So D0 S1 S1 S1 S1 Q0 D1 D1 Q1 -OJ1BAR Q1 D1 Q1 Jo Q0 - GOBAR CE1BAR -O CE1BAR -O CE1BAR D1 -OK1BAR Q1 CP0 R1 Q1BAR R1 Q1BAR R1 Q1BAR O-R1 Q1BAR O-CE0BAR CBAR cc С cc K0 Q0BAR СС C0 -CE1BAR S2 S2 S2 S2 D2 Q2 D2 Q2 -O J2BAR Q2 D2 Q2 D2 Q2 CE2BAR -○ CE2BAR -O K2BAR -O CE2BAR -O G1BAR R2 Q2BAR O-R2 Q2BAR O-R2 Q2BAR O-R2 Q2BAR O-QЗ D3

Рисунок 2.40 — Разновидности триггеров КМОП и ЭСЛ