

Proje Raporu: Switch-LED Eşleme Sistemi

Proje Bilgileri

Özellik	Değer
Proje Adı	Switch-LED Eşleme
Kart	Digilent Nexys Video (Art
Tarih	20 Şubat 2026
Araç	Xilinx Vivado 2025.2

1. Projenin Amacı

Bu proje, Nexys Video FPGA kartı üzerindeki 8 adet slide switch (SW0-SW7) ile 8 adet LED (LD0-LD7) arasında birebir eşleme yapan temel bir dijital devre tasarımıdır. Herhangi bir switch yukarı kaldırıldığında, o switch'e karşılık gelen LED yanar.

2. Donanım Bileşenleri


Kullanılan Giriş/Çıkışlar

Bileşen	Adet	Yön	I/O Standardı
Slide Switch (SW0-SW7)	8	Giriş	LVCMOS12
LED (LD0-LD7)	8	Çıkış	LVCMOS25

Pin Atamaları

Switch	FPGA Pini		LED	FPGA Pini
SW0	E22		LD0	T14
SW1	F21		LD1	T15
SW2	G21		LD2	T16
SW3	G22		LD3	U16
SW4	H17		LD4	V15
SW5	J16		LD5	W16
SW6	K13		LD6	W15
SW7	M17		LD7	Y13

3. Sistem Mimarisi



Devre tamamen kombinasyonel (saat sinyali gerektirmez). Switch girişleri doğrudan LED çıkışlarına bağlanır.

4. Çalışma Prensipleri

Projenin tamamı tek bir Verilog satırında özetlenir:

```
assign LED = SW;
```

Bu ifade, 8 bitlik SW giriş vektörünü doğrudan 8 bitlik LED çıkış vektörüne atar. Yani:

- SW0 = 1 (yukarı) → LD0 yanar
- SW0 = 0 (aşağı) → LD0 söner
- Her switch bağımsız çalışır
- Birden fazla switch aynı anda açılabilir

Örnek Senaryolar

Switch Durumu	LED Durumu	Açıklama
SW0 = 1, diğerleri 0	Sadece LD0 yanar	Tek switch
SW0 = SW1 = 1	LD0 ve LD1 yanar	İki switch
Hepsi 1	Tüm LED'ler yanar	Tüm switch'ler açık
Hepsi 0	Hiçbir LED yanmaz	Tüm switch'ler kapalı

5. Kaynak Kullanımı

Bu proje FPGA'nın neredeyse hiç kaynağını kullanmaz çünkü sadece giriş/çıkış pinleri arasında doğrudan kablolama yapılır:

- LUT (Look-Up Table): 0 (kombinasyonel mantık yok)
- FF (Flip-Flop): 0 (sıralı mantık yok)

- IOB (I/O Buffer): 16 (8 giriş + 8 çıkış)

6. Derleme Sonuçları

Aşama	Süre	Hata	Uyarı
Sentez (Synthesis)	~1 dk	0	0
Yerleştirme ve Yönlendirme	~1 dk	0	0
Bitstream Üretimi	~11 sn	0	0
Karta Yükleme (Programmin)	~6 sn	0	0

7. Dosya Yapısı

```
switch_led_example/  
├── switch_to_led.v      # Verilog kaynak kodu (10 satır)  
├── nexys_video_switch_led.xdc # FPGA pin atamaları  
└── build_and_program.tcl  # Vivado otomasyon scripti
```

8. Sonuç

Bu proje, FPGA tasarımının en temel yapı taşı gösterir: giriş-çıkış eşlemesi. Saat sinyali, state machine veya herhangi bir karmaşık mantık olmadan, switch'ler doğrudan LED'lere bağlanır. Projenin basitliği, FPGA geliştirmenin "Hello World" örneği olarak değerlendirilebilir.