

1. Detailed description of the implementation

(1) MUX2to1.v

```
1  module MUX2to1(  
2      input      src1,  
3      input      src2,  
4      input      select,  
5      output reg result  
6  );  
7  /* Write your code HERE */  
8  always @(src1,src2,select) begin  
9      if(select==0) begin  
10         result=src1;  
11     end  
12     else if(select==1) begin  
13         result=src2;  
14     end  
15 end  
16 endmodule
```

根據 select 判斷 result，若 select 為 0，則 result 為 src1；若 select 為 1，result 為 src2。

(2) MUX4to1.v

```
1  module MUX4to1(  
2      input      src1,  
3      input      src2,  
4      input      src3,  
5      input      src4,  
6      input [2-1:0] select,  
7      output reg result  
8  );  
9  /* Write your code HERE */  
10 always @(src1,src2,src3,src4,select)begin  
11     case(select)  
12         2'b00 : begin  
13             result=src1;  
14         end  
15         2'b01 : begin  
16             result=src2;  
17         end  
18         2'b10 : begin  
19             result=src3;  
20         end  
21         default : begin  
22             result=src4;  
23         end  
24     endcase  
25 end  
26 endmodule
```

根據 select 判斷 result，若 select 為 00，則 result 為 src1；若 select 為 01，result 為 src2，若 select 為 10，result 為 src3，若 select 為 11，result 為 src4。

(3) alu_1bit.v

```

1  `timescale 1ns/1ps
2
3  module alu_1bit(
4      input          src1,          //1 bit source 1  (input)
5      input          src2,          //1 bit source 2  (input)
6      input          less,          //1 bit less    (input)
7      input          Ainvert,       //1 bit A_invert (input)
8      input          Binvert,       //1 bit B_invert (input)
9      input          cin,           //1 bit carry in (input)
10     input [2:1:0] operation,       //2 bit operation (input)
11     output reg      result,         //1 bit result   (output)
12     output reg      cout            //1 bit carry out (output)
13 );
14
15 /* Write your code HERE */
16
17 wire a,b,ans;
18 MUX2to1 M1(src1,~src1,Ainvert,a);
19 MUX2to1 M2(src2,~src2,Binvert,b);
20 MUX4to1 M3((a&b),(a|b),(a^b^cin),less,operation,ans);
21 always @(*) begin
22     case(operation)
23         2'b00: begin
24             result=ans;
25             cout=0;
26         end
27         2'b01: begin
28             result=ans;
29             cout=0;
30         end
31         2'b10: begin
32             result=ans;
33             cout=(a&b)|(a&cin)|(b&cin);
34         end
35         2'b11: begin
36             result= ans;
37             cout=(a&b)|(a&cin)|(b&cin);
38         end
39     endcase
40 end
41 endmodule

```

首先，將 `src1`、`~src1`、`Ainvert` 做為 input 用 `MUX2to1` 判斷 `result` (設為 `a`)，接著將 `src2`、`~src2`、`Binvert` 也做為 input 用 `MUX2to1` 判斷 `result` (設為 `b`)，接著再將 `a&b`、`a|b`、`a^b^cin`、`less`、`operation` 作為 input 用 `MUX4to1` 判斷 `result` (設為 `ans`)，接著判斷 `operation`，若 `operation` 為 00，則 `result` 為 `ans`、`cout` 為 0；若 `operation` 為 01，則 `result` 為 `ans`、`cout` 為 0；若 `operation` 為 10，則 `result` 為 `ans`、`cout` 為 $(a \& b) | (a \& cin) | (b \& cin)$ ；若 `operation` 為 11，則 `result` 為 `ans`、`cout` 為 $(a \& b) | (a \& cin) | (b \& cin)$ 。

(4) alu.v

```

1  `timescale 1ns/1ps
2
3
4  module alu(
5      input          rst_n,          // negative reset      (input)
6      input [32-1:0] src1,           // 32 bits source 1    (input)
7      input [32-1:0] src2,           // 32 bits source 2    (input)
8      input [ 4-1:0] ALU_control,     // 4 bits ALU control input (input)
9      output reg [32-1:0] result,     // 32 bits result      (output)
10     output reg      zero,           // 1 bit when the output is 0, zero must be set (output)
11     output reg      cout,           // 1 bit carry out     (output)
12     output reg      overflow        // 1 bit overflow      (output)
13 );
14

```

```

15  /* Write your code HERE */
16  wire Ainvert=ALU_control[3];
17  wire Binvert=ALU_control[2];
18  wire [2-1:0] op=ALU_control[1:0];
19  reg constantzero=1'b0;
20
21  wire [32-1:0] out;
22  wire c0,c1,c2,c3,c4,c5,c6,c7,c8,c9,c10,c11,c12,c13,c14,c15,c16,c17,c18,c19,c20,c21,c22,c23,c24,c25,c26,c27,c28,c29,c30,c31;
23  reg first_cin;
24
25  wire f,set;
26  assign {f,set}=(src1[31]+(~src2[31])+c30);
27
28
29  alu_1bit first(src1[0],src2[0],set,Ainvert,Binvert,first_cin,op,out[0],c0);
30  alu_1bit one(src1[1],src2[1],constantzero,Ainvert,Binvert,c0,op,out[1],c1);
31  alu_1bit two(src1[2],src2[2],constantzero,Ainvert,Binvert,c1,op,out[2],c2);
32  alu_1bit three(src1[3],src2[3],constantzero,Ainvert,Binvert,c2,op,out[3],c3);
33  alu_1bit four(src1[4],src2[4],constantzero,Ainvert,Binvert,c3,op,out[4],c4);
34  alu_1bit five(src1[5],src2[5],constantzero,Ainvert,Binvert,c4,op,out[5],c5);
35  alu_1bit six(src1[6],src2[6],constantzero,Ainvert,Binvert,c5,op,out[6],c6);
36  alu_1bit seven(src1[7],src2[7],constantzero,Ainvert,Binvert,c6,op,out[7],c7);
37  alu_1bit eight(src1[8],src2[8],constantzero,Ainvert,Binvert,c7,op,out[8],c8);
38  alu_1bit nine(src1[9],src2[9],constantzero,Ainvert,Binvert,c8,op,out[9],c9);
39  alu_1bit ten(src1[10],src2[10],constantzero,Ainvert,Binvert,c9,op,out[10],c10);
40  alu_1bit eleven(src1[11],src2[11],constantzero,Ainvert,Binvert,c10,op,out[11],c11);
41  alu_1bit twelve(src1[12],src2[12],constantzero,Ainvert,Binvert,c11,op,out[12],c12);
42  alu_1bit thirteen(src1[13],src2[13],constantzero,Ainvert,Binvert,c12,op,out[13],c13);
43  alu_1bit fourteen(src1[14],src2[14],constantzero,Ainvert,Binvert,c13,op,out[14],c14);
44  alu_1bit fifteen(src1[15],src2[15],constantzero,Ainvert,Binvert,c14,op,out[15],c15);
45  alu_1bit sixteen(src1[16],src2[16],constantzero,Ainvert,Binvert,c15,op,out[16],c16);
46  alu_1bit seventeen(src1[17],src2[17],constantzero,Ainvert,Binvert,c16,op,out[17],c17);
47  alu_1bit eighteen(src1[18],src2[18],constantzero,Ainvert,Binvert,c17,op,out[18],c18);
48  alu_1bit nineteen(src1[19],src2[19],constantzero,Ainvert,Binvert,c18,op,out[19],c19);
49  alu_1bit twenty(src1[20],src2[20],constantzero,Ainvert,Binvert,c19,op,out[20],c20);
50  alu_1bit twenty_one(src1[21],src2[21],constantzero,Ainvert,Binvert,c20,op,out[21],c21);
51  alu_1bit twenty_two(src1[22],src2[22],constantzero,Ainvert,Binvert,c21,op,out[22],c22);
52  alu_1bit twenty_three(src1[23],src2[23],constantzero,Ainvert,Binvert,c22,op,out[23],c23);
53  alu_1bit twenty_four(src1[24],src2[24],constantzero,Ainvert,Binvert,c23,op,out[24],c24);
54  alu_1bit twenty_five(src1[25],src2[25],constantzero,Ainvert,Binvert,c24,op,out[25],c25);
55  alu_1bit twenty_six(src1[26],src2[26],constantzero,Ainvert,Binvert,c25,op,out[26],c26);
56  alu_1bit twenty_seven(src1[27],src2[27],constantzero,Ainvert,Binvert,c26,op,out[27],c27);
57  alu_1bit twenty_eight(src1[28],src2[28],constantzero,Ainvert,Binvert,c27,op,out[28],c28);
58  alu_1bit twenty_nine(src1[29],src2[29],constantzero,Ainvert,Binvert,c28,op,out[29],c29);
59  alu_1bit thirty(src1[30],src2[30],constantzero,Ainvert,Binvert,c29,op,out[30],c30);
60  alu_1bit thirty_one(src1[31],src2[31],constantzero,Ainvert,Binvert,c30,op,out[31],c31);

```

```

63  always @(*) begin
64      if(rst_n==0)begin
65          result=0;
66          zero=0;
67          cout=0;
68          overflow=0;
69      end
70      else begin
71          case(ALU_control)
72              4'b0000: begin //and
73                  first_cin=0;
74                  cout=0;
75                  result=out;
76                  overflow=0;
77              end
78              4'b0001: begin //or
79                  first_cin=0;
80                  cout=0;
81                  result=out;
82                  overflow=0;
83              end
84              4'b0010: begin //add
85                  first_cin=0;
86                  cout=c31;
87                  result=out;
88                  overflow=c30^c31;
89              end

```

```


90         4'b0110: begin //sub
91             first_cin=1;
92             cout=c31;
93             result=out;
94             overflow=c30^c31;
95         end
96         4'b0111: begin //slt
97             first_cin=1;
98             cout=0;
99             result=out;
100            overflow=0;
101        end
102        4'b1100: begin //nor
103            first_cin=0;
104            cout=0;
105            result=out;
106            overflow=0;
107        end
108        4'b1101: begin //nand
109            first_cin=0;
110            cout=0;
111            result=out;
112            overflow=0;
113        end
114    endcase
115
116    zero= |result;
117    zero= ~zero;
118 end
119 end
120
121 endmodule

```

首先，將 ALU_control[3] 設為 Ainvert，ALU_control[2] 設為 Binvert，ALU_control[1:0] 設為 op，每個 alu 的 cout 為 c0、c1、c2...c31，result 為 out[31:0]，計算 src1[31]+(~src2[31])+c30，取第零位存為 set，除了第一個 alu 代入 alu_lbit(src1[0], src2[0], set, Ainvert, Binvert, first_cin, op, out[0], c0)，其餘皆為 alu_lbit(src1[i], src2[i], 0, Ainvert, Binvert, c(i-1), op, out[i], ci)。接著，若 rst_n 為 0，則 result、zero、cout、overflow 皆為 0，若 rst_n 為 1，根據 ALU_control 判斷，若 ALU_control 為 0000(and)，first_cin 為 0，cout 為 0，result 為 0，overflow 為 0；若 ALU_control 為 0001(or)，first_cin 為 0，cout 為 0，result 為 out，overflow 為 0；若 ALU_control 為 0010(add)，first_cin 為 0，cout 為 c31，result 為 out，overflow 為 c30^c31；若 ALU_control 為 0110(sub)，first_cin 為 1，cout 為 c31，result 為 out，overflow 為 c30^c31；若 ALU_control 為 0111(slt)，first_cin 為 1，cout 為 0，result 為 out，overflow 為 0；若 ALU_control 為 1100(nor)，first_cin 為 0，cout 為 0，result 為 out，overflow 為 0；若 ALU_control 為 1101(nand)，first_cin 為 0，cout 為 0，result 為 out，overflow 為 0。zero 為所有 result 做 or，再做 not。

2. Implementation results

```
C:\Users\user\Desktop\Lab02\Lab02>vvp lab2.vvp
VCD info: dumpfile alu.vcd opened for output.
*****
*                                *
*          PATTERN RESULT TABLE          *
*                                *
* PATTERN *                      Result * ZCV *
*                                *
* Congratulation! All data are correct! *
*                                *
*****
Correct Count: 30
```



3. Problems encountered and solutions

一開始並沒有正確使用 MUX2to1 和 MUX4to1，所以後續又花了點時間修正，也因為對於 32bit ALU 結構的不熟悉，導致在實作 alu.v 時，根據 ALU_control 判斷的內容不夠完整，以及沒有搞懂 slt 的算法，和第一個 alu 要使用 alu_lbit.v 時，關於 less 要帶入的計算方式，花了很多時間才找出最終使用的算法，在過程中也常常因為粗心大意打錯代數名稱和預設值，因此浪費很多時間除錯，關於基礎知識的不熟悉則是需要詳讀講義和蒐集網路的說明資料。關於 alu_lbit.v，代入 MUX4to1 時，result 不能直接作為 output，需要先設置一個 wire，再將此傳為 result，這個步驟也是我一開始一直沒有注意到的地方。同時，對於 iverilog 在終端機的打法也花了很多時間研究，幸虧有熱心的同學指點。