#### Ch3--

#### ILP及其

# 探索

Ch3-1

- •指令级并行
- •暴露ILP的基础编译器技术
- •动态调度——记分板

3.1, 3.2, 附录C7

# 流水线回顾

#### 开发指令级并行时的目标

是最大化CPI

 $\square$  流水线 CPI = 理想流水线 <math>CPI + 结构停顿+数据冲突停顿+控制停顿

理想流水线CPI: 衡量该实现可达到的最大

性能

> 结构冲突: 硬件不支持该指令组合

> 数据冒险: 指令依赖于仍在流水线中的前一条

指令结果

> 控制冒险: 由指令取指与控制流变更决策(分支和

跳转)之间的延迟引起

#### 第三章

- □指令级并行: 概念与挑战
- □开发ILP的基础编译器技术□通过动态调度克服数据 冒险□利用动态分支预测降低分支成本 □ 基于硬件的 推测执行
- □多发射与静态调度开发指令级并行
- □利用动态调度、多发射和推测开发指令级并行性
- □ 高级指令交付与推测技术
- □多线程: 通过开发线程级并行性提升单处理器吞

吐量

# 指令级并行性(ILP)

- □要获得显著的性能提升,必须在多个基本块间开发ILP
- □最简方法: 利用循环迭代间的并行性开发循 环级并行
  - > 向量化与GPU加速是一种途径
  - > 若非向量化,则需通过分支预测实现动态并行或 依赖编译器循环展开实现静态并行

#### 什么是指令级并行?

#### □指令级并行

>指令间潜在的重叠执行能力

#### □基本块的指令级并行度非常有限

- > 基本块: 一种仅含单入口单出口的直线型代码序列,内 部无分支结构
- >平均动态分支频率15%至25%  $\Rightarrow$  4 每对分支间执行约 7条指令
- > 基本块内指令往往存在数据依赖

#### 如何开发指令级并行?

#### □两大主流方法:

>基于硬件的动态方案-广泛应用于服务器/桌 面处理器-在便携媒体处理器中应用有限

#### 基于编译器的静态方法

•在科学计算领域之外成效有限

#### 减少停滞的构想

	技术手段	降低	章节
4	转发与旁路	潜在数据冲突停顿	C.2,C.3
ChC	简单分支调度与预测	控制冲突停顿	<i>C</i> .3
	基础编译器流水线调度	数据冲突停顿	C.2, 3.2
	循环展开	控制冒险停顿	3.2
	动态分支预测	控制停顿	3.3
	动态调度(记分板)	数据冒险停顿	<i>C</i> .7
Ch3	动态调度(Tomasulo算法)	由反相关和输出相关导致的停	3.4, 3.5
		顿	
	基于硬件的推测执行	控制停顿	3.6
	每周期发射多条指令	理想CPI	3.7
	动态调度+多指令发射+推测执行	数据与控制停顿	3.8
	,		
	多线程	数据并行	3.11
ChH	编译器依赖分析、软件流水、踪迹	调度     理想CPI与数据冒险停顿	H.2, H.3
	编译器推测的硬件支持	理想CPI与数据冒险停顿、分支冒	H.4, H.5
	<del>"</del>	险停顿	

#### 数据相关性与冒险

- □相关性是程序的固有属性,存在相关性即表明潜
- 在冒险可能 「流水线结构决定是否检测到相关性及是否引发停顿, 实际冒险与停顿时长取决于流水线特性
- □ 数据依赖性表示:
  - > 潜在冲突可能性(寄存器与内存位置)
  - > 计算结果必须遵循的执行顺序 > 可开发指令级并行性的上限
- □ 经由内存位置传递的依赖关系难以检测

# 回顾:数据冲突类型 □考虑两条指令A和B,A在B之前执行 指令流 指令A CPU 指令B □ RAW(写后读)真数据相关 > 指令A写 入Rx,指令B读取Rx □ WAW(写后写)输 出相关 > 指令A写入Rx,指令B写入Rx □ WAR(读后写)反相关 > 指令A读取Rx, 指令B写入Rx □ 流水线必须保持的排序决定了危害的命名 名称依赖1:反依赖 □ 名称依赖: 当两条指令使用相同寄存器或内存位置(称

为名称)时,但指令间不存在与该名称相关的数据流

 $\square$ 指令」在  $Instr_1$  读取操作数前写入该操作数

 $\frown$ I: sub r4,r1,r3  $\rightarrow$ J: add r1,r2,r3 K: mul r6,r1,r7

编译器开发者称之为"反依赖",源于对寄存器"r1"名称 的重复使用

□若反依赖导致流水线冲突,则称为读后写(WAR)冲突

-11

#### 名称依赖

- □ 两条指令使用相同名称但不存在信息流
  - > 非真实数据依赖,但指令重排时会产生问题
  - > 反依赖: 指令 i 写入指令 i 所读取的寄存器或内存位置
    - •必须保持初始顺序(i在j之前)
  - > 输出依赖: 指令 i 与指令 j 写入相同寄存器或内存位

置-必须保持执行顺序

-13

#### 控制依赖

□每条指令都控制依赖于某些分支集,通常必须保持 这些控制依赖才能维持程序顺序

若p1成立 { S1; 若p2成立 { S2;  $\square S1$  控制依赖于 p1 ,且 S2 控制依赖于 p2 而非 p1<sub>o</sub>

 $\cdot 15$ 

#### 真实数据依赖与危害

□真实数据依赖:

 $> Instr_1$  对  $Instr_1$  存在数据依赖  $Instr_J$  试图在  $Instr_J$  写入操作数前读取它

> 或  $Instr_I$  数据依赖于  $Instr_K$  ,后者又依赖于指令

□由"真依赖"引起(编译器术语)

□若真依赖导致流水线冲突,称为写后读(RAW)冲突

.10

#### 名称依赖 2: 输出依赖

□指令」在另一指令写入操作数前先写入该操作数。

I: sub r1,r4,r3 J: add r1,r2,r3 K: mul r6,r1,r7

□编译器开发者称之为"输出依赖" 该现象也源于重复使用名 称"r1"

□若反依赖导致流水线冲突 则称为写后写(WAW)冲突

-12

#### 指令级并行与数据冲突

□硬件/软件必须保持程序顺序:即指令在原始源代码程 序中确定的单步顺序执行方式

 $\square HW/SW$  目标:仅在影响程序结果的情况下保持程 序顺序 以开发并行性

□ 若修改指令中使用的名称以避免冲突 则涉及名称依赖 的指令可并行执行

> 寄存器重命名通过编译器或硬件解决寄存器名 称依赖问题 >

-14

#### 控制依赖可忽略

□无需保持控制依赖 > 若不影响程序正确性,允许执行本 不该执行的指令,从而违反控制依赖关系

□程序正确性的两个关键属性实为异常行为与数据流

#### 示例

#### •示例1: □或取决于指令 加法指令 x1,x2,x3 加法与减法 条件分支指令 x4,x0,L sub x1,x1,x6 · L: ... or x7,x1,x8 • 示例2: □假设x4后续未被使用 跳过 add x1,x2,x3 若x12等于x0,则跳转至skip > 可尝试将减法指令前移 x4寄存器值等于x5减x6 分支指令之前 x5寄存器值等于x4加x9 skip标记: 或 x7,x8,x9

#### 简要概述

#### **OILP**

- > 指令间潜在重叠
- □减少由以下原因导致的停顿
  - > 结构冲突
  - > 数据冲突
  - > 控制冒险

为保持程序正确性,必须

- > 保持数据流
- > 保持异常行为

-19

#### 浮点循环:何处存在数据冲突?

循环: LD F0,0(R1);F0=向量元素 ADDD F4,F0,F2;与F2标量相加

SD 0(R1),F4;存储结果

SUBI R1,R1,8 ;指针递减8字节(双字) BNEZ R1,Loop;若R1非零则跳转

NOP;延迟分支槽

指令 生成结果	指令使用结果	执行周期数	延迟周期数
浮点ALU操作	另一浮点ALU操作	4	3
浮点ALU操作	存储双精度	3	2
加载双精度	浮点运算操作	1	1
加载双精度	存储双精度	1	0
整数运算	整数运算	1	0
摊位在哪里?			

# 减少调度BB和延迟分支导致的停顿

#### 循环: 加载 F0, O(R1) 循环:加载 F0, O(R1) 寄存器R1减立即数8 浮点加 F4, F0, F2 <sub>将浮点寄存器F4存入内存(R1+0)</sub> 浮点加法 F4=F0+F2 若R1非零则跳转至Loop 寄存器R1加立即数8 标准偏差 +8(R1), F4若R1非零则跳转至Loop FDXMW **FDXMW** FDXMW $FDSA_{1}A_{2}A_{3}A_{4}W$ $F_1DA_1 A_2 A_3 A_4 W$ $F \leq \tilde{D} \leq \tilde{S}^* \times MW$ **FDXMW** FssDXMW F b DXM **FDsXMW** W6 CC F S D X M W10 CC F F 1 .23

#### 异常行为

□保持异常行为

⇒ 指令执行顺序的任何变更均不得改变程序中 异常触发方式(=>不产生新异常)>示例:DADDU R2,R3,R4BEQZ R2,L1LW R1,0(R2)L1: .....

□将LW指令移至BEQZ前的问题?

-18

#### ILP专题讲座:软件实现方法

□开发ILP的基础编译技术 > 循环展开

□静态分支预测

□静态多指令发射: 超长指令字

□高级编译器支持:揭示与利用指令级并行 > 软件流 水线>全局代码调度□硬件支持: 在编译时暴露更多并 行性

> 条件或谓词指令

> 基于硬件支持的编译器推测执行

 $\cdot 20$ 

#### 延迟规范

□算术逻辑单元 F1,-,-: 取指 译码 取数 取数 取数 取数 □算术逻辑单元 -, F1,-: 取指 译码 s s S 取数 取数 取数

□算术逻辑单元: 取指 译码 取数

取数 取数 取数 回写口存储指令:

取指译码 s s 执行数据存储器 □取数指令 F1, - 取指译码执行数据存储

器 回写□存储指令: F1,8(R1): 取指 译码 执行 数据存储器 回写存储器/回写.加载存

储器 - → 数据存储器输入端口

-22

# 循环展开四次(直接方式)



#### 最小化停顿的循环展开

2 ID F6 -8(R1)	4 5 6 7 8 9 10 11 12 13	LD F14,-24(R1) ADDD F4,F0,F2 ADDD F8,F6,F2 ADDD F12,F10,F2 ADDD F16,F14,F2 SD 0(R1),F4 SD -8(R1),F8 SUBI R1,R1,#32 SD +16(R1),F12 BNEZ R1,LOOP	据? > 编译器何时可安全执行此类变更?
----------------	--	--	----------------------

14个时钟周期,或每次迭代3.5周期

-25

#### 为何需要动态调度?

□ 示例1:

> DIVD F0, F2, F4ADDD F10,F0,F8SUBD F12,F8,F14

□示例2: 结构冲突DIVD F2,F2,F4

ADDD F10,F0,F8

;非流水线浮点加法器

加法指令 F12, F0,F4 乘法指令 F16, F14,

F4

•问题:指令(减法指令、乘法指令)因无

关前序指令而阻塞

-27

# 动态调度的优势

- □ 处理编译时依赖关系未知的情况 > (例如涉及内存引用时)
- □简化编译器设计,编译器无需具备 微架构知识
- □Allows code that compiled for one pipeline to run efficiently on a different pipeline
- ☐ Hardware speculation, a technique with significant performance advantages, that builds on dynamic scheduling

-29

# 采用计分板的动态调度

- 计分板技术
  - >得名于CDC6600计分板
  - > 当资源充足且无数据依赖时,允许指令乱 序执行。

顺序发射

- > 乱序完成
- >尽早执行指令

#### 减少停顿的设计思路

	技术手段	减少	章节
4	转发与旁路	潜在数据冲突停顿	C.2,C.3
ChC	简单分支调度与预测	控制冲突停顿	<i>C</i> .3
4	基础编译器流水线调度	数据冲突停顿	C.2, 3.2
	循环展开	控制冒险停顿	3.2
	动态分支预测	控制停顿	3.3
	动态调度(记分板)	数据冒险停顿	C.7
Ch3	动态调度(Tomasulo算法)	由反相关和输出相关导致的	3.4, 3.5
		DH停顿	
	基于硬件的推测执行	控制停顿	3.6
	每周期发射多条指令	理想CPI	3.7
	动态调度+多指令发射+推测执行	数据与控制停顿	3.8
J			
	多线程	数据并行	3.11
ChH	编译器依赖分析、软件流水、踪迹调度	理想CPI与数据冒险停顿	H.2, H.3
	编译器推测的硬件支持	理想CPI与数据冒险停顿、分支冒	H.4, H.5
•	· · · · · · · · · · · · · · · · · · ·	险停顿 ————————————————————————————————————	

#### 硬件方案: 动态调度


- □ 核心思想: 允许停顿后指令继续执行。重 排指令顺序以减少停顿,同时保持数据流
- □支持乱序执行 并允许乱序完成
- □需区分指令开始执行与完成执行的两个时间点, 其间为指令执行阶段
- □在动态调度流水线中,所有指令按序通过发射阶 段(顺序发射)

-28

# 动态调度第一步

- □简单流水线用1个阶段(指令译码ID,亦称 指令发射)同时检测结构冲突与数据冲突
- □将简单五级流水线的ID段拆分为两个阶段:
- □问题解码指令,检查结构风险
- □读取操作数——等待直至无数据冲突,再读 取操作数

# 配备计分板的流水线处理器基本结 构



# CDC6600 - 首台超级计算机 1964-1969年性能榜首 PATA CHANNILS PRICESSORS PRIC

流水线支持多组未完成浮点运算并行处理

拼购网

# IF ID M1 M2 M3 M4 M5 M6 M7 WB

#### 计分板算法

□计分板全权负责指令派发与执行 > 建立依赖记录 > 决定操作数获取时机

- > 决定执行启动时机
- >决定结果写入寄存器文件的时机□三大数据

#### 结构

时钟

#### > 指令状态:

•指令当前所处的四阶段状态

功能单元状态:忙碌、操作中、Fi、Fj、Fk、Qj、Qk、Rj、Rk > 寄存器结果状态:标记由哪个功能单

元写入该寄存器

# 记分板示例

#### 指令状态: Exec 写入 Oprand Comp Result 指令 $\boldsymbol{k}$ LD F6 34+ R2 F2 45+ R3 LD MULTD F0 F2 F4 **SUBD** F2 F6 F6 F10 F0 DIVD F8 F2 **ADDD** Function Unit Statous: S2 RS RS 描述 S1 忙碌 \_Op \_Fi Fk Oi 时间 名称 整数 No 时钟周期 乘法器1No 乘法器2No 计数器 加法 No 除法 No 寄存器结果状态:

F4

•39

F6

F8

F10

F12

时钟

0

F2

F0

FU

# 带记分牌的流水线阶段

五个阶段: 取指、译码、执行、访存、写回

取指:所有指令相同

译码:拆分为两个阶段:发射和读取操作数

执行: 无变化

>MEM: 省略了仅针对JFJPEM操作的foxronly集中离

子

>WB: 无变化

□流水线阶段分为:取指(IF)、发射(IS)、读操作数(RO)、执行(EX)、写回(WB)

# 记分牌流水线阶段说明

□ 发射阶段: 当 > 功能单元可用且

>无其他活跃指令占用相同目标寄存器时,指令被发射。>避免结构冲突和写后写冲突□读操作数(RO) > 读取操作将延迟至所有操作数就绪。 > 这意味着先前发射但未完成的指令不会将该操作数作为目标。 > 动态解决读后写冲突□执行(EX) > 执行完成后通知记分牌以释放功能单元□写回(WB) > 记分牌检查写后读冲突,必要时暂停完成指令

•34

示例:指令状态

LD F6, 34(R2) LD F2, 45(R3) MULTD F0, F2, F4 SUBD F8, F6, F2 DIVD F10, F0, F6

ADDD

	指令状态					
指令	IS	RO	EX	WB		
LD	<b>√</b>	<b>√</b>	<b>✓</b>	<b>/</b>		
LD	<b>/</b>	<b>✓</b>	<b>√</b>			
MULTD	<b>✓</b>					
SUBD	<b>✓</b>					
DIVD	<b>✓</b>					
ADDD						

F12


... F3(

F10

F8

记分板周期1

F6, F8, F2



F0

FU

F2

F4

F6

中断

#### 计分板周期2 计分板周期3 指令状态: 指令状态: 执行 写入 Exec 写入 读取 读取 Oprand Comp Result 操作数比较R 指令 $\boldsymbol{j}$ $\boldsymbol{k}$ 发射 esult 指令 R2 R2 计算地址 LD F6 LD 34+ 34+ LD F2 LD F2 45+ R3 45+ R3 F0 F2 F0 F2 MULTD F4 MULTD F4 **F8 F6 F2 F8 F6 F2 SUBD SUBD** $\mathbf{F0}$ $\mathbf{F0}$ **DIVD F10 F6 DIVD** F10 **F6 ADDD F6 F8 F2 ADDD F6 F8 F2** 功能单元状态: Function Unit Statous: 描述 S1 *S2* RS RS S1 S2RS RS Fk Qj Ok $F_{j}$ Fk Qj Qk 忙碌 **Op** Fi Rj Op Fi Rj RkRk是 加载 **F6** No 整数 是 加载 **F6 R2** No Clock cycle No 乘法1 No 时钟周期 乘法2 No No 计数器 加法器 加法 No No 除法器 除法 No No 寄存器状态结果: 寄存器状态: F8 F10 *F12* ... F30 F8 F10 F12 **F4 F6 F4 F6** FU整数 FU•41 •42 计分板周期4 计分板周期5 指令状态: 指令状态: Exec Write 执行 写入 读取 操作数比较结果 指令 操作数比较结果 $\boldsymbol{k}$ $\boldsymbol{k}$ LD34+ **R2 R2 F6** 34+ LD**F6 R3** LD **F2** 45+ LD **F2** 45+ **R3** m[] **MULTD** $\mathbf{F0}$ **F2 F4 MULTD** $\mathbf{F0}$ **F2 F4 F2 SUBD F6 F6 F2 SUBD DIVD** F10 $\mathbf{F0}$ **F6** F10 $\mathbf{F0}$ **F6 DIVD F6 F8 ADDD F2 F8 F2 ADDD F6** 功能单元状态: Function Unit Statous: RS RS S1 *S2* S1 *S2* RS RS 描述 忙碌 VkQj OkOp Vi Rj Rk名称 忙碌 Op Fk Qj QkRj Rk $V_{R2}$ 是 No **F6** 加载 No 整数 No 整数 乘法器1 No 乘法器1 No 时钟周期 计数器 乘法2 No 乘法器2 No 计数器 加法 加法 No No No No 寄存器状态: 寄存器结果状态: F8 F10 F12 F4 F6 F8 F10 F12 **F6** M[R2+34]•43 •44 计分板周期7 计分板周期6 指令状态: Exec 写入 读取 指令状态: 写入 读取 指令 发射 操作数比较结果 k sult 操作数比较结果 发射 $\boldsymbol{k}$ 34+ **R2** LD **F6** 34+ **R2** LD**F6 R3** LD **F2** 45+ LD **F2** 45+ **R3 MULTD** $\mathbf{F0}$ **F2 F4 MULTD** $\mathbf{F0}$ **F2 F4 SUBD F6 F2 F8 F6 F2 SUBD F6 DIVD** F10 $\mathbf{F0}$ $\mathbf{F0}$ **DIVD F10 F6 F6 F8 F2 ADDD ADDD F8 F2 F6** 功能单元状态: 描述 S1 RS RS *S2* 单位 **Statous:** RS RS 设计 S1 *S2* Vk忙碌 Vj $Q_{j}$ Qk时间 名称 **Op** Vi Rj Rk时间 Fk Qj Name 忙碌 Op Fi $F_{j}$ QkRj Rk整数 **F2** Integel Yes load **F2 R3** No No 乘法器1 乘法 是 多路1 **F2 F4** 时钟周期 $\mathbf{F0}$ No 乘法2 No No counter No 加法 No 除法 No 寄存器状态: 寄存器结果状态: 时钟 F4 F6 F8 F10 F12 F8 F10 F12 ... F. F0*F2* F4 F6 F0 *F2* FUM[R2+34]整数 FU 乘法器I M[R2+34]•45 •46 计分板周期8 记分板周期9 指令状态: 读取 执行 写入 Exec 写入 指令状态: 指令 运算与比较结果 k 发射 ult Issue 操作数比较结果 Instruction k LD 34+ **R2 F6** LD **F6** 34+ **R2** 访问数据缓存 LD **F2** 45+ **R3** 计算地址 LD **R3 F2** 45+ MULTD F0 **F2** $\mathbf{F4}$ **F0 F2 F4 MULTD SUBD F8 F6 F2 SUBD F8 F6** $\mathbf{F0}$ **DIVD** F10 **F6 DIVD F10** $\mathbf{F0}$ **F6 ADDD F6 F8 F2 ADDD F6 F8 F2 Unit** 状态: 描述 RS 函数 S1 *S2* RS *Unit* 状态: 描述 RS 功能 S1 *S2* RS 时间 名称 忙碌 Fj Fk*Qj* QkOp Fi Rj Rk名称 忙碌 Fj Fk Qj 加载 时间 *Op* Fi Qk Rj Rk整数 是 **F2 R3** No 是 加载 是 是 乘法器1 **F2 F4** 整数 整数 **F2 R3** No 乘法 $\mathbf{F0}$ No 时钟周期 乘法器2 乘法器1 是 是 No F0 **F2 F4** 整型 No 时钟周期计数器 计数器 乘法器2 加法 是 减法 是 **F8 F6 F2** 整数 No No 除法 **F6** 乘1 是 F10 F<sub>0</sub> No 加 减 整型 是 **F8 F6 F2** No 除法 No

注册结果状态:

F0

FU 乘法I

F4 F6 F8 F10 F12

M[R2+3 <sup>加法</sup>

•48

... F30

时钟

... F30

F4 F6 F8 F10 F12

M[R2+34 加法

注册结果状态:

0

F0

FU 乘法器1

F2

中断47


时钟

# 示例:功能单元状态 及寄存器状态





		注册结果状态							
	F0	F2	F4	F6	F8	F10	F12	•••	F30
FU	乘法	整数			加法	除法		•••	


#### 记分板周期10



#### 记分板周期11







指令状态:

指令


LD

LD

**MULTD** 


SUBD

DIVD




注册结果状态:

时钟




# Scoreboard Cycle 12

•50



# Scoreboard Cycle 15





F2

FU Mult1 除以 (R3+4<u>5)</u> M[R2+3+ V-

F6

F10

除法

F8


F12

F0

#### 写入 执行



读取



执行

写入

F6

Exec 写入

F4

F8

F10

F12

# 计分板循环 18


F0


问题

F2

读取

Mult1 除以 I[R3+45]加法





•56

注册结果状态: 时钟

F0 $m{FU}$   $m{$  乘法器1 /  $m{I}\left[ ext{R3} + 45 
ight]$ 

•55

F8 F10 ... F30 F2**F6** F12

时钟 0

注册结果状态:

指令状态:

时钟

指令状态

指令

0

F30


F0F2FU 乘法器1 /(R3+45)

F8 **F6** *F10*  $V_{-}$ 

F12 ... *F30* 

... F30

# 计分板周期19



4[R3+45]

•57

除法

寄存器重命名

FU

#### □ 示例3:



记分板的局限性-1

#### **OILP**

> 若无法找到独立指令执行,记分板(或任何动态调 度方案)的助益微乎其微。

#### "已发射"指令队列的大小

这决定了CPU能前瞻多远以寻找可并行执行的指

> 它被称为指令窗口。

- > 目前我们假设指令窗口不能跨越分支指令。
- > 换言之,该窗口仅包含基本块内的指令。

•61

记分牌算法与Tomasulo算法对比

#### □特点

- > 乘法器等功能单元 > 按序发射,完成OOO
- 若  $\rightarrow$  发射,Ro
- > 4 多级流水线 > 记分牌集中控制缺
- 功能较少,非流水线
- •按序发射,完成乱序执行 浮点操作队列,保留站,加载/存储缓冲,公共数据总
- •寄存器重命名 → 消除WAW,WAR冲突 •降低结构冒险
- •分散式保留站的RAW冲突检测 公共数据总线 → 转发路径 > WAW/WAR冲突时停顿

示例:动态调度□动态调度包含: > 乱序执行 > 乱序完成□例1: 浮点除法指令 f0=f2/f4浮点加法指令 f10=f0+f8浮点减法指 令 f12=f8-f14 > fsub.d无依赖关系,可在 fadd.d之前发射 □ 例2: 浮点除法指令 f0=f2/f4浮点乘法指令 f6=f0\*f8浮点加法指令 f0=f10+f14 > fadd.d虽无数据依赖,但反依 赖关系使得必须通过寄存器重命名才能提前发 射

-58

#### 寄存器重命名

#### 例3:

浮点除法指令 f0=f2/f4

浮点加法指令 S=f0+f8

浮点存储指令 [x1+0]=S

浮点减法双精度 T,f10,f14

浮点乘法双精度 f6,f10,T

□现在仅剩RAW冒险,可通过严格排序解决

.60

# 记分板机制的局限性-2

#### □功能单元的数量、类型及速度

>>这决定了结构冒险导致停顿的频率

□存在反依赖与输出依赖

>WAR和WAW冲突比分频器更易引发停顿,导

致WAR和WAW阻塞 >RAW冲突是所有技术都面临的问题

> 但WAR和WAW冲突可通过非分频器方式解决