


TODO：细化 TLSU 与总线的细节设计
1. 核心对外总线：8-banked * 256 bits 纯数据总线（仅保留读请求、读数据，写请求三个通道）
2. 每个 load/store slot 一个状态机，和一个 32*32*32bits 双维度索引寄存器组作为缓冲区
3. 普通 load/store 指令到来时，先解析 beat 元数据，beat到行列的映射信息，并将beat分配到对应的 NoCBank
4. 每个 NoCBank 一个收发单元
5. NoCBank 发送流水线：从 beat 列表中每周期发送一个请求
6. NoCBank 接收流水线：每周期接受一个读数据，查表 beat 列表获取 slot 信息，分发到对应slot，写入slot缓冲区的指定位置

Note: 地址空间到 NoCBank的映射：

byte_off = addr[4:0]
lane_id = addr[7:5]
group_id = addr >> 8
skew = hash3(group_id)
bank_id = lane_id ^ skew
bank_byte_addr = (group_id << 5) | byte_off

反向映射：

group_id = bank_byte_addr >> 5
byte_off = bank_byte_addr[4:0]
skew = hash3(group_id)
lane_id = bank_id ^ skew
addr = (group_id << 8) | (lane_id << 5) | byte_off

乱序 TPU 微架构设计概述图
孟成真-SDU @20260510

GEMM 执行单元
支持类型：FP16/BF16/INT16/FP8/INT8
(BF16为顺序累加级精度，其他为完全精度)
吞吐量：4 GEMM Insts / 32 cycles
1 ACCSET/GET Inst / 12 cycles

